KR100866684B1 - Ｍｉｍ 커패시터를 갖는 반도체 소자 제조 방법 - Google Patents

Ｍｉｍ 커패시터를 갖는 반도체 소자 제조 방법 Download PDF

Info

Publication number
KR100866684B1
KR100866684B1 KR1020070051280A KR20070051280A KR100866684B1 KR 100866684 B1 KR100866684 B1 KR 100866684B1 KR 1020070051280 A KR1020070051280 A KR 1020070051280A KR 20070051280 A KR20070051280 A KR 20070051280A KR 100866684 B1 KR100866684 B1 KR 100866684B1
Authority
KR
South Korea
Prior art keywords
mim capacitor
metal
mim
semiconductor device
capacitor
Prior art date
Application number
KR1020070051280A
Other languages
English (en)
Inventor
김도훈
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020070051280A priority Critical patent/KR100866684B1/ko
Application granted granted Critical
Publication of KR100866684B1 publication Critical patent/KR100866684B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7687—Thin films associated with contacts of capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 MIM 커패시터를 가지는 반도체 소자 제조방법에 관한 것이다. 즉, 본 발명은 MIM 커패시터를 가지는 반도체 소자를 제조함에 있어서, 반도체 기판상 하부 메탈 배선과 연결 형성되는 MIM 커패시터를 반도체 기판상 단차를 형성되도록 구현함으로써, MIM 커패시터 상부 및 하부 메탈 형성을 위한 각각의 마스크 공정을 생략할 수 있도록 하여 MIM 커패시터 공정을 간략화 할 수 있게 된다.
MIM, 커패시터, 단차, 공정, 메탈

Description

ＭＩＭ 커패시터를 갖는 반도체 소자 제조 방법{METHOD FOR FABRICATING SEMICONDUCTOR DEVICE HAVING MIM CAPACITOR}
도 1a 내지 도 1h는 종래 MIM 커패시터를 가지는 반도체 소자 제조 공정 단면도,
도 2a 내지 도 2d는 본 발명의 실시 예에 따른 MIM 커패시터를 가지는 반도체 소자 제조 공정 단면도.
<도면의 주요 부호에 대한 간략한 설명>
200, 202 : 층간 절연막 204 : 하부 메탈 배선
206 : 포토레지스트 마스크 208 : MIM 하부 메탈
210 : MIM 절연체 212 : MIM 상부 메탈
220 : 상부 메탈 배선
본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 특히 금속(Metal)/ 절연체(Insulator)/ 금속(Metal) 구조의 커패시터에서 커패서터 상부 및 하부 메탈 형성을 위한 각각의 마스크 공정과 상부 및 하부 메탈을 정렬시키기 위한 키 마스 크 등의 공정을 줄여 MIM 커패시터 형성공정을 간단화 시킬 수 있는 MIM 커패시터를 갖는 반도체 소자 제조 방법에 관한 것이다.
현재, 반도체 소자의 로직 회로에서 사용되는 커패시터는 PIP(Polysilicon/Insulator/Polysilicon)와 MIM(Metal/Insulator/Metal)가 주로 사용되고 있다. 이러한 커패시터는 MOS형 커패시터나 정션 커패시터(junction capacitor)와는 달리 바이어스에 독립적이므로 정밀성이 요구된다.
PIP 구조의 커패시터는 하부 전극 및 상부 전극이 폴리실리콘으로 이루어져 있기 때문에 전극과 절연체 박막 계면 사이에 자연 산화막이 형성된다. 이러한 자연 산화막은 누설 전류의 원인이 되어 결국 커패시터의 용량을 줄이는 원인으로 작용하게 된다.
이에 반하여, MIM 구조의 커패시터는 비저항이 작고 공핍(deplection)에 의한 기생 커패시턴스가 없기 때문에 전압 계수(voltage coefficient) 및 온도 계수(temperature coefficient)가 PIP 커패시터보다 양호하다는 장점 때문에 고성능 회로에 많이 사용되고 있다.
도 1a 내지 도 1h는 종래 기술에 의한 MIM 커패시터를 갖는 반도체 소자의 배선 제조 공정을 순차적으로 나타낸 공정 순서도이다.
도 1a 내지 도 1h를 참조하면, 종래 기술에 의한 MIM 커패시터를 갖는 반도체 소자의 배선 제조 공정은 다음과 같이 진행된다.
먼저, 도 1a에서와 같이 하부 메탈 배선(Metal line)(Cu)(100) 을 형성한 다음 캡핑(Capping) 및 스톱 레이어(Stop layer)로 나이트 라이드막(SiN)(102)을 증 착하고, 도 1b에서와 같이 CBM(Capacitor Bottom Metal)(104)과 절연체로써 층간절연막(SiN)(106)을 증착하고, 이어 CTM(Capacitor Top Metal)(108)과 층간절연막(SiN)(110)를 순차적으로 층착한 다. 이어 도 1c에서와 같이, 상기 증착된 CBM(104)에 대한 포토(photo) 및 에치공정(etch)을 마친 뒤 CTM(108)에 대한 포토 및 에치공정을 진행하여 MIM 구조를 완성한다.
이어, 도 1d에서와 같이 층간절연막(114, 116)를 증착하며 이때 MIM 형성에 따른 토폴로지(topology)를 개선하기 위해 평탄화 작업을 추가 진행한다.
그런 후, 도 1e에서와 같이 상기 MIM 위에 랜딩(landing)되는 VMC(Via for MIM Capacitor)(118)를 포토공정과 에치공정을 통해 형성하고, 도 1f에서와 같이 MIM 증착전 형성시킨 하부 메탈 배선(Metal line)(100)에 랜딩(landing)되는 비아홀(Via hole)(120)를 포토공정과 에치공정을 통해 형성한다.
이어, 도 1g에서와 같이 VMC(118)와 Via(120)를 Novolac으로 막은 뒤(도시하지 않음) 트랜치(Trench)(122)를 형성하기 위한 포토공정 및 에치공정을 진행하고, 도 1h에서와 같이 나이트 라이드막(SiN)(110) 식각 후 배리어 메탈(Barrier metal) 및 구리 시드막(Cu seed)를 증착한 후, Cu ECP와 CMP공정을 거쳐 상부 메탈 배선(metal line)(124)을 완성한다.
그러나, 상기한 바와 같은 종래의 MIM Capacitor 공정에서는 MIM 캐패시터 형성한 위해 커패시터(Capacitor) 하부 메탈 형성을 위한 마스크 공정(Mask step), 커패시터 상부 메탈을 형성을 위한 마스크 공정(Mask Step) 및 커패시터 상부 및 하부 메탈을 정렬(Align) 시키기 위한 키 마스크(Key Mask) 등 여러 마스크 공 정(Mask Step)이 필요하여 공정이 복잡하고 비용이 많이 드는 문제점을 안고 있다.
따라서, 본 발명의 목적은 금속(Metal)/ 절연체(Insulator)/ 금속(Metal) 구조의 커패시터에서 커패서터 상부 및 하부 메탈 형성을 위한 각각의 마스크 공정과 상부 및 하부 메탈을 정렬시키기 위한 키 마스크 등의 공정을 줄여 MIM 커패시터 형성공정을 간단화 시킬 수 있는 MIM 커패시터를 갖는 반도체 소자 제조 방법을 제공함에 있다.
상술한 목적을 달성하기 위한 본 발명은, MIM 커패시터를 갖는 반도체 소자의 배선 제조 방법으로서, (a)하부 메탈 배선이 형성된 반도체 기판상 MIM 커패시터 형성될 영역을 포토레지스트 마스크를 이용하여 오픈시키는 단계와, (b)상기 포토레지스트 마스크를 이용하여 상기 MIM 커패시터 형성 영역내 층간 절연막을 일정 깊이 만큼 식각시키는 단계와, (c)상기 반도체 기판 표면에 단차를 가지도록 MIM 커패시터의 하부 메탈/절연체/상부 메탈을 순차적으로 증착시키는 단계와, (d)상기 MIM 커패시터를 위한 증착막을 패터닝 식각하여 상기 MIM 커패시터막 일측 끝단에서 상기 하부 메탈 배선과 연결되도록 형성시키는 단계와, (e)상기 패터닝 식각된 MIM 커패시터 상부 반도체 기판 전면에 층간 절연막을 형성시키는 단계와, (f)상기 MIM 커패시터 중앙 상부 메탈과 연결되도록 상기 층간 절연막상 비아홀을 형성하여 상부 메탈 배선을 형성시키는 단계를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시 예의 동작을 상세하게 설명한다.
도 2a 내지 도 2d는 본 발명에 따른 MIM 커패시터를 갖는 반도체 소자의 배선 제조 공정을 순차적으로 나타낸 공정 순서도이다.
이들 도면을 참조하면, 본 발명에 따른 MIM 커패시터를 갖는 반도체 소자의 배선 제조 공정은 다음과 같이 진행된다.
우선, 도 2a에 도시된 바와 같이, 하부 메탈 배선(Metal line)(Cu)(204)이 형성된 반도체 기판 상에 포토레지스트막(photo-resist)를 도포한 후, 사진 식각 공정을 통해 반도체 기판상 옥사이드(oxide)막으로 형성되는 층간 절연막(IMD : Inter Metal Dielectrics)(200, 202)상부 영역중 MIM 커패시터의 하부 메탈을 식각 형성할 영역이 드러나도록 패터닝(patterning)하여 포토레지스트 마스크(206)를 형성시킨다.
이어 도 2b에서와 같이, 포토레지스트 마스크(206)를 이용하여 하부의 IMD 부분(202)을 식각시키는데, 이때 MIM 커패시터가 형성된 완료된 두께를 고려하여 식각 두께를 결정한다. 즉, 예를 들어, 상기 IMD부분(202)을 상기 하부 메탈 배선 형성 위치를 넘지 않는 깊이로 식각시키고, 추후 완성된 MIM 커패시터 상부로 형성되는 비아홀의 마진을 위해 MIM 커패시터를 상기 하부 메탈 라인(204)과 동일한 높이로 형성시킨다. 위와 같이, 하부 IMD 부분(202)을 식각한 후에는 포토레지스트 마스크(206)를 제거한 후, MIM 커패시터의 하부 메탈(208)과 절연체(Insulator)(210) 상부 메탈(212)을 순차적으로 적층하여 형성시킨다.
그런 후, 도 2c에서와 같이 반도체 기판상 단차가 생기도록 형성된 MIM 커패 시터 구조의 상부 메탈(212) 전면에 포토레지스트막을 도포한 후, 사진 식각 공정을 통해 MIM이 형성된 다음 MIM 부분이 필요한 부분만이 남도록 포토레지스트막을 패터닝하여 포토레지스트 마스크(214)를 형성시킨다.
이어, 도 2d에서와 같이, 포토레지스트 마스크(214)를 이용하여 MIM 구조의 상부 메탈/절연체/하부 메탈(208, 210, 212)을 차례로 식각시켜 다음 MIM 부분이 필요한 부분만을 남긴 후, 포토레지스트 마스크(214)를 제거시킨다. 그런 후, 반도체 기판 전면에 층간 절연막(216)을 증착시키고, CMP 공정을 실시하여 평탄화를 수행한 후, 층간 절연막(218)를 증착시킨다.
이후 상기 MIM 커패시터 상부에 비아홀과 상부 메탈 배선(220)을 하부 메탈 배선 형성시와 마찬가지로 듀얼 다마신(dual damascene)을 이용하여 형성한다.
상기한 바와 같이 본 발명은 MIM 커패시터를 가지는 반도체 소자를 제조함에 있어서, 반도체 기판상 하부 메탈 배선과 연결 형성되는 MIM 커패시터를 반도체 기판상 단차를 형성되도록 구현함으로써, MIM 커패시터 상부 및 하부 메탈 형성을 위한 각각의 마스크 공정을 생략할 수 있도록 하여 MIM 커패시터 공정을 간략화 할 수 있게 된다.
한편 상술한 본 발명의 설명에서는 구체적인 실시 예에 관해 설명하였으나, 여러 가지 변형이 본 발명의 범위에서 벗어나지 않고 실시될 수 있다. 따라서 발명의 범위는 설명된 실시 예에 의하여 정할 것이 아니고 특허청구범위에 의해 정하여져야 한다.
이상에서 설명한 바와 같이, 본 발명은 MIM 커패시터를 가지는 반도체 소자를 제조함에 있어서, 반도체 기판상 하부 메탈 배선과 연결 형성되는 MIM 커패시터를 반도체 기판상 단차를 형성되도록 구현함으로써, MIM 커패시터 상부 및 하부 메탈 형성을 위한 각각의 마스크 공정을 생략할 수 있도록 하여 MIM 커패시터 공정을 간략화 할 수 있어 생산성을 높일 수 있는 이점이 있다.

Claims (4)

  1. 삭제
  2. MIM 커패시터를 갖는 반도체 소자의 배선 제조 방법으로서,
    (a)하부 메탈 배선이 형성된 반도체 기판상 MIM 커패시터 형성될 영역을 포토레지스트 마스크를 이용하여 오픈시키는 단계와,
    (b)상기 포토레지스트 마스크를 이용하여 상기 MIM 커패시터 형성 영역내 층간 절연막을 상기 반도체 기판상 상기 하부 메탈 배선 형성 위치를 넘지 않는 깊이로 식각시키는 단계와,
    (c)상기 반도체 기판 표면에 단차를 가지도록 MIM 커패시터의 하부 메탈/절연체/상부 메탈을 순차적으로 증착시키는 단계와,
    (d)상기 MIM 커패시터를 위한 증착막을 패터닝 식각하여 상기 식각된 MIM 커패시터 증착막 일측 끝단에서 상기 하부 메탈 배선과 연결되도록 형성시켜, 상기 MIM 커패시터 증착막의 하부 메탈과 상기 하부 메탈 배선을 하나의 배선으로 이용하는 단계와,
    (e)상기 패터닝 식각된 MIM 커패시터 상부 반도체 기판 전면에 층간 절연막을 형성시키는 단계와,
    (f)상기 MIM 커패시터 중앙 상부 메탈과 연결되도록 상기 층간 절연막상 비아홀을 형성하여 상부 메탈 배선을 형성시키는 단계
    를 포함하는 MIM 커패시터를 갖는 반도체 소자의 배선 제조방법.
  3. 제 2 항에 있어서,
    상기 (d)단계에서, 상기 MIM 커패시터를 위한 증착막은, 상기 상기 MIM 커패시터 증착막의 단차를 이용하여 한번의 식각공정을 통해 패터닝 식각시키는 것을 특징으로 하는 MIM 커패시터를 갖는 반도체 소자의 배선 제조방법.
  4. 제 2 항에 있어서,
    상기 (f)단계에서, 상기 MIM 커패시터는 상기 비아홀 식각 마진을 위해 상기 하부 메탈 라인과 동일한 높이로 형성시키는 것을 특징으로 하는 MIM 커패시터를 갖는 반도체 소자의 배선 제조방법.
KR1020070051280A 2007-05-28 2007-05-28 Ｍｉｍ 커패시터를 갖는 반도체 소자 제조 방법 KR100866684B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070051280A KR100866684B1 (ko) 2007-05-28 2007-05-28 Ｍｉｍ 커패시터를 갖는 반도체 소자 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070051280A KR100866684B1 (ko) 2007-05-28 2007-05-28 Ｍｉｍ 커패시터를 갖는 반도체 소자 제조 방법

Publications (1)

Publication Number Publication Date
KR100866684B1 true KR100866684B1 (ko) 2008-11-04

Family

ID=40283555

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070051280A KR100866684B1 (ko) 2007-05-28 2007-05-28 Ｍｉｍ 커패시터를 갖는 반도체 소자 제조 방법

Country Status (1)

Country Link
KR (1) KR100866684B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040008432A (ko) * 2002-07-18 2004-01-31 주식회사 하이닉스반도체 Ｍｉｍ 구조의 커패시터 제조방법
JP2007059761A (ja) * 2005-08-26 2007-03-08 Hitachi Ltd 半導体装置及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040008432A (ko) * 2002-07-18 2004-01-31 주식회사 하이닉스반도체 Ｍｉｍ 구조의 커패시터 제조방법
JP2007059761A (ja) * 2005-08-26 2007-03-08 Hitachi Ltd 半導体装置及びその製造方法

Similar Documents

Publication Publication Date Title
US10373905B2 (en) Integrating metal-insulator-metal capacitors with air gap process flow
KR100902581B1 (ko) 반도체 소자의 스택 커패시터 및 그의 형성방법
TWI683417B (zh) 三維記憶體元件及其製作方法
US9196670B2 (en) Through substrate features in semiconductor substrates
KR100505658B1 (ko) ＭＩＭ(Ｍｅｔａｌ-Ｉｎｓｕｌａｔｏｒ-Ｍｅｔａｌ)커패시터를 갖는 반도체 소자
US9818689B1 (en) Metal-insulator-metal capacitor and methods of fabrication
KR100835409B1 (ko) 다마신 ｍｉｍ형 커패시터를 갖는 반도체 소자의 제조방법
KR20040034318A (ko) 고 커패시턴스를 지니는 금속-절연체-금속 커패시터, 이를구비하는 집적회로 칩 및 이의 제조 방법
US20090115023A1 (en) Capacitor of semiconductor device and method for manufacturing the same
KR100897824B1 (ko) 엠아이엠(ｍｉｍ) 캐패시터와 그의 제조방법
KR100866684B1 (ko) Ｍｉｍ 커패시터를 갖는 반도체 소자 제조 방법
KR100724249B1 (ko) 반도체 소자 제조 방법
KR100779387B1 (ko) 반도체 소자의 ｍｉｍ 커패시터 제조 방법
KR20100041220A (ko) 적층형의 고집적도 ｍｉｍ 커패시터 구조 및 ｍｉｍ 커패시터 제조방법
KR20050013830A (ko) 반도체 소자의 제조 방법
KR100800823B1 (ko) Ｍｉｍ 커패시터를 갖는 반도체 소자의 배선 제조 방법
US20070145599A1 (en) Metal-insulator-metal (MIM) capacitor and methods of manufacturing the same
WO2023093676A1 (en) Beol top via wirings with dual damascene via and super via redundancy
KR100774816B1 (ko) 반도체 소자의 ｍｉｍ 커패시터 제조 방법 및 구조
KR100807513B1 (ko) 반도체 소자의 ｍｉｍ 커패시터 제조 방법
KR20090055772A (ko) 반도체 소자의 금속 배선 형성 방법
KR20040070709A (ko) 반도체 금속 라인 제조 공정에서의 에어 갭 형성 방법
KR100569571B1 (ko) 반도체 소자 제조 방법
KR100340900B1 (ko) 반도체장치의 제조방법
KR20020085578A (ko) Ｍｉｍ형 커패시터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110920

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20120926

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee