KR100403326B1 - 반도체소자의 제조방법 - Google Patents

반도체소자의 제조방법 Download PDF

Info

Publication number
KR100403326B1
KR100403326B1 KR10-1999-0063512A KR19990063512A KR100403326B1 KR 100403326 B1 KR100403326 B1 KR 100403326B1 KR 19990063512 A KR19990063512 A KR 19990063512A KR 100403326 B1 KR100403326 B1 KR 100403326B1
Authority
KR
South Korea
Prior art keywords
resistor
forming
conductive layer
contact
semiconductor device
Prior art date
Application number
KR10-1999-0063512A
Other languages
English (en)
Other versions
KR20010061034A (ko
Inventor
안경준
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-1999-0063512A priority Critical patent/KR100403326B1/ko
Publication of KR20010061034A publication Critical patent/KR20010061034A/ko
Application granted granted Critical
Publication of KR100403326B1 publication Critical patent/KR100403326B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 반도체소자의 제조방법에 관한 것으로서, 캐패시터를 형성하면서 레지스터를 형성하되, 플레이트전극으로 사용되는 도전층을 사용하여 레지스터를 형성하고, 상기 레지스터에 형성되는 금속배선 콘택을 형성하기 전에 저장전극으로 사용되는 도전층으로 금속배선 콘택 저부에 스페이서 형태의 다결정실리콘층을 형성함으로써 상기 레지스터와 금속배선과의 콘택저항을 감소시켜 안정적인 레지스터를 형성하고 그에 따른 반도체소자의 공정수율 및 신뢰성을 향상시키는 기술이다.

Description

반도체소자의 제조방법{Manufacturing method of semiconductor device}
본 발명은 반도체소자의 제조방법에 관한 것으로, 특히 다결정실리콘층으로 형성되는 레지스터에 금속콘택을 형성하는 반도체소자의 제조방법에 관한 것이다.
일반적으로 반도체소자는 트랜지스터나 캐패시터를 구성하는 도전선들 뿐만 아니라 정전기방전 보호회로등에도 사용되는 레지스터가 필요하며, 상기의 레지스터들중 특히 하이 로드 레지스터, 예를 들어 정전기방전 보호회로용 레지스터등은 n+활성영역이나 다결정실리콘층 패턴등과 같이 단일층으로 레지스터를 길게 형성하거나, 가늘게 형성하거나 또는 비저항 자체가 큰 물질을 사용하는 등의 방법이 사용되고 있다.
도 1a 및 도 1b 는 종래기술에 따른 반도체소자의 제조방법에 의해 형성된 레지스터의 콘택영역을 도시한 단면도로서, 다결정실리콘층의 폭 및 길이를 조절하여 형성된 레지스터(200)에 금속배선 콘택(100)이 형성된 것을 나타낸다.
도 1a 은 다결정실리콘층으로 형성된 레지스터(200)의 표면에 금속배선 콘택(100)이 형성된 것으로 콘택저항이 매우 높다. 그리고, 도 1b 는 레지스터(200)를 통과해서 금속배선 콘택(100)이 형성된 것으로 콘택저항이 매우 높다.
상기와 같이 종래기술에 따른 반도체소자의 제조방법은, 다결정실리콘층으로 형성된 레지스터에 금속배선 콘택을 형성하는 경우 콘택홀을 형성하기 위한 식각정도에 따라 콘택저항의 차이가 많이 나기 때문에 정밀한 제어를 요하는 주변회로의 동작특성을 저하시키는 문제점이 있다.
본 발명은 상기한 문제점을 해결하기 위하여, 레지스터에 금속콘택을 형성하는 공정시 콘택홀의 저부에 버퍼층으로 사용되는 도전층 스페이서를 형성하고, 레지스터를 형성한 다음, 상기 레지스터를 관통하는 금속배선 콘택을 형성함으로써 레지스터와 금속배선 콘택 간의 접촉저항을 감소시켜 저항값이 안정한 레지스터를 형성하여 소자의 동작 특성을 향상시키는 반도체소자의 제조방법을 제공하는데 그 목적이 있다.
도 1a 및 도 1b 는 종래기술에 따른 반도체소자의 제조방법에 의해 형성된 레지스터의 콘택영역을 도시한 단면도.
도 2a 내지 도 2h 는 본 발명에 따른 반도체소자의 제조방법을 도시한 단면도.
<도면의 주요부분에 대한 부호의 설명>
11 : 반도체기판 12 : 제1콘택홀
13 : 제1층간절연막 15 : 제1도전층 스페이서
17 : 유전체막 19 : 제2도전층
20, 200 : 레지스터 21 : 제2층간절연막
22 : 제2콘택홀 23 : 금속배선
100 : 금속배선 콘택
상기 목적을 달성하기 위해 본 발명에 따른 반도체소자의 제조방법은,
반도체기판 상에 레지스터의 콘택으로 예정되는 부분을 노출시키는 제1콘택홀이 구비된 제1층간절연막 패턴을 형성하는 공정과,
상기 제1콘택홀의 측벽에 제1도전층 스페이서를 형성하는 공정과,
전체표면 상부에 유전체막을 형성하는 공정과,
상기 유전체막 상부에 제2도전층을 형성하는 공정과,
레지스터로 예정되는 부분을 보호하는 식각마스크를 사용하여 상기 제2도전층을 식각하여 레지스터를 형성하는 공정과,
전체표면 상부에 제2층간절연막을 형성하여 평탄화시키는 공정과,
금속배선 콘택마스크를 식각마스크로 사용하여 상기 레지스터를 식각하여 상기 유전체막을 노출시키는 제2콘택홀을 형성하는 공정과,
상기 제2콘택홀에 매립되는 금속배선을 형성하는 공정을 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명한다.
도 2a 내지 도 2h 는 본 발명에 따른 반도체소자의 제조방법을 도시하는 단면도이다.
소정의 하부구조물이 형성되어 있는 반도체기판(11) 상부에 BPSG막을 사용하여 제1층간절연막(13)을 형성한다. (도 2a참조)
다음, 저장전극 콘택으로 예정되는 부분 및 레지스터콘택으로 예정되는 부분으로 예정되는 부분을 노출시키는 식각마스크를 이용하여 상기 제1층간절연막(13)을 식각하여 상기 반도체기판(11)을 노출시키는 제1콘택홀(14)을 형성한다. (도 2b참조)
그 다음, 전체표면 상부에 제1도전층(도시안됨)을 형성하고, 전면식각공정으로 상기 제1도전층을 식각하여 상기 제1콘택홀(14)의 측벽에 제1도전층 스페이서(15)를 형성한다. 이때, 상기 제1도전층은 저장전극을 형성하기 위한 것으로 다결정실리콘층이다. (도 2c참조)
다음, 전체표면 상부에 ONO(oxide-nitride-oxide)구조의 유전체막(17)을 형성한다. (도 2d참조)
그 다음, 전체표면 상부에 제2도전층(19)을 형성하고, 플레이트전극으로 예정되는 부분 및 레지스터로 예정되는 부분을 보호하는 식각마스크를 사용하여 상기 제2도전층(19)을 식각하여 레지스터(20)를 형성한다. 이때, 상기 제2도전층(19)은 캐패시터의 플레이트전극을 형성하기 위한 박막으로 열적변화가 적고 안정된 저항값을 갖기 때문에 레지스터로 사용된다.
다음, 전체표면 상부에 BPSG막으로 제2층간절연막(21)을 형성하여 평탄화시킨다. (도 2e, 도 2f참조)
그 다음, 금속배선 콘택으로 예정되는 부분을 노출시키는 금속배선 콘택마스크를 식각마스크로 사용하여 상기 제2층간절연막(21)과 레지스터(20)를 식각하여 상기 유전체막(17)을 노출시키는 제2콘택홀(22)을 형성한다. 상기 제2콘택홀(22)의 저부에 상기 제1도전층 스페이서(15)가 형성되어 있기 때문에 안정한 저항값을 얻을 수 있다. (도 2g참조)
그 후, 전체표면 상부에 금속층(도시안됨)을 형성한 다음, 금속배선 마스크를 식각마스크로 사용하여 상기 금속층을 식각함으로써 상기 제2콘택홀(22)을 매립시키는 금속배선(23)을 형성한다. (도 2h참조)
상기한 바와같이 본 발명에 따른 반도체소자의 제조방법은, 캐패시터를 형성하면서 레지스터를 형성하되, 플레이트전극으로 사용되는 도전층을 사용하여 레지스터를 형성하고, 상기 레지스터에 형성되는 금속배선 콘택을 형성하기 전에 저장전극으로 사용되는 도전층으로 금속배선 콘택 저부에 버퍼층으로 사용되는 스페이서 형태의 다결정실리콘층을 형성함으로써 상기 레지스터와 금속배선과의 콘택저항을 감소시켜 안정적인 레지스터를 형성하고 그에 따른 반도체소자의 공정수율 및 신뢰성을 향상시키는 이점이 있다.

Claims (4)

  1. 반도체기판 상에 레지스터의 콘택으로 예정되는 부분을 노출시키는 제1콘택홀이 구비된 제1층간절연막 패턴을 형성하는 공정과,
    상기 제1콘택홀의 측벽에 제1도전층 스페이서를 형성하는 공정과,
    전체표면 상부에 유전체막을 형성하는 공정과,
    상기 유전체막 상부에 제2도전층을 형성하는 공정과,
    레지스터로 예정되는 부분을 보호하는 식각마스크를 사용하여 상기 제2도전층을 식각하여 레지스터를 형성하는 공정과,
    전체표면 상부에 제2층간절연막을 형성하여 평탄화시키는 공정과,
    금속배선 콘택마스크를 식각마스크로 사용하여 상기 레지스터를 식각하여 상기 유전체막을 노출시키는 제2콘택홀을 형성하는 공정과,
    상기 제2콘택홀에 매립되는 금속배선을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체소자의 제조방법.
  2. 제 1 항에 있어서,
    상기 제1도전층 스페이서와 제2도전층은 다결정실리콘층으로 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
  3. 제 1 항에 있어서,
    상기 유전체막은 ONO구조인 것을 특징으로 하는 반도체소자의 제조방법.
  4. 제 1 항에 있어서,
    상기 금속배선은 상기 레지스터를 관통하여 형성되는 것을 특징으로 하는 반도체소자의 제조방법.
KR10-1999-0063512A 1999-12-28 1999-12-28 반도체소자의 제조방법 KR100403326B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1999-0063512A KR100403326B1 (ko) 1999-12-28 1999-12-28 반도체소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1999-0063512A KR100403326B1 (ko) 1999-12-28 1999-12-28 반도체소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20010061034A KR20010061034A (ko) 2001-07-07
KR100403326B1 true KR100403326B1 (ko) 2003-10-30

Family

ID=19630840

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0063512A KR100403326B1 (ko) 1999-12-28 1999-12-28 반도체소자의 제조방법

Country Status (1)

Country Link
KR (1) KR100403326B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09205144A (ja) * 1996-01-25 1997-08-05 Sony Corp 多層配線構造を有する半導体装置及びその製造方法
US5728627A (en) * 1996-11-14 1998-03-17 Samsung Electronics Co., Ltd. Methods of forming planarized conductive interconnects for integrated circuits
KR19980021221A (ko) * 1996-09-14 1998-06-25 김광호 반도체 소자의 자기 정렬 콘택 형성방법
JPH11297819A (ja) * 1998-04-16 1999-10-29 Nec Corp 半導体基板における微細コンタクトおよびその形成方法
JP2000021983A (ja) * 1998-07-07 2000-01-21 Mitsubishi Electric Corp 半導体装置およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09205144A (ja) * 1996-01-25 1997-08-05 Sony Corp 多層配線構造を有する半導体装置及びその製造方法
KR19980021221A (ko) * 1996-09-14 1998-06-25 김광호 반도체 소자의 자기 정렬 콘택 형성방법
US5728627A (en) * 1996-11-14 1998-03-17 Samsung Electronics Co., Ltd. Methods of forming planarized conductive interconnects for integrated circuits
JPH11297819A (ja) * 1998-04-16 1999-10-29 Nec Corp 半導体基板における微細コンタクトおよびその形成方法
JP2000021983A (ja) * 1998-07-07 2000-01-21 Mitsubishi Electric Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
KR20010061034A (ko) 2001-07-07

Similar Documents

Publication Publication Date Title
KR100233557B1 (ko) 아날로그용 반도체 소자의 폴리레지스터 및 그의 제조방법
KR100346841B1 (ko) 저항 소자를 구비하는 반도체 집적 회로 및 그의 제조 방법
JPH11251558A (ja) 半導体メモリ装置のコンタクト形成方法
KR950000519B1 (ko) 폴리실리콘층을 이용한 자기정렬콘택 제조방법
KR100403326B1 (ko) 반도체소자의 제조방법
KR100302188B1 (ko) 비휘발성 반도체 소자 제조방법
KR100322882B1 (ko) 3전극 구조의 안티퓨즈 및 그 통합 메모리로직 반도체 소자 제조방법
KR20000044673A (ko) 반도체 메모리소자의 제조방법
JPH1050950A (ja) 半導体集積回路装置の製造方法
KR100325465B1 (ko) 반도체 소자의 제조방법
KR100310542B1 (ko) 반도체소자의 제조방법
KR19990015448A (ko) 반도체 장치의 제조방법
KR19990057892A (ko) 반도체 소자의 콘택 형성 방법
KR0140476B1 (ko) 반도체 소자의 저장전극 제조방법
KR100247229B1 (ko) 개선된콘택구조를가지는반도체장치및콘택형성방법
KR100328819B1 (ko) 반도체장치의배선형성방법
KR100236913B1 (ko) 반도체소자의 제조방법
KR100596898B1 (ko) 반도체소자의 금속배선 콘택 형성방법
KR0166031B1 (ko) 반도체 소자의 캐패시터 제조방법
KR20030033697A (ko) 반도체소자 및 그 제조방법
KR20000001660A (ko) 반도체 소자 및 그의 제조 방법
KR19980065743A (ko) 안티 퓨즈를 구비하는 반도체장치 및 그 형성방법
KR20000045480A (ko) 에스.오.아이. 소자의 제조방법
KR19990041755A (ko) 반도체 소자의 콘택홀 형성 방법
KR20000044902A (ko) 강유전체 메모리 소자 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100920

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee