KR20000001660A - 반도체 소자 및 그의 제조 방법 - Google Patents
반도체 소자 및 그의 제조 방법 Download PDFInfo
- Publication number
- KR20000001660A KR20000001660A KR1019980022022A KR19980022022A KR20000001660A KR 20000001660 A KR20000001660 A KR 20000001660A KR 1019980022022 A KR1019980022022 A KR 1019980022022A KR 19980022022 A KR19980022022 A KR 19980022022A KR 20000001660 A KR20000001660 A KR 20000001660A
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- layer
- semiconductor device
- conductor
- insulating film
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 238000000034 method Methods 0.000 title claims abstract description 11
- 238000005530 etching Methods 0.000 claims abstract description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 18
- 239000004020 conductor Substances 0.000 claims description 15
- 238000004519 manufacturing process Methods 0.000 claims description 15
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 14
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 13
- 238000009271 trench method Methods 0.000 claims 1
- 230000003647 oxidation Effects 0.000 abstract description 3
- 238000007254 oxidation reaction Methods 0.000 abstract description 3
- 230000007423 decrease Effects 0.000 abstract description 2
- 230000008021 deposition Effects 0.000 abstract description 2
- 239000012212 insulator Substances 0.000 abstract 2
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 230000010354 integration Effects 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28097—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a metallic silicide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 요철구조의 다결정 실리콘을 포함한 적층구조의 게이트를 형성하므로 게이트의 저항을 감소시켜 소자의 특성을 향상시키기 위한 반도체 소자 및 그의 제조 방법에 관한 것이다.
본 발명의 반도체 소자는 기판과 상기 기판상의 일부부위에 게이트 절연막을 개재하여 형성되며 요철구조의 도전체를 포함한 적층 구조의 게이트를 형성하는 것을 특징으로 한다.
Description
본 발명은 반도체 소자 및 그의 제조 방법에 관한 것으로, 특히 소자의 특성을 향상시키는 반도체 소자 및 그의 제조 방법에 관한 것이다.
도 1은 종래 기술에 따른 반도체 소자를 나타낸 구조 단면도이고, 도 2a 내지 도 2d는 종래 기술에 따른 반도체 소자의 제조 방법을 나타낸 공정 단면도이다.
종래 기술에 따른 반도체 소자는 도 1에서와 같이, 반도체 기판(11), 상기 반도체 기판(11)상의 일부부위에 게이트 산화막(12)을 개재하여 형성되며 플랫형(Flat)인 다결정 실리콘(13)과 텅스텐 실리사이드층(14)의 적층 구조의 게이트(17)와 상기 게이트(17)상에 형성된 캡 게이트 절연막(15)으로 구성된다.
종래 기술에 따른 반도체 소자의 제조 방법은 도 2a에서와 같이, 반도체 기판(11)상에 열산화 공정으로 산화막(12a)을 성장시킨 다음, 상기 산화막(12a)상에 다결정 실리콘(13)과 텅스텐 실리사이드층(WSi)(14)을 형성한다.
그리고 도 2b에서와 같이, 상기 텅스텐 실리사이드층(14)상에 HLD(High temperature Low Deposition)층(15a)과 감광막(16)을 형성하고, 상기 감광막(16)을 게이트가 형성될 부위에만 남도록 선택적으로 노광 및 현상한다.
이어 도 2c에서와 같이, 상기 선택적으로 노광 및 현상된 감광막(16)을 마스크로 상기 HLD층(15a)을 선택적으로 식각하여 캡 게이트 절연막(15)을 형성하고, 상기 감광막(16)을 제거한다.
그리고 도 2d에서와 같이, 상기 캡 게이트 절연막(15)을 마스크로 상기 텅스텐 실리사이드층(14), 다결정 실리콘(13)과, 산화막(12a)을 선택적으로 식각하여 게이트 산화막(12)과 상기 플랫형인 다결정 실리콘(13)과 텅스텐 실리사이드층(14)의 적층 구조의 게이트(17)를 형성한다.
그러나 종래의 반도체 소자 및 그의 제조 방법은 게이트가 플랫형인 다결정 실리콘과 텅스텐 실리사이드층의 적층 구조로 형성되기 때문에 소자의 집적화에 의해 선폭(디자인 룰:Design Rule)이 작아짐에 따라 게이트의 저항이 증가되므로 소자 특히 게이트 라인의 길이가 길고 스피드를 요하는 메모리 소자의 특성이 저하되는 문제점이 있었다.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로 요철구조의 다결정 실리콘을 포함한 적층구조의 게이트를 형성하므로 게이트의 저항을 감소시켜 소자의 특성을 향상시키는 반도체 소자 및 그의 제조 방법을 제공하는데 그 목적이 있다.
도 1은 종래 기술에 따른 반도체 소자를 나타낸 구조 단면도
도 2a 내지 도 2d는 종래 기술에 따른 반도체 소자의 제조 방법을 나타낸 공정 단면도
도 3은 본 발명의 실시예에 따른 반도체 소자를 나타낸 구조 단면도
도 4a 내지 도 4f는 본 발명의 실시예에 따른 반도체 소자의 제조 방법을 나타낸 공정 단면도
도면의 주요부분에 대한 부호의 설명
31: 반도체 기판 32: 게이트 산화막
33: 다결정 실리콘 34: 제 1 감광막
35: 텅스텐 실리사이드층 36: 캡 게이트 절연막
37: 제 2 감광막 38: 게이트
본 발명의 반도체 소자는 기판과 상기 기판상의 일부부위에 게이트 절연막을 개재하여 형성되며 요철구조의 도전체를 포함한 적층 구조의 게이트를 포함하여 구성됨을 특징으로 한다.
그리고, 본 발명의 반도체 소자의 제조 방법은 기판상에 제 1 절연막과 제 1 도전체를 형성하는 단계, 상기 제 1 도전체를 선택 식각하여 트렌치를 형성하는 단계, 상기 트렌치를 포함한 제 1 도전체상에 제 2 도전체와 제 2 절연막을 형성하는 단계와, 상기 제 2 절연막, 제 2 도전체, 제 1 도전체와 제 1 절연막을 선택 식각하여 게이트 절연막과 상기 트렌치를 포함한 요철형태의 제 1 도전체를 포함한 적층 구조의 게이트 그리고 캡 게이트 절연막을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.
상기와 같은 본 발명에 따른 반도체 소자 및 그의 제조 방법의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
도 3은 본 발명의 실시예에 따른 반도체 소자를 나타낸 구조 단면도이고, 도 4a 내지 도 4f는 본 발명의 실시예에 따른 반도체 소자의 제조 방법을 나타낸 공정 단면도이다.
본 발명의 실시예에 따른 반도체 소자는 도 3에서와 같이, 반도체 기판(31), 상기 반도체 기판(31)상의 일부부위에 게이트 산화막(32)을 개재하여 형성되며 요철구조의 다결정 실리콘(33)과 그 상에 텅스텐 실리사이드층(35)이 형성된 적층 구조의 게이트(38)와 상기 게이트(38)상에 형성된 캡 게이트 절연막(35)으로 구성된다.
본 발명의 실시예에 따른 반도체 소자의 제조 방법은 도 4a에서와 같이, 반도체 기판(31)상에 열산화 공정으로 산화막(32a)을 성장시킨 다음, 상기 산화막(32a)상에 다결정 실리콘(33)을 형성한다.
그리고 도 4b에서와 같이, 상기 다결정 실리콘(33)상에 제 1 감광막(34)을 도포한 다음, 상기 제 1 감광막(34)을 게이트가 형성될 부위의 둘레내에 트렌치가 형성될 부위에만 제거되도록 선택적으로 노광 및 현상한다.
이어, 도 4c에서와 같이, 상기 선택적으로 노광 및 현상된 제 1 감광막(34)을 마스크로 상기 다결정 실리콘(33)을 선택적으로 식각하여 트렌치를 형성한 후, 상기 제 1 감광막(34)을 제거한다.
그리고 도 4d에서와 같이, 상기 트렌치를 포함한 다결정 실리콘(33)상에 텅스텐 실리사이드층(35)과 HLD층(36a)을 차례로 형성한다.
이어서 도 4e에서와 같이, 상기 HLD층(36a)상에 제 2 감광막(37)을 형성하고, 상기 제 2 감광막(37)을 상기 트렌치를 포함하여 게이트가 형성될 부위에만 남도록 선택적으로 노광 및 현상한다.
그리고 도 4f에서와 같이, 상기 선택적으로 노광 및 현상된 제 2 감광막(37)을 마스크로 상기 HLD층(36a)을 선택적으로 식각하여 캡 게이트 절연막(36)을 형성하고, 상기 제 2 감광막(37)을 제거한다.
이어, 상기 캡 게이트 절연막(36)을 마스크로 상기 텅스텐 실리사이드층(35), 다결정 실리콘(33)과, 산화막(32a)을 선택적으로 식각하여 게이트 산화막(32) 그리고 요철구조의 다결정 실리콘(33)과 그 상에 텅스텐 실리사이드층(35)이 형성된 적층 구조의 게이트(38)를 형성한다.
본 발명의 반도체 소자 및 그의 제조 방법은 요철구조의 다결정 실리콘과 그 상에 텅스텐 실리사이드층이 형성된 적층 구조로 게이트를 형성하므로, 종래 기술인 플랫형 다결정 실리콘과 텅스텐 실리사이드층의 적층 구조로 형성된 게이트보다 텅스텐 실리사이드층의 면적이 커져 소자의 집적화에 의해 선폭이 작아져도 게이트의 저항이 감소되므로 스피드등 소자의 특성을 향상시키는 효과가 있다.
Claims (4)
- 기판;상기 기판상의 일부부위에 게이트 절연막을 개재하여 형성되며 요철구조의 도전체를 포함한 적층 구조의 게이트를 포함하여 구성됨을 특징으로 하는 반도체 소자.
- 상기 제 1 항에 있어서,상기 게이트는 요철구조의 다결정 실리콘과 그 상에 텅스텐 실리사이드층이 형성된 적층 구조로 형성됨을 특징으로 하는 반도체 소자.
- 기판상에 제 1 절연막과 제 1 도전체를 형성하는 단계;상기 제 1 도전체를 선택 식각하여 트렌치를 형성하는 단계;상기 트렌치를 포함한 제 1 도전체상에 제 2 도전체와 제 2 절연막을 형성하는 단계;상기 제 2 절연막, 제 2 도전체, 제 1 도전체와 제 1 절연막을 선택 식각하여 게이트 절연막과 상기 트렌치를 포함한 요철형태의 제 1 도전체를 포함한 적층 구조의 게이트 그리고 캡 게이트 절연막을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 반도체 소자의 제조 방법.
- 상기 제 3 항에 있어서,상기 게이트는 요철구조의 다결정 실리콘과 그 상에 텅스텐 실리사이드층이 형성된 적층 구조로 형성함을 특징으로 하는 반도체 소자의 제조 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980022022A KR20000001660A (ko) | 1998-06-12 | 1998-06-12 | 반도체 소자 및 그의 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980022022A KR20000001660A (ko) | 1998-06-12 | 1998-06-12 | 반도체 소자 및 그의 제조 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20000001660A true KR20000001660A (ko) | 2000-01-15 |
Family
ID=19539259
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019980022022A KR20000001660A (ko) | 1998-06-12 | 1998-06-12 | 반도체 소자 및 그의 제조 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20000001660A (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100442153B1 (ko) * | 2002-09-17 | 2004-07-27 | 아남반도체 주식회사 | 반도체 이중 다마신 구조를 이용한 실리사이드 게이트라인 형성 방법 |
KR101010946B1 (ko) * | 2008-07-04 | 2011-01-25 | 주식회사 하이닉스반도체 | 반도체 장치 및 그 제조방법 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07221298A (ja) * | 1994-01-31 | 1995-08-18 | Sharp Corp | 電界効果型トランジスタ及びその製造方法 |
KR970004034A (ko) * | 1995-06-20 | 1997-01-29 | 비휘발성 메모리 셀 및 그 제조방법 | |
US5610091A (en) * | 1994-09-08 | 1997-03-11 | Hyundai Electronics Industries Co., Ltd. | Method for manufacturing a non-volatile memory cell |
KR980005887A (ko) * | 1996-06-28 | 1998-03-30 | 김광호 | 모오스 트랜지스터의 제조방법 |
-
1998
- 1998-06-12 KR KR1019980022022A patent/KR20000001660A/ko not_active Application Discontinuation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07221298A (ja) * | 1994-01-31 | 1995-08-18 | Sharp Corp | 電界効果型トランジスタ及びその製造方法 |
US5610091A (en) * | 1994-09-08 | 1997-03-11 | Hyundai Electronics Industries Co., Ltd. | Method for manufacturing a non-volatile memory cell |
KR970004034A (ko) * | 1995-06-20 | 1997-01-29 | 비휘발성 메모리 셀 및 그 제조방법 | |
KR980005887A (ko) * | 1996-06-28 | 1998-03-30 | 김광호 | 모오스 트랜지스터의 제조방법 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100442153B1 (ko) * | 2002-09-17 | 2004-07-27 | 아남반도체 주식회사 | 반도체 이중 다마신 구조를 이용한 실리사이드 게이트라인 형성 방법 |
KR101010946B1 (ko) * | 2008-07-04 | 2011-01-25 | 주식회사 하이닉스반도체 | 반도체 장치 및 그 제조방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0136569B1 (ko) | 고집적 반도체 소자의 콘택홀 형성 방법 | |
KR20000001660A (ko) | 반도체 소자 및 그의 제조 방법 | |
KR100253702B1 (ko) | 반도체 소자의 제조방법 | |
KR19980053145A (ko) | 반도체 소자의 제조 방법 | |
KR100325465B1 (ko) | 반도체 소자의 제조방법 | |
KR100277905B1 (ko) | 반도체 메모리 소자의 제조 방법 | |
KR100257753B1 (ko) | 반도체 장치의 콘택 패드 형성방법 | |
KR100403326B1 (ko) | 반도체소자의 제조방법 | |
KR100461331B1 (ko) | 반도체소자의도전배선형성방법 | |
KR100248624B1 (ko) | 반도체소자의 제조방법 | |
KR950006342B1 (ko) | 배선막구조 및 그 제조방법 | |
KR0166504B1 (ko) | 반도체 소자의 미세 콘택홀 형성방법 | |
KR100224778B1 (ko) | 반도체 소자의 제조방법 | |
KR100236913B1 (ko) | 반도체소자의 제조방법 | |
KR100314738B1 (ko) | 반도체소자의게이트전극형성방법 | |
KR100249150B1 (ko) | 필드산화막 형성방법 | |
KR20010059464A (ko) | 반도체 소자의 제조 방법 | |
JPH056965A (ja) | 半導体集積回路及びその製造方法 | |
KR20000026228A (ko) | 플래쉬 메모리 셀 및 그의 제조 방법 | |
KR20020050462A (ko) | 반도체 소자 및 그의 제조 방법 | |
KR19980026866A (ko) | 반도체 소자의 안티-퓨즈(Anti-Fuse) 형성 방법 | |
KR20020041192A (ko) | 반도체 소자의 제조방법 | |
KR20010059994A (ko) | 배선 형성 방법 | |
KR20020014240A (ko) | 반도체소자의 콘택 형성 방법 | |
KR19990054554A (ko) | 반도체 소자 및 그의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |