KR100461331B1 - 반도체소자의도전배선형성방법 - Google Patents

반도체소자의도전배선형성방법 Download PDF

Info

Publication number
KR100461331B1
KR100461331B1 KR1019950066144A KR19950066144A KR100461331B1 KR 100461331 B1 KR100461331 B1 KR 100461331B1 KR 1019950066144 A KR1019950066144 A KR 1019950066144A KR 19950066144 A KR19950066144 A KR 19950066144A KR 100461331 B1 KR100461331 B1 KR 100461331B1
Authority
KR
South Korea
Prior art keywords
forming
layer
conductive wiring
etching
polycrystalline silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019950066144A
Other languages
English (en)
Inventor
최양규
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019950066144A priority Critical patent/KR100461331B1/ko
Application granted granted Critical
Publication of KR100461331B1 publication Critical patent/KR100461331B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 도전배선 형성방법에 관한 것으로, 반도체기판 상부에 소자분리 절연막, 불순물 접합층, 게이트 산화막, 게이트 전극, 게이트 스페이서를 공지의 기술로 형성하고 전체표면 상부를 평탄화시키는 절연막과 소정두께의 제1도전층을 순차적으로 형성한 다음, 콘택마스크를 이용한 식각공정으로 상기 제1도전층을 식각하고 상기 제1도전층 상부에 선택적 성장 텅스텐막을 소정두께 형성한 다음, 상기 선택적 성장 텅스텐막을 마스크로하여 상기 불순물 접합층이 노출되는 콘택홀을 형성하고 상기 콘택홀을 매립하는 제2도전층을 소정두께 형성한 다음, 도전배선마스크를 이용한 식각공정으로 상기 제2도전층, 선택적 성장 텅스텐막 및 제1도전층을 순차적으로 식각하는 공정으로 오버랩과 공정마진을 갖는 도전배선을 형성하고 별도의 반사방지막을 형성하지 않아 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 기술이다.

Description

반도체 소자의 도전배선 형성방법
본 발명은 반도체소자의 도전배선 형성방법에 관한 것으로, 특히 고집적화된 반도체소자의 콘택홀 및 도전배선 형성 시 공정마진을 확보하여 반도체소자의 특성 및 신뢰성을 향상시키고, 그에 따른 반도체소자의 고집적화를 가능하게 하는 기술에 관한 것이다.
종래기술은 반도체 소자의 초고집적화가 이루어지면서 셀 면적의 감소는 그 내부에 들어갈 여러 도전층들 사이의 오버랩 ( overlap ) 및 공정 마진 ( process margin ) 의 감소를 초래한다.
제 1A 도에 도시된 바와 같이 콘택홀이 형성될 수 있는 최소 디자인 룰 ( design rule ) 로 콘택홀을 설계하고 설계에 따라 소정의 공정으로 콘택홀을 형성하는 경우, 콘택홀과 활성층 사이의 오버랩 ‘A' 가 현저히 줄어 접합 누설 전류가 증가하거나 접합층이 파괴될 수 있는 단점이 있다.
또한, 상기 콘택홀과 게이트 전극 사이의 공정마진 ‘B' 가 줄어들어 게이트 전극과의 전기적 단락이나 GIDL ( gate induced drain leakage ) 등에 의한 누설 전류 증가를 가져올 수 있는 단점이 있다.
상기한 단점들로 인하여, 반도체소자의 특성 및 신뢰성이 저하되고 반도체 소자의 고집적화가 어려운 문제점이 있다.
따라서, 본 발명은 상기한 문제점을 해결하기 위하여, 실리콘성분 박막 위에 선택적으로 텅스텐막을 증착시켜 증착 두께만큼 콘택홀과 인접 도전층 사이의 오버랩이나 공정마진을 확보함으로써 안정된 콘택과 도전배선을 형성하여 반도체소자의 특성 및 신뢰성을 향상시키고, 그에 따른 반도체소자의 고집적화를 가능하게 하는 반도체소자의 도전배선 형성방법을 제공하는데 그 목적이 있다.
이상의 목적을 달성하기 위하여 본 발명에 따른 반도체소자의 도전배선 형성방법은,
반도체기판 상부에 층간절연막과 소정 두께의 제1도전층을 형성하는 공정과, 콘택마스크를 이용한 사진식각공정으로 상기 제1도전층을 식각하여 상기 층간절연막을 노출시키는 제1도전층패턴을 형성하는 공정과,
상기 제1도전층패턴의 상부 및 측벽에 선택적으로 금속층을 성장시키는 공정과,
상기 금속층을 식각마스크로 상기 층간절연막을 식각하여 콘택홀을 형성하는공정과,
상기 콘택홀을 매립하는 제2도전층을 전체표면상부에 형성하는 공정과,
도전배선으로 예정되는 부분을 보호하는 도전배선 마스크를 식각마스크로 상기 제2도전층, 금속층 및 제1도전층패턴을 식각하여 도전배선을 형성하는 공정을 포함하는 것을 특징으로 한다.
이상의 목적을 달성하기 위한 본 발명의 원리는,
층간절연막이 형성된 반도체기판 상에 제1도전층을 형성하고, 콘택마스크를 이용한 사진식각공정으로 상기 제1도전층을 식각하여 상기 층간절연막을 노출시키는 제1도전층패턴을 형성한 다음, 상기 제1도전층패턴 상부 및 측벽에만 선택적으로 텅스텐막을 성장시켜 증착두께만큼 콘택홀과 인접 도전층 사이의 오버랩이나 공정마진을 확보하고, 후속공정으로 상기 콘택홀을 매립하는 제2도전층을 전체표면상부에 형성하고 후속공정으로 패터닝하여 도전배선을 형성함으로써
상기 선택적 성장 텅스텐막을 도전층 중간에 형성하여 별도의 반사방지막 ( ARC : Anti Reflecting Coating ) 막 없이 사진 공정의 마진을 증가시키고, 나칭(notching)도 예방하고, 도전배선 형성공정 후 실시되는 열공정으로 도전층과 상기 선택적 성장 텅스텐막의 계면이 실리사이드화되어 도전층의 저항을 낮추고 그에 따른 소자의 특성 및 신뢰성을 향상시키는 것이다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
제1A도 내지 제1E도는 본 발명의 실시예에 따른 반도체소자의 도전배선 형성방법을 도시한 단면도이다.
제1A도를 참조하면, 공지의 기술로 반도체기판(1) 위에 소자분리 산화막(2), 불순물 접합층(3), 게이트 산화막(4), 게이트전극(5), 게이트 스페이서(6)를 형성하여 트랜지스터를 형성한다.
다음, 전체표면 상부에 층간절연막(7)을 형성하여 평탄화시킨다.
그 다음, 상기 층간절연막(7) 상부에 제1다결정실리콘층(도시안됨)을 소정 두께 형성한다. 이때, 상기 제1다결정실리콘층은 불순물이 도핑된 다결정실리콘층이다.
다음, 콘택마스크(도시안됨)를 이용한 사진식각공정으로 상기 제1다결정실리콘층을 식각하여 제1다결정실리콘층패턴(8)을 형성한다.
제1B도를 참조하면, 상기 제1다결정실리콘층패턴(8) 상부에 선택적으로 텅스텐층(9)을 소정 두께 형성한다. 이때, 상기 텅스텐층(9)의 두께가 후속공정으로 형성될 콘택홀과 인접되는 도전층과의 오버랩이나 공정마진을 확보해 준다. 이때, 상기 텅스텐층(9) 대신 다결정실리콘층을 선택적으로 형성할 수도 있다.
제1C도를 참조하면, 상기 텅스텐층(9)을 식각마스크로 상기 층간절연막(7)을 식각하여 상기 불순물 접합층(3)을 노출시키는 콘택홀(12)을 형성한다. 여기서, “C”는 본 발명에서 콘택홀과 활성영역의 오버랩을 도시하고 “D”는 본 발명에서 콘택홀과 게이트전극의 공정마진을 도시한다.
제1D도를 참조하면, 전체표면 상부에 제2다결정실리콘층(10)을 소정 두께 증착하여 상기 콘택홀(12)을 매립한다.
제1E도를 참조하면, 도전배선 마스크(도시안됨)를 이용하여 상기 제2다결정실리콘층(10), 텅스텐층(9) 및 제1다결정실리콘층패턴(8)을 식각하여 도전배선(11)을 형성한다.
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 도전배선 형성방법은, 고집적화된 반도체소자에서 콘택홀과 인접 도전층 사이의 오버랩이나 공정마진을 확보하고 상기 선택적 성장 텅스텐막을 도전층 중간에 형성하여 별도의 반사방지막의 필요성이 없이 공정마진을 증가시키고 나칭(notching) 현상을 예방하고, 후속공정인 도전배선 형성공정 후에 실시되는 열공정으로 도전층과 상기 선택적 성장 텅스텐막의 계면에 실리사이드와 반응이 진행됨으로써 도전층의 저항을 낮추어 동작특성을 향상시키고, 반도체소자의 특성 및 신뢰성을 향상시키며 그에 따른 반도체소자의 고집적화를 가능하게 하는 이점이 있다.
제 1A 도 내지 제 1E 도는 본 발명의 실시예에 따른 반도체 소자의 도전배선 형성방법을 도시한 단면도.
< 도면의 주요부분에 대한 부호의 설명 >
1 : 반도체기판 2 : 소자분리산화막
3 : 불순물 접합층 4 : 게이트산화막
5 : 게이트전극 6 : 절연막 스페이서
7 : 층간절연막 8 : 제1다결정실리콘층패턴
9 : 텅스텐층 10 : 제2다결정실리콘층
11 : 도전배선 12 : 콘택홀
A : 종래 콘택홀과 활성영역의 오버랩
B : 종래 콘택홀과 게이트전극의 공정마진
C : 본 발명에서 콘택홀과 활성영역의 오버랩
D : 본 발명에서 콘택홀과 게이트전극의 공정마진

Claims (5)

  1. 반도체기판 상부에 층간절연막과 소정 두께의 제1다결정실리콘층을 형성하는 공정과,
    콘택마스크를 이용한 사진식각공정으로 상기 제1다결정실리콘층을 식각하여 상기 층간절연막을 노출시키는 제1다결정실리콘층패턴을 형성하는 공정과,
    상기 제1다결정실리콘층패턴의 상부 및 측벽에 선택적으로 텅스텐층을 형성하는 공정과,
    상기 텅스텐층을 식각마스크로 상기 층간절연막을 식각하여 콘택홀을 형성하는 공정과,
    상기 콘택홀을 매립하는 제2다결정실리콘층을 전체표면상부에 형성하는 공정과,
    도전배선으로 예정되는 부분을 보호하는 도전배선 마스크를 식각마스크로 상기 제2다결정실리콘층, 텅스텐층 및 제1다결정실리콘층패턴을 식각하여 도전배선을 형성하는 공정을 포함하는 반도체소자의 도전배선 형성방법.
  2. 반도체기판 상부에 층간절연막과 소정 두께의 제1다결정실리콘층을 형성하는 공정과,
    콘택마스크를 이용한 사진식각공정으로 상기 제1다결정실리콘층을 식각하여 상기 층간절연막을 노출시키는 제1다결정실리콘층패턴을 형성하는 공정과,
    상기 제1다결정실리콘층패턴의 상부 및 측벽에 선택적으로 제2다결정실리콘층을 형성하는 공정과,
    상기 제2다결정실리콘층을 식각마스크로 상기 층간절연막을 식각하여 콘택홀을 형성하는 공정과,
    상기 콘택홀을 매립하는 제3다결정실리콘층을 전체표면상부에 형성하는 공정과,
    도전배선으로 예정되는 부분을 보호하는 도전배선 마스크를 식각마스크로 상기 제3다결정실리콘층, 제2다결정실리콘층 및 제1다결정실리콘층패턴을 식각하여 도전배선을 형성하는 공정을 포함하는 반도체소자의 도전배선 형성방법.
  3. 제 1 항에 있어서,
    상기 도전배선 형성방법은 상기 텅스텐막의 두께에 의해 오버랩 및 공정마진이 조절되는 것을 특징으로 하는 반도체소자의 도전배선 형성방법.
  4. 제 1 항에 있어서,
    상기 제1다결정실리콘층은 불순물이 도핑된 다결정실리콘층인 것을 특징으로 하는 반도체소자의 도전배선 형성방법.
  5. 제 1 항에 있어서,
    상기 텅스텐층은 250 내지 400 ℃ 온도에서 WF6, SiH2 및 H2(Ar) 혼합기체를 반응기체로 사용하는 LPCVD 방법으로 형성되는 것을 특징으로 하는 반도체소자의 도전배선 형성방법.
KR1019950066144A 1995-12-29 1995-12-29 반도체소자의도전배선형성방법 Expired - Fee Related KR100461331B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950066144A KR100461331B1 (ko) 1995-12-29 1995-12-29 반도체소자의도전배선형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950066144A KR100461331B1 (ko) 1995-12-29 1995-12-29 반도체소자의도전배선형성방법

Publications (1)

Publication Number Publication Date
KR100461331B1 true KR100461331B1 (ko) 2005-04-06

Family

ID=37301904

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950066144A Expired - Fee Related KR100461331B1 (ko) 1995-12-29 1995-12-29 반도체소자의도전배선형성방법

Country Status (1)

Country Link
KR (1) KR100461331B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH045823A (ja) * 1990-03-23 1992-01-09 Toshiba Corp 半導体装置及びその製造方法
JPH0453130A (ja) * 1990-06-16 1992-02-20 Nec Corp 半導体装置およびその製造方法
JPH04113426A (ja) * 1990-09-04 1992-04-14 Nec Corp ライブラリ型ファイルのディレクトリ拡張方式
JPH0661191A (ja) * 1992-08-04 1994-03-04 Hitachi Ltd 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH045823A (ja) * 1990-03-23 1992-01-09 Toshiba Corp 半導体装置及びその製造方法
JPH0453130A (ja) * 1990-06-16 1992-02-20 Nec Corp 半導体装置およびその製造方法
JPH04113426A (ja) * 1990-09-04 1992-04-14 Nec Corp ライブラリ型ファイルのディレクトリ拡張方式
JPH0661191A (ja) * 1992-08-04 1994-03-04 Hitachi Ltd 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US5483104A (en) Self-aligning contact and interconnect structure
US5166771A (en) Self-aligning contact and interconnect structure
US5541434A (en) Semiconductor device incorporating a contact for electrically connecting adjacent portions within the semiconductor device
US5243220A (en) Semiconductor device having miniaturized contact electrode and wiring structure
KR960001602B1 (ko) 집적회로 제조방법
US5828130A (en) Method of forming a landing pad structure in an integrated circuit
US5168076A (en) Method of fabricating a high resistance polysilicon load resistor
KR970077674A (ko) 반도체 집적회로장치의 제조방법
KR100236248B1 (ko) 반도체 장치와 그 제조 방법
US6372641B1 (en) Method of forming self-aligned via structure
JP2679668B2 (ja) 半導体装置およびその製造方法
KR100461331B1 (ko) 반도체소자의도전배선형성방법
KR0171732B1 (ko) 모스 트랜지스터 및 그 제조방법
JPH06204173A (ja) 半導体装置の製造方法
JP2695812B2 (ja) 半導体装置
US6537899B2 (en) Semiconductor device and a method of fabricating the same
KR100191710B1 (ko) 반도체 소자의 금속 배선 방법
JPH05226466A (ja) 半導体装置の製造方法
JPH045823A (ja) 半導体装置及びその製造方法
US6544852B1 (en) Method of fabricating semiconductor device
JPH0227737A (ja) 半導体装置の製造方法
KR100284133B1 (ko) 반도체 소자의 자기정렬 콘택 형성방법
KR0147636B1 (ko) 얇은 접합을 보호하는 배선 구조를 가지는 반도체 장치 및 그 제조방법
KR100307296B1 (ko) 반도체장치의 콘택 형성방법
KR100209210B1 (ko) 반도체 소자의 콘택홀 형성방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19951229

AMND Amendment
PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20000229

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19951229

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20020320

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20020930

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20020320

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

Patent event date: 20021030

Comment text: Request for Trial against Decision on Refusal

Patent event code: PJ02012R01D

Patent event date: 20020930

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Appeal kind category: Appeal against decision to decline refusal

Decision date: 20041110

Appeal identifier: 2002101004158

Request date: 20021030

AMND Amendment
PB0901 Examination by re-examination before a trial

Comment text: Amendment to Specification, etc.

Patent event date: 20021127

Patent event code: PB09011R02I

Comment text: Request for Trial against Decision on Refusal

Patent event date: 20021030

Patent event code: PB09011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20020520

Patent event code: PB09011R02I

Comment text: Amendment to Specification, etc.

Patent event date: 19960221

Patent event code: PB09011R02I

E801 Decision on dismissal of amendment
PE0801 Dismissal of amendment

Patent event code: PE08012E01D

Comment text: Decision on Dismissal of Amendment

Patent event date: 20021218

Patent event code: PE08011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20021127

Patent event code: PE08011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20020520

Patent event code: PE08011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 19960221

J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE AMENDMENT REQUESTED 20030116

Effective date: 20041030

PJ1301 Trial decision

Patent event code: PJ13011S07D

Patent event date: 20041103

Comment text: Trial Decision on Objection to Dismissal of Amendment

Appeal kind category: Appeal against decision to decline amendment

Request date: 20030116

Decision date: 20041030

Appeal identifier: 2003102000005

PS0901 Examination by remand of revocation
S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
PS0701 Decision of registration after remand of revocation

Patent event date: 20041110

Patent event code: PS07012S01D

Comment text: Decision to Grant Registration

Patent event date: 20041105

Patent event code: PS07011S01I

Comment text: Notice of Trial Decision (Remand of Revocation)

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20041202

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20041203

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20071120

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20081125

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20091126

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20101125

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20101125

Start annual number: 7

End annual number: 7

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20121109