KR100300075B1 - 반도체 소자의 배선구조 - Google Patents
반도체 소자의 배선구조 Download PDFInfo
- Publication number
- KR100300075B1 KR100300075B1 KR1019990027061A KR19990027061A KR100300075B1 KR 100300075 B1 KR100300075 B1 KR 100300075B1 KR 1019990027061 A KR1019990027061 A KR 1019990027061A KR 19990027061 A KR19990027061 A KR 19990027061A KR 100300075 B1 KR100300075 B1 KR 100300075B1
- Authority
- KR
- South Korea
- Prior art keywords
- conductive layer
- interlayer insulating
- insulating film
- via contact
- semiconductor device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title abstract description 20
- 239000010410 layer Substances 0.000 claims abstract description 101
- 239000011229 interlayer Substances 0.000 claims abstract description 79
- 238000000034 method Methods 0.000 abstract description 14
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 8
- 238000000206 photolithography Methods 0.000 abstract description 6
- 230000006866 deterioration Effects 0.000 abstract description 4
- 238000005530 etching Methods 0.000 abstract description 4
- 239000000758 substrate Substances 0.000 abstract description 3
- 239000007769 metal material Substances 0.000 abstract description 2
- 239000004020 conductor Substances 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체소자의 배선구조에 관한 것으로, 제1도전층이 모스트랜지스터와 같은 개별소자에 접속된 상태에서 화학기상 증착이나 사진식각공정에서 발생하는 플라즈마 전하들이 제2도전층과 같은 금속물질에 집속되어 반도체기판으로 흘러감으로써, 게이트산화막의 절연특성이 심각하게 우려되는 문제점이 있었다. 따라서, 본 발명은 제1실시예로 제1층간절연막의 상부 일정한 영역에 패터닝된 제1도전층과; 상기 제1도전층을 포함한 제1층간절연막의 상부에 형성된 제2층간절연막과; 상기 제2층간절연막을 관통하여 제1도전층과 접속된 제1비아콘택과; 상기 제1비아콘택과 수평방향으로 소정거리 이격되는 제2층간절연막의 상부에 패터닝된 제2도전층과; 상기 제1비아콘택 및 제2도전층을 포함한 제2층간절연막의 상부에 형성된 제3층간절연막과; 상기 제3층간절연막을 관통하여 제1비아콘택과 제2도전층을 접속시키도록 오정렬된 제2비아콘택으로 이루어지는 반도체소자의 배선구조를 제공하여 화학기상 증착공정에서 상부 도전층과 비아콘택이 이격되므로, 플라즈마 전하로 인해 개별 소자의 특성이 열화되는 것을 방지할 수 있으며, 또한 상부 도전층의 식각공정에서도 비아콘택 및 하부 도전층으로 전류경로가 형성되지 않게 되어 플라즈마 전하가 개별소자의 특성을 열화시키는 것을 방지할 수 있게 되어 반도체소자의 특성을 향상시킬 수 있는 효과가 있다.
Description
본 발명은 반도체소자의 배선구조에 관한 것으로, 특히 하부 도전층의 상부에 층간절연막을 형성하기 위한 화학기상 증착공정 및 그 층간절연막의 상부에 상부 도전층을 형성한 다음 진행되는 식각공정에서 발생하는 플라즈마 전하(plasma charge)에 의해 하부 도전층과 접속되는 모스트랜지스터와 같은 개별 소자의 특성열화를 방지하기에 적당하도록 한 반도체소자의 배선구조에 관한 것이다.
종래 반도체소자의 배선구조를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도1은 종래 반도체소자의 다층 배선구조를 보인 단면도로서, 이에 도시한 바와같이 제1층간절연막(1)의 상부 일정한 영역에 패터닝된 제1도전층(2)과; 상기 제1도전층(2)을 포함한 제1층간절연막(1)의 상부에 형성된 제2층간절연막(3)과; 상기 제1도전층(2) 상의 제2층간절연막(3) 상부 및 그와 소정거리 이격되어 패터닝된 제2도전층(4A,4B)과; 상기 제2층간절연막(3)을 관통하여 제1,제2도전층(2,4A)을 접속시키는 제1비아콘택(5)과; 상기 제2도전층(4A,4B)을 포함한 제2층간절연막(3)의 상부에 형성된 제3층간절연막(6)과; 상기 제2도전층(4B) 상의 제3층간절연막(6) 상부 일정한 영역에 패터닝된 제3도전층(7)과; 상기 제3층간절연막(6)을 관통하여 제2,제3도전층(4B,7)을 접속시키는 제2비아콘택(8)으로 이루어진다.
이때, 상기 제1층간절연막(1)은 통상적으로 ILD(inter-layer dielectric)로표현되고, 제2,제3층간절연막(3,6)은 IMD(inter-metal dielectric)로 표현되며, 제1도전층(2)은 제1층간절연막(1)을 통해 선택적으로 반도체기판 상에 형성된 모스트랜지스터와 같은 개별 소자에 접속된다.
이와같은 종래 반도체소자의 다층 배선구조는 먼저, 제1층간절연막(1)의 상부전면에 도전물질을 형성하고, 사진식각을 통해 패터닝하여 제1도전층(2)을 형성한 다음 화학기상 증착법을 통해 제2층간절연막(3)을 형성하고, 제1도전층(2)이 노출되도록 제2층간절연막(3)을 식각한 다음 도전물질을 채워 제1비아콘택(5)을 형성하고, 제2층간절연막(3)의 상부전면에 도전물질을 형성한 다음 사진식각을 통해 패터닝하여 제2도전층(4A,4B)를 형성한다.
그러나, 상기한 바와같은 종래 반도체소자의 배선구조는 제1도전층이 모스트랜지스터와 같은 개별소자에 접속된 상태에서 제2층간절연막의 화학기상 증착이나 제2도전층의 사진식각이 진행됨에 따라 화학기상 증착이나 사진식각공정에서 발생하는 플라즈마 전하들이 제2도전층과 같은 금속물질에 집속되어 모스트랜지스터의 게이트산화막을 통해 반도체기판으로 흘러감으로써, 제2도전층의 길이가 길어 안테나 비(antenna ratio)가 클 경우에 게이트산화막의 절연특성이 심각하게 우려되는 문제점이 있었다.
본 발명은 상기한 바와같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 본 발명의 목적은 층간절연막을 형성하기 위한 화학기상 증착공정 및 상부 도전층을 형성한 다음 진행되는 식각공정에서 발생하는 플라즈마 전하에 의해 하부 도전층과 접속되는 모스트랜지스터와 같은 개별 소자의 특성열화를 방지할 수 있는 반도체소자의 배선구조를 제공하는데 있다.
도1은 종래 반도체소자의 다층 배선구조를 보인 단면도.
도2는 본 발명의 제1,제2실시예와 종래의 기술을 하나의 칩에서 동시에 구현한 단면도.
***도면의 주요부분에 대한 부호의 설명***
11,13,16:제1∼제3층간절연막 12,15:제1,제2도전층
14,17:제1,제2비아콘택
상기한 바와같은 본 발명의 목적을 달성하기 위한 반도체소자 배선구조의 일 실시예는 제1층간절연막의 상부 일정한 영역에 패터닝된 제1도전층과; 상기 제1도전층을 포함한 제1층간절연막의 상부에 형성된 제2층간절연막과; 상기 제2층간절연막을 관통하여 제1도전층과 접속된 제1비아콘택과; 상기 제1비아콘택과 수평방향으로 소정거리 이격되는 제2층간절연막의 상부에 패터닝된 제2도전층과; 상기 제1비아콘택 및 제2도전층을 포함한 제2층간절연막의 상부에 형성된 제3층간절연막과; 상기 제3층간절연막을 관통하여 제1비아콘택과 제2도전층을 접속시키도록 오정렬된(misaligned) 제2비아콘택으로 이루어지는 것을 특징으로 한다.
그리고, 상기한 바와같은 본 발명의 목적을 달성하기 위한 반도체소자 배선구조의 다른 실시예는 제1층간절연막의 상부 일정한 영역에 패터닝된 제1도전층과; 상기 제1도전층을 포함한 제1층간절연막의 상부에 형성된 제2층간절연막과; 상기 제1도전층과 수평방향으로 어긋나도록 제2층간절연막의 상부에 패터닝된 제2도전층과; 상기 제2도전층을 포함한 제2층간절연막의 상부에 형성된 제3층간절연막과; 상기 제3,제2층간절연막을 관통하여 제2도전층과 제1도전층 접속시키도록 오정렬된 제1비아콘택으로 이루어지는 것을 특징으로 한다.
상기한 바와같은 본 발명에 의한 반도체소자의 배선구조를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도2는 본 발명의 제1,제2실시예와 종래의 기술을 하나의 칩에서 동시에 구현한 단면도로서, 제1실시예는 도면부호 '21'의 블록으로 표시하였고, 제2실시예는 도면부호 '22'의 블록으로 표시하였으며, 종래의 기술은 도면부호 '23'의 블록으로 표시하였다.
먼저, 본 발명의 제1실시예는 도2의 도면부호 '21' 블록에 도시한 바와같이 제1층간절연막(11)의 상부 일정한 영역에 패터닝된 제1도전층(12)과; 상기 제1도전층(12)을 포함한 제1층간절연막(11)의 상부에 형성된 제2층간절연막(13)과; 상기 제2층간절연막(13)을 관통하여 제1도전층(12)과 접속되는 제1비아콘택(14)과; 상기 제1비아콘택(14)과 수평방향으로 이격되어 제2층간절연막(13)의 상부에 패터닝된 제2도전층(15)과; 상기 제1비아콘택(14) 및 제2도전층(15)을 포함하는 제2층간절연막(13)의 상부에 형성된 제3층간절연막(16)과; 상기 제3층간절연막(16)을 관통하여 제1비아콘택(14)과 제2도전층(15)을 접속시키는 제2비아콘택(17)으로 이루어진다.
이때, 상기 제2도전층(15)은 제2층간절연막(13)의 상부전면에 형성한 후, 사진식각공정을 통해 패터닝한다. 따라서, 실제로 제2도전층(15)의 사진식각은 제1비아콘택(14)과 접촉된 상태에서 진행되지만, 플라즈마 전하가 사진식각 공정의 마지막이나 과도식각 되는 동안(즉, 패턴 형성이 거의 완료되는 동안)에 발생함에 따라 플라즈마 전하가 제2도전층(15)에 집속되어도 제1비아콘택(14) 및 제1도전층(12)으로 전류경로가 형성되지 않게 되어 플라즈마 전하가 제1도전층(12)과 접속되는 모스트랜지스터의 게이트산화막을 열화시키는 것을 방지할 수 있으며, 화학기상 증착공정을 통한 제3층간절연막(16)의 형성시에도 제2도전층(15)과 제1비아콘택(14)이 이격되어 있으므로, 플라즈마 전하가 제1도전층(12)과 접속되는 모스트랜지스터의 게이트산화막을 열화시키는 것을 방지할 수 있다.
그리고, 본 발명의 제2실시예는 도2의 도면부호 '22' 블록에 도시한 바와같이 제1층간절연막(11)의 상부 일정한 영역에 패터닝된 제1도전층(12)과; 상기 제1도전층(12)을 포함한 제1층간절연막(11)의 상부에 형성된 제2층간절연막(13)과; 상기 제1도전층(12)과 수평방향으로 어긋나도록 제2층간절연막(13)의 상부에 패터닝된 제2도전층(15)과; 상기 제2도전층(15)을 포함한 제2층간절연막(13)의 상부에 형성된 제3층간절연막(16)과; 상기 제3,제2층간절연막(16,13)을 관통하여 상기 제2,제1도전층(15,12)을 접속시키는 제2비아콘택(17)으로 이루어진다.
이때, 본 발명의 제2실시예는 상기 제1실시예와는 다르게 제2층간절연막(13)상에 제1비아콘택(14)을 형성하지 않은 상태에서 상부에 제2도전층(15)을 패터닝한다. 따라서, 제1실시예에 비해 공정을 단축시키고, 실제로 제2도전층(15)의 사진식각이 제1도전층(12)과 접촉되지 않은 상태에서 진행되므로, 신뢰성이 더욱 향상된다.
한편, 도2에 도시한 바와같이 본 발명의 제1,제2실시예(21,22)는 종래의 기술(23)에 비해 많은 면적이 요구되므로, 하나의 칩에서 제2도전층(15)의 길이가 길 경우(즉, 안테나 비가 클 경우)에는 본 발명을 적용하고, 제2도전층(15)의 길이가 짧을 경우(즉, 안테나 비가 작을 경우)에는 종래의 기술을 적용하여 각각의 장점을 적절히 이용할 수 있다.
상술한 바와같이 본 발명에 의한 반도체소자의 배선구조는 층간절연막을 형성하기 위한 화학기상 증착공정에서 상부 도전층과 비아콘택이 이격되므로, 플라즈마 전하로 인해 하부 도전층과 접속되는 모스트랜지스터와 같은 개별 소자의 특성열화를 방지할 수 있으며, 또한 상부 도전층을 형성한 다음 진행되는 식각공정에서도 비아콘택 및 하부 도전층으로 전류경로가 형성되지 않게 되어 플라즈마 전하가 하부 도전층과 접속되는 모스트랜지스터의 게이트산화막을 열화시키는 것을 방지할 수 있게 되어 반도체소자의 특성을 향상시킬 수 있는 효과가 있다.
Claims (2)
- 제1층간절연막의 상부 일정한 영역에 패터닝된 제1도전층과; 상기 제1도전층을 포함한 제1층간절연막의 상부에 형성된 제2층간절연막과; 상기 제2층간절연막을 관통하여 제1도전층과 접속된 제1비아콘택과; 상기 제1비아콘택과 수평방향으로 소정거리 이격되는 제2층간절연막의 상부에 패터닝된 제2도전층과; 상기 제1비아콘택 및 제2도전층을 포함한 제2층간절연막의 상부에 형성된 제3층간절연막과; 상기 제3층간절연막을 관통하여 제1비아콘택과 제2도전층을 접속시키도록 오정렬된 제2비아콘택으로 이루어지는 것을 특징으로 하는 반도체소자의 배선구조.
- 제1층간절연막의 상부 일정한 영역에 패터닝된 제1도전층과; 상기 제1도전층을 포함한 제1층간절연막의 상부에 형성된 제2층간절연막과; 상기 제1도전층과 수평방향으로 어긋나도록 제2층간절연막의 상부에 패터닝된 제2도전층과; 상기 제2도전층을 포함한 제2층간절연막의 상부에 형성된 제3층간절연막과; 상기 제3,제2층간절연막을 관통하여 제2도전층과 제1도전층 접속시키도록 오정렬된 제1비아콘택으로 이루어지는 것을 특징으로 하는 반도체소자의 배선구조.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990027061A KR100300075B1 (ko) | 1999-07-06 | 1999-07-06 | 반도체 소자의 배선구조 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990027061A KR100300075B1 (ko) | 1999-07-06 | 1999-07-06 | 반도체 소자의 배선구조 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010008956A KR20010008956A (ko) | 2001-02-05 |
| KR100300075B1 true KR100300075B1 (ko) | 2001-11-01 |
Family
ID=19599637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990027061A KR100300075B1 (ko) | 1999-07-06 | 1999-07-06 | 반도체 소자의 배선구조 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100300075B1 (ko) |
-
1999
- 1999-07-06 KR KR1019990027061A patent/KR100300075B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010008956A (ko) | 2001-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6057226A (en) | Air gap based low dielectric constant interconnect structure and method of making same | |
| US8169080B2 (en) | Semiconductor device and method of manufacture thereof | |
| US7242094B2 (en) | Semiconductor device having capacitor formed in multilayer wiring structure | |
| KR100390951B1 (ko) | 반도체 소자의 구리 배선 형성 방법 | |
| US6998338B2 (en) | Method of producing an integrated circuit configuration | |
| KR100417725B1 (ko) | 집적된 전기 회로 및 그 제조 방법 | |
| JP3123450B2 (ja) | 半導体装置およびその製造方法 | |
| KR100300075B1 (ko) | 반도체 소자의 배선구조 | |
| JP4717972B2 (ja) | 集積回路の製造方法 | |
| KR100650192B1 (ko) | 반도체 소자 및 그의 형성 방법 | |
| KR100230731B1 (ko) | 반도체 디바이스의 콘택 구조 및 그 제조방법 | |
| US6563221B1 (en) | Connection structures for integrated circuits and processes for their formation | |
| KR100368320B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100259168B1 (ko) | 반도체 디바이스의 금속배선 구조 및 그의 형성방법 | |
| US5425982A (en) | Multi-layer wiring structure for semiconductor device and method of making the same | |
| KR100387254B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR0165758B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100190078B1 (ko) | 금속배선층 구조 및 그 형성방법 | |
| KR100324020B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR100613334B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100262009B1 (ko) | 반도체장치의 제조 방법 | |
| KR0172725B1 (ko) | 반도체 소자의 다층 금속배선 형성방법 | |
| KR100328819B1 (ko) | 반도체장치의배선형성방법 | |
| KR100641994B1 (ko) | 반도체 장치 및 그의 형성방법 | |
| JPH04115535A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090526 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |