KR100390951B1 - 반도체 소자의 구리 배선 형성 방법 - Google Patents

반도체 소자의 구리 배선 형성 방법 Download PDF

Info

Publication number
KR100390951B1
KR100390951B1 KR10-1999-0065015A KR19990065015A KR100390951B1 KR 100390951 B1 KR100390951 B1 KR 100390951B1 KR 19990065015 A KR19990065015 A KR 19990065015A KR 100390951 B1 KR100390951 B1 KR 100390951B1
Authority
KR
South Korea
Prior art keywords
diffusion barrier
copper wiring
forming
layer
aluminum
Prior art date
Application number
KR10-1999-0065015A
Other languages
English (en)
Other versions
KR20010065147A (ko
Inventor
이석재
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-1999-0065015A priority Critical patent/KR100390951B1/ko
Priority to US09/740,945 priority patent/US6436817B2/en
Publication of KR20010065147A publication Critical patent/KR20010065147A/ko
Application granted granted Critical
Publication of KR100390951B1 publication Critical patent/KR100390951B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 구리 배선 형성방법에 관한 것으로, 구리 배선 형성전에 알루미늄 옥사이드층 및 전도체 확산 방지막을 순차적으로 형성하여 확산 방지막을 형성하고, 구리배선 형성후에 구리배선 상부에 전도체 확산 방지막 및 알루미늄 옥사이드층을 순차적으로 형성하여 확산 방지막을 형성하고, 이로 인하여 구리 배선이 알루미늄 옥사이드층이 포함된 확산 방지막으로 둘러 쌓이게 되어 구리 배선으로부터 주변 절연막으로의 구리확산 방지효과가 증대되므로써 반도체 소자의 신뢰성을 높이고 초고속 소자를 제조할 수 있는 반도체 소자의 구리 배선 형성방법이 개시된다.

Description

반도체 소자의 구리 배선 형성 방법{Method of forming copper wiring in a semiconductor device}
본 발명은 반도체 소자의 구리 배선 형성방법에 관한 것으로, 구리 배선 형성전에 옥사이드층 및 전도체 확산 방지막을 순차적으로 형성하여 이중 확산 방지막을 형성하고, 구리배선 형성후에 구리배선 상부에 전도체 확산 방지막 및 알루미늄 옥사이드층을 순차적으로 형성하여 이중 확산 방지막을 형성하고, 이로 인하여 구리 배선이 이중 확산 방지막으로 둘러 쌓이게 되어 구리 배선으로부터 주변 절연막으로의 구리확산 방지효과가 증대되므로써 반도체 소자의 신뢰성을 높이고 초고속 소자를 제조할 수 있는 반도체 소자의 구리 배선 형성방법에 관한 것이다.
일반적으로, 반도체 소자의 고집적화에 따른 RC 시간지연 및 상호 신호 간섭에 의한 반도체 소자 특성 저항등이 큰 문제로 지적되면서 저유전체막 및 저저항 메탈 배선의 집적 공정 기술 개발이 집중적으로 연구되어 지고 있다. 이에 구리배선은 저저항의 금속 배선으로 그 응용가치가 크다. 그러나 구리 배선은 구리 확산에 의해 소자특성에 치명적인 영향을 주어 이에 우수하고 탁월한 확산 방지막 사용이 전제되어야 한다.
종래의 기술에서는 구리 배선 확산 방지막으로 TiSiN, Ta, TaN, WSiN, WN등 많은 질화막 및 삼원계 확산 방지막 재료가 연구되어 왔다. 그러나 상기 TiSiN, Ta, TaN, WSiN, WN등 많은 질화막 및 삼원계 확산 방지막이 비교적 우수한 특징을 나타낸다고 하지만 부분적으로 방지막 결함 부위를 통한 미세한 구리 확산등에 의한 소자 특성 저하의 단점을 갖는다.
따라서, 본 발명은 구리 배선의 구리확산을 방지할 수 있는 구리 배선 형성방법을 제공하는 데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명에 따른 구리 배선 형성 방법은 다마신 패턴이 포함된 절연막이 형성된 기판이 제공되는 단계; 상기 다마신 패턴을 포함한 상기 절연막 전체 표면에 알루미늄 옥사이드층을 형성하는 단계; 상기 알루미늄 옥사이드층의 상부에 전도체 확산 방지막을 형성하는 단계; 및 다마신 패턴내에 구리를 증착하고 화학적 기계적 연마에 의해 구리배선을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
도 1a 내지 1e는 반도체 소자의 구리 배선 형성방법을 설명하기 위해 순차적으로 도시한 소자의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
1 : 기판 2 : 제 1 절연막
3 : 제 1 알루미늄 옥사이드층 4 : 제 1 전도체 확산 방지막
5 : 구리 배선 6 : 제 2 전도체 확산 방지막
7 : 제 2 알루미늄 옥사이드층 8 : 제 2 절연막
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 1a 내지 도 1e는 본발명에 따른 반도체 소자의 구리 배선 형성방법을 설명하기 위해 순차적으로 도시한 소자의 단면도이다.
도 1a를 참조하여, 반도체 소자를 형성하기 위한 여러 요소가 형성된 기판(1)의 상부에 제 1 절연막(2)을 형성한 후, 다마신(DAMASCENE) 방식에 의해 트렌치와 콘택(Contact)으로 이루어진 다마신 패턴을 형성한다. 알루미늄 이온을 전기장등에 의해 가속시켜 다마신 패턴이 형성된 제 1 절연막(2) 표면에 알루미늄 이온를 10 내지 50Å의 깊이로 도핑시킨다.
도 1b를 참조하여, 급속 열처리(Rapid Thermal Process) 방식이나 퍼니스(Furnace)를 이용한 열처리 방식으로 도핑된 알루미늄 이온과 제 1 절연막(2)을 반응시켜 제 1 알루미늄 옥사이드층(3)이 형성되도록 한다.
상기에서, 급속 열처리 및 퍼니스 열처리는 알루미늄 이온을 도핑하면서 웨이퍼에 직접 열을 공급하는 방법과 알루미늄 이온을 도핑후 열처리 장비로 열공정을 실시하는 방법이 있다. 급속 열처리 및 퍼니스 열처리는 300 내지 500℃의 온도에서 실시하므로써 절연막이나 배선 특성 열화를 막을 수 있다.
도 1c를 참조하여, TiSiN, Ta, TaN 및 WSiN중 어느 하나를 이용하여 제 1 알루미늄 옥사이드층(3)의 상부에 제 1 전도체 확산 방지막(4)을 형성한다.
상기에서, 제 1 전도체 확산 방지막(4)은 제 1 알루미늄 옥사이드층(3)과 구리 배선(5)(도시되지 않음) 사이에 접착층 역할도 한다.
도 1d를 참조하여, 다마신 패턴이 매립되도록 구리를 증착한 후, 화학적 기계적 연마(Chemical Mechanical Polishing)를 제 1 절연막(2)의 상단 표면이 노출되도록 실시하여 구리배선(5)을 형성한다. 그 결과로 제 1 절연막(2)의 다마신 패턴내에만 이중 확산 방지막(3 및 4)이 남게된다.
도 1e를 참조하여, 구리 배선(5) 형성후의 전체구조 상부 표면에 제 2 전도체 확산 방지막(6) 및 제 2 알루미늄 옥사이드층(7)을 순차적으로 형성하여 이중 확산 방지막을 형성하고, 이중 확산 방지막 상에 제 2 절연막(8)을 형성하여 일련의 구리 배선 형성 공정을 완료한다.
상기에서, 제 2 전도체 확산 방지막(6)은 Ta, TaN, TiSiN 및 WSiN 중 어느 하나를 이용하여 증착한 후, 구리 배선(5) 위에만 남도록 패터닝하여 형성되며, 제 2 전도체 확산 방지막(6)을 형성하기 직전에 구리 배선(5) 표면의 산화된 부위를 증착장비 내에서 스퍼터링 방식으로 클리닝하여 옥사이드층을 제거할 수 있다. 제 2 알루미늄 옥사이드층(7)은 제 2 전도체 확산 방지막(6) 상에 알루미늄을 20 내지 100Å 두께로 증착한 후, 산소와 반응시키는 리액티브 증착 방식으로 형성된다.
한편, 구리 배선(5) 상에 형성하는 이중 확산 방지막 대신에 알루미늄 옥사이드층만으로 된 단일 확산 방지막을 적용할 수 있다. 이때, 알루미늄 옥사이드층은 알루미늄을 20 내지 100Å의 두께로 증착한 후, 산소와 반응시키는 리액티브 증착 방식으로 형성하거나, 옥사이드계 절연물질을 20 내지 100Å의 두께로 증착한 후, 알루미늄 원자를 상기 옥사이드계 절연물질층 내에 도핑키고 열처리하여 형성한다. 옥사이드계 절연물질은 SiOx 및 SiON중 어느 하나이다.
상기한 본 발명의 실시예에서 기존의 확산 방지막에 알루미늄 옥사이드층을 추가하여 이중 구조의 확산 방지막을 도입하였다. 알루미늄은 확산등에 의해서 소자 특성을 저하시키는 원소가 아니며 또한 절연막층의 산소와 반응하여 치밀한 알루미늄 옥사이드층을 형성하므로 확산 방지막으로 탁월한 특성을 나타내게 된다.이때 알루미늄 옥사이드층을 화학기상증착(Chemical vapor Deposition ; CVD)방식으로 균일하게 증착하는 경우 콘택 부위의 하부 메탈 배선위에도 증착되어 알루미늄 옥사이드층에 의한 높은 저항의 요인이 된다. 알루미늄층만 증착하는 경우 콘택 부위 하부 메탈이 알루미늄인 경우에는 동일종의 알루미늄이 증착된 것이고, 하부 메탈이 구리인 경우 매우 얇은 두께로 알루미늄을 증착하게 되어 알루미늄-구리의 전도성 화합물이 형성되므로 마찬가지로 안전하다. 알루미늄 옥사이드층은 매우 얇은 두께에서도 확산 방지막 역할을 탁월하게 수행하므로 증착하는 알루미늄층을 얇게 증착할 수 있어 작은 트렌치 폭에서도 알루미늄 옥사이드층 형성에 따른 배선 저항 문제가 없게 된다. 또한 매우 얇은 두께로 알루미늄 옥사이드층의 상부에 다시 전도체 확산 방지막으로 Ta, TaN, TiSiN 및 WSiN중 하나를 증착하여 주므로써 상기 두 층은 이중의 확산 방지막 역할을 하게 되며 유효 두께도 매우 얇게 할 수 있어 구리 배선 공정시 탁월한 확산 방지막 역할을 하게 된다.
상술한 바와 같이, 구리 배선 형성전에 옥사이드층 및 전도체 확산 방지막을 순차적으로 형성하여 이중 확산 방지막을 형성하고, 구리배선 형성후에 구리배선 상부에 전도체 확산 방지막 및 알루미늄 옥사이드층을 순차적으로 형성하여 이중 확산 방지막을 형성하고, 이로 인하여 구리 배선이 이중 확산 방지막으로 둘러 쌓이게 되어 구리 배선으로부터 주변 절연막으로의 구리확산 방지효과가 증대되므로써 반도체 소자의 신뢰성을 높이고 초고속 소자를 제조할 수 있다.

Claims (12)

  1. 다마신 패턴이 포함된 절연막이 형성된 기판이 제공되는 단계;
    상기 다마신 패턴을 포함한 상기 절연막 전체 표면에 알루미늄 옥사이드층으로 이루어진 제1 확산 방지막을 형성하는 단계;
    상기 제1 확산 방지막의 상부에 전도체 확산 방지막으로 이루어진 제2 확산 방지막을 형성하여 상기 제1 및 제2 확산 방지막으로 이루어진 확산 방지막을 형성하는 단계; 및
    다마신 패턴이 완전히 매립되도록 구리를 증착한 후 화학적 기계적 연마 공정으로 상기 절연막 상부의 구리, 상기 제2 확산 방지막 및 상기 제1 확산 방지막을 제거하여 구리배선을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
  2. 제 1 항에 있어서,
    상기 알루미늄 옥사이드층은 상기 다마신 패턴을 포함한 상기 절연막 전체 표면에 알루미늄 이온을 도핑한 후, 열처리하여 형성하는 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
  3. 제 2 항에 있어서,
    상기 알루미늄 이온 도핑은 알루미늄 원자를 이온화시키고 전기장을 가해 반도체 기판을 향해 가속되게 하여 절연막층내로 10 내지 50Å의 깊이로 균일하게 도핑하는 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
  4. 제 2 항에 있어서,
    상기 열처리는 급속 열처리나 퍼니스 열처리하는 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
  5. 제 4 항에 있어서,
    상기 급속 열처리 및 퍼니스 열처리는 300 내지 500℃에서 실시되며, 웨이퍼에 직접 열을 가하는 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
  6. 제 1 항에 있어서,
    상기 전도체 확산 방지막은 Ta, TaN, TiSiN 및 WSiN 중 어느 하나를 이용하여 형성되는 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
  7. 제 1 항에 있어서,
    상기 구리 배선 형성 단계 이후에 상기 구리 배선을 포함한 상기 절연막 전체 표면에 확산 방지막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
  8. 제 7 항에 있어서,
    상기 확산 방지막은 알루미늄을 20 내지 100Å의 두께로 증착한 후, 산소와 반응시키는 리액티브 증착 방식으로 형성된 알루미늄 옥사이드층인 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
  9. 제 7 항에 있어서,
    상기 확산 방지막은 옥사이드계 절연물질을 20 내지 100Å의 두께로 증착한 후, 알루미늄 원자를 상기 옥사이드계 절연물질층 내에 도핑키고 열처리하여 형성된 알루미늄 옥사이드층인 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
  10. 제 9 항에 있어서,
    상기 옥사이드계 절연물질은 SiOx 및 SiON중 어느 하나인 것을 특징으로 하는 구리 배선 형성 방법.
  11. 제 7 항에 있어서,
    상기 확산 방지막은 전도체 확산 방지막과 알루미늄 옥사이드층으로 된 이중 구조인 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
  12. 제 11 항에 있어서,
    상기 전도체 확산 방지막은 Ta, TaN, TiSiN 및 WSiN 중 어느 하나를 이용하여 형성되는 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
KR10-1999-0065015A 1999-12-29 1999-12-29 반도체 소자의 구리 배선 형성 방법 KR100390951B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-1999-0065015A KR100390951B1 (ko) 1999-12-29 1999-12-29 반도체 소자의 구리 배선 형성 방법
US09/740,945 US6436817B2 (en) 1999-12-29 2000-12-21 Method for manufacturing a copper interconnection with an aluminum oxide-conductive layer stack barrier layer in semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1999-0065015A KR100390951B1 (ko) 1999-12-29 1999-12-29 반도체 소자의 구리 배선 형성 방법

Publications (2)

Publication Number Publication Date
KR20010065147A KR20010065147A (ko) 2001-07-11
KR100390951B1 true KR100390951B1 (ko) 2003-07-10

Family

ID=19632221

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0065015A KR100390951B1 (ko) 1999-12-29 1999-12-29 반도체 소자의 구리 배선 형성 방법

Country Status (2)

Country Link
US (1) US6436817B2 (ko)
KR (1) KR100390951B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101090372B1 (ko) * 2009-10-30 2011-12-07 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성방법

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4425432B2 (ja) * 2000-06-20 2010-03-03 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP3643533B2 (ja) * 2000-12-27 2005-04-27 株式会社東芝 半導体装置およびその製造方法
KR100705400B1 (ko) * 2001-08-22 2007-04-10 삼성전자주식회사 반도체 장치의 배선 형성 방법
US6916398B2 (en) 2001-10-26 2005-07-12 Applied Materials, Inc. Gas delivery apparatus and method for atomic layer deposition
JP3648480B2 (ja) * 2001-12-26 2005-05-18 株式会社東芝 半導体装置およびその製造方法
KR100500940B1 (ko) 2002-06-21 2005-07-14 주식회사 하이닉스반도체 반도체 장치의 캐패시터 제조방법
US6878620B2 (en) * 2002-11-12 2005-04-12 Applied Materials, Inc. Side wall passivation films for damascene cu/low k electronic devices
US6706629B1 (en) * 2003-01-07 2004-03-16 Taiwan Semiconductor Manufacturing Company Barrier-free copper interconnect
US20040175926A1 (en) * 2003-03-07 2004-09-09 Advanced Micro Devices, Inc. Method for manufacturing a semiconductor component having a barrier-lined opening
US20040207093A1 (en) * 2003-04-17 2004-10-21 Sey-Shing Sun Method of fabricating an alloy cap layer over CU wires to improve electromigration performance of CU interconnects
KR100685902B1 (ko) * 2005-08-29 2007-02-26 동부일렉트로닉스 주식회사 반도체 소자의 금속 배선 및 그 제조 방법
KR20070049278A (ko) * 2005-11-08 2007-05-11 삼성전자주식회사 배선, 이를 포함하는 박막 트랜지스터 기판과 그 제조 방법
KR100807066B1 (ko) 2006-08-31 2008-02-25 동부일렉트로닉스 주식회사 반도체 소자 제조 장치 및 이를 이용한 반도체 소자의 제조방법
KR100788374B1 (ko) * 2006-09-06 2008-01-02 동부일렉트로닉스 주식회사 반도체 소자의 금속 배선 형성 방법
KR100807065B1 (ko) * 2006-12-27 2008-02-25 동부일렉트로닉스 주식회사 반도체 소자의 금속배선 형성방법
US20080173975A1 (en) * 2007-01-22 2008-07-24 International Business Machines Corporation Programmable resistor, switch or vertical memory cell
US8124971B2 (en) * 2007-03-30 2012-02-28 Sandisk 3D Llc Implementation of diffusion barrier in 3D memory
US7629253B2 (en) * 2007-03-30 2009-12-08 Sandisk 3D Llc Method for implementing diffusion barrier in 3D memory
US7859025B2 (en) * 2007-12-06 2010-12-28 International Business Machines Corporation Metal ion transistor
US8241294B2 (en) 2007-12-19 2012-08-14 Depuy Spine, Inc. Instruments for expandable corpectomy spinal fusion cage
US8241363B2 (en) 2007-12-19 2012-08-14 Depuy Spine, Inc. Expandable corpectomy spinal fusion cage
US8876905B2 (en) 2009-04-29 2014-11-04 DePuy Synthes Products, LLC Minimally invasive corpectomy cage and instrument
KR101058113B1 (ko) 2009-11-13 2011-08-24 삼성모바일디스플레이주식회사 박막 트랜지스터 및 유기 발광 표시 장치
TWI423391B (zh) 2010-07-08 2014-01-11 Au Optronics Corp 共通線結構與顯示面板及其製作方法
CN102915952B (zh) * 2011-08-04 2014-11-05 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN102832199A (zh) * 2012-09-25 2012-12-19 复旦大学 一种用于铜互连的混合介质抗铜扩散阻挡层及其制造方法
US9368448B2 (en) * 2013-12-20 2016-06-14 Applied Materials, Inc. Metal-containing films as dielectric capping barrier for advanced interconnects
US9806018B1 (en) * 2016-06-20 2017-10-31 International Business Machines Corporation Copper interconnect structures
CN106783778B (zh) * 2017-01-17 2023-06-06 盛合晶微半导体(江阴)有限公司 塑封材料过孔及其填充方法
CN108962875B (zh) * 2017-05-27 2021-01-29 中芯国际集成电路制造(上海)有限公司 介质阻挡层及其制造方法、互连结构及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960030372A (ko) * 1995-01-05 1996-08-17 김주용 반도체 소자의 금속배선 형성방법
US5547901A (en) * 1994-05-24 1996-08-20 Lg Semicon Co., Ltd. Method for forming a copper metal wiring with aluminum containing oxidation barrier

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5679982A (en) * 1993-02-24 1997-10-21 Intel Corporation Barrier against metal diffusion
US5736192A (en) * 1995-07-05 1998-04-07 Fujitsu Limited Embedded electroconductive layer and method for formation thereof
US6268291B1 (en) * 1995-12-29 2001-07-31 International Business Machines Corporation Method for forming electromigration-resistant structures by doping
US5744376A (en) * 1996-04-08 1998-04-28 Chartered Semiconductor Manufacturing Pte, Ltd Method of manufacturing copper interconnect with top barrier layer
JP3040745B2 (ja) * 1998-01-12 2000-05-15 松下電子工業株式会社 半導体装置及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5547901A (en) * 1994-05-24 1996-08-20 Lg Semicon Co., Ltd. Method for forming a copper metal wiring with aluminum containing oxidation barrier
KR960030372A (ko) * 1995-01-05 1996-08-17 김주용 반도체 소자의 금속배선 형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101090372B1 (ko) * 2009-10-30 2011-12-07 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성방법

Also Published As

Publication number Publication date
US6436817B2 (en) 2002-08-20
KR20010065147A (ko) 2001-07-11
US20010053602A1 (en) 2001-12-20

Similar Documents

Publication Publication Date Title
KR100390951B1 (ko) 반도체 소자의 구리 배선 형성 방법
US6057226A (en) Air gap based low dielectric constant interconnect structure and method of making same
KR100482180B1 (ko) 반도체 소자 제조방법
KR20010109281A (ko) 마이크로일렉트로닉 구조
KR20050006472A (ko) 반도체 소자의 구리 배선 형성 방법
KR100914982B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
KR100387256B1 (ko) 반도체 소자의 구리 배선 형성 방법
KR20070087856A (ko) 반도체 장치의 금속 배선 및 그 형성 방법
KR100559028B1 (ko) 반도체 소자의 구리 배선 형성 방법
KR100376873B1 (ko) 반도체 장치의 배선 및 배선 연결부와 그 제조방법
KR20040077421A (ko) 반도체 장치의 금속배선 형성 방법
KR20030050062A (ko) 반도체 소자의 구리 배선 형성방법
KR100451493B1 (ko) 반도체소자의금속배선형성방법
KR100376259B1 (ko) 반도체 소자의 구리 배선 형성 방법
KR100230731B1 (ko) 반도체 디바이스의 콘택 구조 및 그 제조방법
KR100738210B1 (ko) 반도체 장치의 박막 및 금속 배선 형성 방법
KR101029105B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
KR20070046376A (ko) 반도체 소자의 구리 금속배선 형성방법
KR100324020B1 (ko) 반도체소자의금속배선형성방법
KR100197992B1 (ko) 반도체 소자의 금속배선 형성방법
KR960011816B1 (ko) 반도체소자의 캐패시터 및 그의 제조방법
KR20010079427A (ko) 확산방지막내에 동종 금속의 중간 금속박막을 적용한반도체 소자의 제조방법
KR100276566B1 (ko) 반도체소자의금속배선형성방법
KR100547244B1 (ko) 반도체메모리소자의 메탈 비트라인 및 그 형성방법
KR940010500B1 (ko) 반도체 장치의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120524

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee