KR100500940B1 - 반도체 장치의 캐패시터 제조방법 - Google Patents

반도체 장치의 캐패시터 제조방법 Download PDF

Info

Publication number
KR100500940B1
KR100500940B1 KR10-2002-0035096A KR20020035096A KR100500940B1 KR 100500940 B1 KR100500940 B1 KR 100500940B1 KR 20020035096 A KR20020035096 A KR 20020035096A KR 100500940 B1 KR100500940 B1 KR 100500940B1
Authority
KR
South Korea
Prior art keywords
thin film
dielectric thin
film
gas
lower electrode
Prior art date
Application number
KR10-2002-0035096A
Other languages
English (en)
Other versions
KR20040000601A (ko
Inventor
박종범
오훈정
김경민
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2002-0035096A priority Critical patent/KR100500940B1/ko
Priority to US10/316,874 priority patent/US6706607B2/en
Priority to TW091136874A priority patent/TWI231596B/zh
Priority to CNB03122556XA priority patent/CN1329975C/zh
Publication of KR20040000601A publication Critical patent/KR20040000601A/ko
Application granted granted Critical
Publication of KR100500940B1 publication Critical patent/KR100500940B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31616—Deposition of Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31683—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 하부전극상에 안정적으로 질화막을 형성시키고, 누설전류특성 및 안정적인 캐패시턴스를 확보할수 있는 캐패시터 제조방법을 제공하기 위한 것으로, 이를 위해 본 발명은 기판상에 하부전극을 형성하는 단계; 상기 하부전극상에 질화계 제1 보조 유전체 박막을 형성하는 단계; 상기 제1 유전체 박막상에 누설전류 특성향상을 위해 Al2O3막을 제2 보조 유전체 박막으로 형성하는 단계; 상기 제2 보조 유전체 박막상에 상기 제2 보조 유전체 박막보다 더 높은 유전율을 가지는 메인 유전체 박막을 형성하는 단계; 및 상기 메인 유전체 박막상에 상부전극을 형성하는 단계를 포함하는 반도체 장치의 캐패시터 제조방법을 제공한다.

Description

반도체 장치의 캐패시터 제조방법{Method for fabricating capacitor in semiconductor device}
본 발명은 반도체 집적회로의 제조방법에 관한 것으로, 특히 반도체 장치의 캐패시터 제조 방법에 관한 것이다.
반도체 소자, 특히 DRAM(Dynamic Random Access Memory)의 반도체 메모리의 집적도가 증가함에 따라 정보 기억을 위한 기본 단위인 메모리 셀의 면적이 급격하게 축소되고 있다.
이러한 메모리 셀 면적의 축소는 셀 캐패시터의 면적 감소를 수반하여, 센싱 마진과 센싱 속도를 떨어뜨리고, α-입자에 의한 소프트 에러(Soft Error)에 대한 내구성이 저하되는 문제점을 유발하게 된다. 따라서, 제한된 셀 면적에서 충분한 정전용량을 확보할 수 있는 방안이 필요하게 되었다.
캐패시터의 정전용량(C)은 하기의 수학식 1과 같이 정의된다.
C=ε·As/d
여기서, ε은 유전률, As는 전극의 유효 표면적, d는 전극간 거리를 각각 나타낸 것이다.
따라서, 캐패시터의 정전용량을 늘리기 위해서는 전극의 표면적을 넓히거나, 유전체 박막의 두께를 줄이거나, 유전률을 높여야 한다.
이 중에서 전극의 표면적을 넓히는 방안이 제일 먼저 고려되어 왔다. 콘케이브(concave) 구조, 실린더(sylinder) 구조, 다층 핀(fin) 구조 등과 같은 3차원 구조의 캐패시터는 모두 제한된 레이아웃 면적에서 전극의 유효 표면적을 증대시키기 위하여 제안된 것이다. 그러나, 이러한 방법은 반도체 소자가 초고집적화 되면서 전극의 유효 표면적을 증대시키는데 한계를 보이고 있다.
그리고, 전극간 거리(d)를 최소화하기 위해 유전체 박막의 두께를 감소시키는 방안은 유전체 박막의 두께가 감소함에 따라 누설전류가 증가하는 문제 때문에 역시 그 한계에 직면하고 있다.
따라서, 근래에 들어서는 주로 유전체 박막의 유전율의 증대를 통한 캐패시터의 정전용량 확보에 초점을 맞추어 연구, 개발이 진행되고 있다. 전통적으로, 실리콘산화막이나 실리콘질화막을 유전체 박막 재료로 사용한 캐패시터가 주류를 이루었으나, 최근에는 Ta2O5등의 고유전체 물질을 유전체박막 재료로 적용하고 하는 MIS(Metal-Insulator-Poly Si) 구조의 캐패시터를 주로 사용하고 있다.
도1a 내지 도1d는 종래기술에 의한 반도체 장치의 실린더형 캐패시터 제조방법을 나타낸 공정단면도이다.
먼저 도1a에 도시된 바와 같이, 활성영역(11)이 형성된 반도체기판(10)상에 층간절연막(12)을 형성한 후, 층간절연막(12)을 관통하여 반도체기판(10)의 활성영역(11)과 연결되는 콘택홀을 형성한다. 이어서 콘택홀을 도전성 물질로 매립하여 콘택플러그(13)를 형성하고, 그 상부에 캐패시터가 형성될 크기만큼 캐패시터절연막을 형성한다.
이어서, 콘택플러그가 노출되도록 캐패시터절연막을 선택적으로 식각하여 캐패시터홀을 형성한다.
이어서 캐패시터홀 내부에 폴리실리콘막을 하부전극(14)으로 형성하고, 캐패시터절연막을 제거한다. 이어서 Si3N4 플라즈마가스를 이용하거나 급속열처리 공정을 이용하여 하부전극(15)의 표면을 질화(Nitridation)시켜 질화막(15)을 형성한다.
이어서 유전체 박막(16)으로 Ta2O5막을 질화막(15)상에 형상하고, 그 상부에 상부전극(17)을 형성한다.
여기서 유전체박막(16)으로 Ta2O5막을 하부전극상에 형성하기전에 Si3N 4막을 이용하여 하부전극표면을 질화시키는 것은 후속공정에서 유전율 향상을 위한 산소분위기의 열처리공정에서 산소가 하부전극으로 침투하여 하부전극을 산화시키는 것을 방지하기 위함이다.
그러나 반도체 장치가 점점 고집적화 되고, 특히 캐패시터구조가 콘게이브형또는 실린더형의 3차원으로 형성되면서 하부전극 표면을 일정한 두께로 질화시키기 힘들게 되었다. 즉, 종래에 플라즈마 처리나 급속열처리를 이용하여서는 하부전극 상에 질화막을 안정적으로 형성하기가 어려워지고 있다.
질화막이 제대로 형성되지 않으면, 후속 열처리과정에서 산소가 하부전극등의 하부구조로 침투하여 산화시키는 문제가 발생하여 반도체 장치의 제조공정 신뢰성이 저하된다.
본 발명은 하부전극상에 안정적으로 질화막을 형성시키고, 누설전류특성 및 안정적인 캐패시턴스를 확보할수 있는 캐패시터 제조방법을 제공함을 목적으로 한다.
상기의 목적을 달성하기 위한 본 발명은 기판상에 하부전극을 형성하는 단계; 상기 하부전극상에 질화계 제1 보조 유전체 박막을 형성하는 단계; 상기 제1 유전체 박막상에 누설전류 특성향상을 위해 Al2O3막을 제2 보조 유전체 박막으로 형성하는 단계; 상기 제2 보조 유전체 박막상에 상기 제2 보조 유전체 박막보다 더 높은 유전율을 가지는 메인 유전체 박막을 형성하는 단계; 및 상기 메인 유전체 박막상에 상부전극을 형성하는 단계를 포함하는 반도체 장치의 캐패시터 제조방법을 제공한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도2는 본 발명에 의한 바람직한 실시예에 따른 반도체장치의 캐패시터 제조방법을 나타내는 도면이다.
도2에 도시된 바와 같이, 활성영역(21)이 형성된 반도체기판(20)상에 층간절연막(22)을 형성한 후, 층간절연막(22)을 관통하여 반도체기판(20)의 활성영역(21)과 연결되는 콘택홀을 형성한다. 이어서 콘택홀을 도전성 물질로 매립하여 콘택플러그(23)를 형성하고, 그 상부에 캐패시터가 형성될 높이만큼 캐패시터절연막을 형성한다. 여기서 캐패시터 절연막은 USG(Undoped-Silicate Glass), PSG(Phospho-Silicate Glass), BPSG(Boro-Phospho-Silicate Glass)등의 산화막을 적용할 수 있다.
이어서 콘택플러그(23)이 노출되도록 캐패시터 절연막을 선택적으로 식각하여 캐패시터홀을 형성한다.
이어서, 캐패시터홀 내부에 하부전극(24)으로 폴리실리콘막을 100 ~ 500Å 범위의 두께로 증착한후, 폴리실리콘 표면을 HF나 BOE(Buffer Oxide etchant)로 세정하여 폴리실리콘막상에 생긴 자연산화막을 제거한다. 이 때 SC-1(NH4OH:H2O2:H2O2=1:4:20)을 이용하여 세정할 수도 있다.
이 때 도핑된(doping) 폴리실리콘막을 50 ~ 300Å 범위로 증착한후, 도핑되지 않는 폴리실리콘막을 50 ~ 300Å을 증착한 후 500 ~ 700℃의 N2 분이기에서 PH3를 도핑하여 하부전극(24)을 형성할 수 있다. 이어서 캐패시터절연막을 제거한다.
이어서 EFN(Enhnaced Furnace Nitride)공정을 실시하여 하부전극 상에 제1 차 질화막(25)을 Si3N4 형태로 형성시키고, 곧바로 인시츄(in-situ)로 NH3 가스분위기에서 1 ~ 30 Torr의 압력, 500 ~ 800℃ 범위의 온도에서 열처리를 실시한후, 동일온도에서 NH3 가스를 이용하여 제2 차 질화막(26)을 증착한다. 제1 차 및 제2 차 질화막(25,26)이 제1 유전체박막이 되며 5 ~ 50Å의 두께로 증착한다. 여기서 EFN 공정이란 전술한 바와 같이 퍼니스(furnace)에서 열처리 공정으로 하부전극 표면을 Si3N4형태로 질화시키고, 이어서 인시츄로 동일온도에서 NH3 가스를 이용하여 질화막을 2중으로 형성하는 공정을 말한다.
이전에는 0.1㎛ 기술에서 산소방지를 위한 하부전극상의 질화막 조성을 급속열처리(RTP)방법 또는 플라즈마처리 공정으로 실시하였는데 이 때에는 일정한 캐패시턴스를 확보하기 위해서는 Tox(thickness of Oxide)가 40.8Å이상은 되어야 했으나, 전술한 EFN 공정을 적용하여 질화막 조성을 하게되면 Tox가 34Å이상이면 원하는 일정한 양의 캐패시턴스를 확보할 수 있게 되었다.
또한 이 때 EFN 공정후에 N2O 플라즈마처리 공정을 다시 하게 되면 Tox가 30Å이상이어도 원하는 캐패시터턴스를 확보할 수 있다. 그러나 N2O 플라즈마처리공정를 하게 되면 누설전류특성에서는 이전보다 더 나빠지는 경향이 있다. 즉, 하부전극상에 질화막을 형성시키고, 그 상부에 유전체박막으로 Ta2O5막을 형성한후 N2 O 플라즈마처리공정를 하게 되면 유전체박막의 두께를 이전 공정보다 줄여도(0.1 ㎛ 기술에서 30Å 정도) 원하는 일정한 용량의 캐패시턴스를 확보할 수 있다.
그러나 이 때에는 캐패시턴스의 누설전류 특성이 나빠지는 특성을 보여 본발명에서는 N2O 플라즈마처리공정 대신에 Al2O5막을 증착하여 3중으로 유전체박막을 증착하는 방법을 제시한다.
이어서 제1 유전체박막(25,26) 상에 제2 유전체박막(27)으로 누설전류특성이 좋은 Al2O3막을 20 ~ 100Å 범위의 두께로 원자층증착법(Atomic Layer Deposition, ALD)으로 증착한다.
제2 유전체박막(27)으로 Al2O3막을 증착하는 공정을 자세히 살펴보면, 먼저 웨이퍼 온도는 200℃ ~ 500℃로 하고, 반응로의 압력은 0.1Torr ~ 1Torr로 유지한다. 이어서 소스가스로는 (CH3)3Al 가스를, 운반가스로는 NH3가스를 이용하여 운반하여 0.1초에서 수초간(예컨대 10초) 플로우(Flow)시켜 기판에 흡착시킨다음, 수초(예컨대 0.1 초 ~ 10초간)간 N2 가스로 미반응 (CH3)3Al 가스를 퍼지(Purging)시킨다.
이어서 산소공급원인 H2O 가스를 0.1초 ~ 수초(예컨대 10초)간 기판에 플로우시킨후, 수초(예컨대 0.1 초 ~ 10초간)간 N2가스를 이용하여 미반응 H2O 가스를 퍼지시킨다.
상기의 원자층증착법 공정을 반복해서 실시하여 원하는 두께까지 제2 유전체 박막(27)을 형성한다.
계속해서 제2 유전체박막(27) 상에 제3 유전체박막(28)으로 Ta2O5를 30 ~ 100Å 범위의 두께로 증착한다. 이 때 공정온도는 200 ~ 500℃ 범위로, 압력은 0.1 Torr ~ 1.0Torr의 공정조건에서 Ta(C2H5O)5와 반응가스인 O2를 사용하여 Ta2O5 유전막을 형성한다. 또한 여기서 제3 유전체박막(28)은 (Ba,Sr)TiO3 등의 고유전체 물질이나, (Pb,Zr)TiO3, (Pb,La)(Zr,Ti)O3, SrBi2Ta2O9, Bi4-xLaxTi3O12 등의 강유전체 물질을 이용할 수 있다.
이어서 유전체 박막의 특성향상 및 결정화를 위해서 500 ~ 800℃ 고온에서 N2O 또는 O2 분위기로 퍼니스를 이용하여 열처리를 실시한다.
이어서 제3 유전체박막(28) 상에 화학기상증착법(CVD)으로 TiN막 및 폴리실리콘막을 연속해서 상부전극(29)으로 증착한다. 이어서 500~ 700℃의 온도에서 질소 분위기에서 퍼니스를 이용하여 액티베이션 어닐공정(Activation Annealing)을 진행한다.
따라서 유전체박막으로 Al2O3막의 사용하여 하부전극상에 질화막+Al2O3 막+ Ta2O5막으로 3중으로 사용하게 됨에 따라 캐패시터에서 유전률상승효과를 가지고 있지만 누설전류 특성을 나쁘게하는 N2O 플라즈마 처리를 하지 않아도 되어, 높은 유전율과 좋은 누설전류 특성이 좋은 캐패시터를 제조할 수 있다.
또한, Al2O3막을 유전체박막으로 사용하게됨에 따라 실질적으로 유전율이 상승하게 되어 실제 캐패시터의 Tox를 더 낮추는 효과를 가질 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
본 발명에 의해 고유전율의 가지면서도 누설전류 특성이 향상된 고집적 반도체 소자의 캐패시터를 안정적으로 제조할 수 있다.
도1은 종래기술에 따른 반도체 장치의 캐패시터 제조방법을 나타내는 공정단면도.
도2는 본 발명의 바람직한 실시예에 따른 반도체 장치의 캐패시터 제조방법을 나타내는 공정단면도.
*도면의 주요부분에 대한 부호의 설명*
20 : 기판
21 : 활성영역
22 : 층간절연막
23 : 콘택플러그
24 : 하부전극
25,26 : 제1 유전체박막
27 : 제2 유전체박막
28 : 제3 유전체박막
29 : 상부전극

Claims (7)

  1. 기판상에 하부전극을 형성하는 단계;
    상기 하부전극상에 질화계 제1 보조 유전체 박막을 형성하는 단계;
    상기 제1 유전체 박막상에 누설전류 특성향상을 위해 Al2O3막을 제2 보조 유전체 박막으로 형성하는 단계;
    상기 제2 보조 유전체 박막상에 상기 제2 보조 유전체 박막보다 더 높은 유전율을 가지는 메인 유전체 박막을 형성하는 단계; 및
    상기 메인 유전체 박막상에 상부전극을 형성하는 단계
    를 포함하는 반도체 장치의 캐패시터 제조방법.
  2. 제 1 항에 있어서
    상기 Al2O3막은 원자층증착법으로 형성하는 것을 특징으로 하는 반도체 장치의 캐패시터 제조방법.
  3. 제 2 항에 있어서,
    상기 원자층증착법은
    소스가스로는 (CH3)3Al 가스를, 운반가스로는 NH3가스를 이용하여 운반하여 0.1초 ~ 10초간 플로우(Flow)시켜 기판에 흡착시키는 단계;
    0.1 초 ~ 10초간 N2 가스로 미반응 상기 (CH3)3Al 가스를 퍼지(Purging)시키는 단계;
    산소공급원인 H2O 가스를 0.1초 ~ 10초간 기판에 플로우시키는 단계; 및
    0.1 초 ~ 10초간 N2가스를 이용하여 미반응 H2O 가스를 퍼지시키는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 장치의 캐패시터 제조방법.
  4. 제 3 항에 있어서,
    상기 원자층증착법 공정을 진행할 때에
    웨이퍼 온도는 200℃ ~ 500℃로 하고, 반응로의 압력은 0.1Torr ~ 1Torr로 유지하여 공정을 진행하는 것을 특징으로 하는 반도체 캐패시터의 제조방법.
  5. 제 3 항에 있어서,
    상기 Al2O3막은 20 ~ 100Å 범위의 두께로 형성하는 것을 특징으로 하는 반도체 장치 캐패시터 제조방법.
  6. 제 1 항에 있어서,
    상기 질화계 제1 보조 유전체 박막은
    퍼니스(furnace)에서 열처리 공정으로 상기 하부전극 표면을 질화시키는 단계; 및
    NH3 가스를 이용하여 상기 질화된 하부전극 상에 질화막을 증착하는 단계를 포함하여 형성하는 것을 특징으로 하는 반도체 장치의 캐패시터 제조방법.
  7. 제 6 항에 있어서,
    상기 하부전극 표면을 질화시키는 단계와 상기 하부전극 상에 질화막을 증착하는 단계는 1 ~ 30 Torr 범위의 압력, 500 ~ 800℃ 범위의 온도에서 열처리를 실시하는 것을 특징으로 하는 반도체장치의 캐패시터제조방법.
KR10-2002-0035096A 2002-06-21 2002-06-21 반도체 장치의 캐패시터 제조방법 KR100500940B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR10-2002-0035096A KR100500940B1 (ko) 2002-06-21 2002-06-21 반도체 장치의 캐패시터 제조방법
US10/316,874 US6706607B2 (en) 2002-06-21 2002-12-12 Method for fabricating capacitor in semiconductor device
TW091136874A TWI231596B (en) 2002-06-21 2002-12-20 Method for fabricating capacitor in semiconductor device
CNB03122556XA CN1329975C (zh) 2002-06-21 2003-04-18 半导体器件的电容器的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0035096A KR100500940B1 (ko) 2002-06-21 2002-06-21 반도체 장치의 캐패시터 제조방법

Publications (2)

Publication Number Publication Date
KR20040000601A KR20040000601A (ko) 2004-01-07
KR100500940B1 true KR100500940B1 (ko) 2005-07-14

Family

ID=36122002

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0035096A KR100500940B1 (ko) 2002-06-21 2002-06-21 반도체 장치의 캐패시터 제조방법

Country Status (4)

Country Link
US (1) US6706607B2 (ko)
KR (1) KR100500940B1 (ko)
CN (1) CN1329975C (ko)
TW (1) TWI231596B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100721579B1 (ko) * 2002-12-30 2007-05-23 주식회사 하이닉스반도체 캐패시터의 제조 방법
KR100469158B1 (ko) * 2002-12-30 2005-02-02 주식회사 하이닉스반도체 반도체소자의 캐패시터 형성방법
US20050092348A1 (en) * 2003-11-05 2005-05-05 Ju-Chien Chiang Method for cleaning an integrated circuit device using an aqueous cleaning composition
KR100587082B1 (ko) * 2004-06-30 2006-06-08 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
KR100771546B1 (ko) * 2006-06-29 2007-10-31 주식회사 하이닉스반도체 메모리 소자의 커패시터 및 형성 방법
CN106328376A (zh) * 2015-07-03 2017-01-11 华硕电脑股份有限公司 电容器的制造方法
US11621269B2 (en) * 2019-03-11 2023-04-04 Globalfoundries U.S. Inc. Multi-level ferroelectric memory cell
US11450676B2 (en) 2020-02-27 2022-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Ferroelectric random access memory device with a three-dimensional ferroelectric capacitor

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010017820A (ko) * 1999-08-14 2001-03-05 윤종용 반도체 소자 및 그 제조방법
KR20010114054A (ko) * 2000-06-20 2001-12-29 박종섭 커패시터 제조 방법
JP2002064153A (ja) * 2000-06-30 2002-02-28 Hynix Semiconductor Inc 半導体素子のキャパシタ製造方法
JP2002164506A (ja) * 2000-11-27 2002-06-07 Toshiba Corp 半導体装置及びその製造方法
KR20030066859A (ko) * 2002-02-05 2003-08-14 삼성전자주식회사 반도체 장치의 커패시터 및 그 제조 방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5745968A (en) * 1980-08-29 1982-03-16 Ibm Capacitor with double dielectric unit
US4423087A (en) * 1981-12-28 1983-12-27 International Business Machines Corporation Thin film capacitor with a dual bottom electrode structure
US4471405A (en) * 1981-12-28 1984-09-11 International Business Machines Corporation Thin film capacitor with a dual bottom electrode structure
US4437139A (en) * 1982-12-17 1984-03-13 International Business Machines Corporation Laser annealed dielectric for dual dielectric capacitor
KR970004885B1 (ko) * 1993-05-12 1997-04-08 삼성전자 주식회사 평판표시장치 및 그 제조방법
US6346741B1 (en) * 1997-11-20 2002-02-12 Advanced Technology Materials, Inc. Compositions and structures for chemical mechanical polishing of FeRAM capacitors and method of fabricating FeRAM capacitors using same
KR100280206B1 (ko) * 1997-12-06 2001-03-02 윤종용 고유전체 캐패시터 및 그의 제조 방법
US6509601B1 (en) * 1998-07-31 2003-01-21 Samsung Electronics Co., Ltd. Semiconductor memory device having capacitor protection layer and method for manufacturing the same
KR100390951B1 (ko) 1999-12-29 2003-07-10 주식회사 하이닉스반도체 반도체 소자의 구리 배선 형성 방법
KR100612561B1 (ko) * 2000-06-19 2006-08-11 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
CN1336685A (zh) * 2000-08-02 2002-02-20 联华电子股份有限公司 制造半导体电容器的方法
US6486530B1 (en) * 2000-10-16 2002-11-26 Intarsia Corporation Integration of anodized metal capacitors and high temperature deposition capacitors
KR100417855B1 (ko) * 2001-04-30 2004-02-11 주식회사 하이닉스반도체 반도체소자의 캐패시터 및 그 제조방법
KR100406549B1 (ko) * 2001-06-30 2003-11-22 주식회사 하이닉스반도체 지르코늄산화막을 구비하는 캐패시터의 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010017820A (ko) * 1999-08-14 2001-03-05 윤종용 반도체 소자 및 그 제조방법
KR20010114054A (ko) * 2000-06-20 2001-12-29 박종섭 커패시터 제조 방법
JP2002064153A (ja) * 2000-06-30 2002-02-28 Hynix Semiconductor Inc 半導体素子のキャパシタ製造方法
JP2002164506A (ja) * 2000-11-27 2002-06-07 Toshiba Corp 半導体装置及びその製造方法
KR20030066859A (ko) * 2002-02-05 2003-08-14 삼성전자주식회사 반도체 장치의 커패시터 및 그 제조 방법

Also Published As

Publication number Publication date
CN1467823A (zh) 2004-01-14
TW200400616A (en) 2004-01-01
CN1329975C (zh) 2007-08-01
TWI231596B (en) 2005-04-21
KR20040000601A (ko) 2004-01-07
US6706607B2 (en) 2004-03-16
US20030235947A1 (en) 2003-12-25

Similar Documents

Publication Publication Date Title
US6849505B2 (en) Semiconductor device and method for fabricating the same
US6673668B2 (en) Method of forming capacitor of a semiconductor memory device
US7741671B2 (en) Capacitor for a semiconductor device and manufacturing method thereof
US7531422B2 (en) Method for fabricating capacitor in semiconductor device using hafnium terbium oxide dielectric layer
US6525364B1 (en) Capacitor for semiconductor memory device and method of manufacturing the same
KR100500940B1 (ko) 반도체 장치의 캐패시터 제조방법
KR20000041394A (ko) 메모리소자의 커패시터 제조방법
KR100587082B1 (ko) 반도체 소자의 캐패시터 형성방법
US6635524B2 (en) Method for fabricating capacitor of semiconductor memory device
KR100550644B1 (ko) 반도체장치의 캐패시터 제조방법
KR100533981B1 (ko) 반도체 장치의 캐패시터 제조방법
KR100513804B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100271715B1 (ko) 반도체소자의 캐패시터 형성방법
KR20010064099A (ko) 새로운 알루미나막 형성방법 및 그를 이용한 반도체 소자제조방법
KR100937988B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100886626B1 (ko) 반도체 장치의 캐패시터 제조방법
KR100414868B1 (ko) 캐패시터의 제조 방법
KR100321692B1 (ko) 강유전체 메모리 소자의 캐패시터 및 그 제조방법
KR100265345B1 (ko) 반도체 장치의 고유전체 캐패시터 제조방법
KR100772685B1 (ko) 캐패시터 형성 방법
KR20060000907A (ko) 반도체 장치의 캐패시터 제조방법
KR20040001902A (ko) 반도체장치의 캐패시터 제조방법
KR20040003967A (ko) 반도체장치의 캐패시터 제조방법
KR20010106713A (ko) 캐패시터 제조 방법
KR20040001946A (ko) 반도체장치의 캐패시터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120625

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee