KR100469158B1 - 반도체소자의 캐패시터 형성방법 - Google Patents

반도체소자의 캐패시터 형성방법 Download PDF

Info

Publication number
KR100469158B1
KR100469158B1 KR10-2002-0087079A KR20020087079A KR100469158B1 KR 100469158 B1 KR100469158 B1 KR 100469158B1 KR 20020087079 A KR20020087079 A KR 20020087079A KR 100469158 B1 KR100469158 B1 KR 100469158B1
Authority
KR
South Korea
Prior art keywords
storage electrode
film
forming
rich
hfo2
Prior art date
Application number
KR10-2002-0087079A
Other languages
English (en)
Other versions
KR20040060309A (ko
Inventor
조호진
진승우
김봉수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2002-0087079A priority Critical patent/KR100469158B1/ko
Priority to US10/608,103 priority patent/US20040137678A1/en
Priority to JP2003188411A priority patent/JP4261267B2/ja
Publication of KR20040060309A publication Critical patent/KR20040060309A/ko
Application granted granted Critical
Publication of KR100469158B1 publication Critical patent/KR100469158B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H01L21/3142—Deposition using atomic layer deposition techniques [ALD] of nano-laminates, e.g. alternating layers of Al203-Hf02
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31616—Deposition of Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31645—Deposition of Hafnium oxides, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Semiconductor Memories (AREA)
  • Physical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 반도체 소자의 캐패시터 형성방법에 관한 것으로,
반도체소자의 정전용량을 증가시킬 수 있도록 유전율을 증가시키기 위하여,
저장전극 표면에 유전체막을 Al-리치 HfO2-Al2O3 혼합막/Hf-리치 HfO2-Al2O3 혼합막을 적층한 고유전율 박막을 형성하고 어닐링한 다음 후속공정으로 플레이트전극을 형성함으로써 반도체소자의 고집적화에 충분한 정전용량을 확보할 수 있는 캐패시터를 형성하여 반도체소자의 고집적화를 가능하게 하는 기술이다.

Description

반도체소자의 캐패시터 형성방법{A method for forming a capacitor of a semiconductor device}
본 발명은 반도체소자의 캐패시터 형성방법에 관한 것으로, 특히 반도체소자의 고집적화에 충분한 정전용량을 확보할 수 있도록 고유전율 박막을 이용하여 유전체막을 형성하는 기술에 관한 것이다.
반도체소자가 고집적화되어 셀 크기가 감소됨에따라 저장전극의 표면적에 비례하는 정전용량을 충분히 확보하기가 어려워지고 있다.
특히, 단위 셀이 하나의 모스 트랜지스터와 캐패시터로 구성되는 디램 소자는 칩에서 많은 면적을 차지하는 캐패시터의 정전용량을 크게 하면서, 면적을 줄이는 것이 디램 소자의 고집적화에 중요한 요인이 된다.
그래서, (εo × εr × A) / T (단, 상기 εo 는 진공유전율, 상기 εr 은 유전막의 유전율, 상기 A 는 저장전극의 면적 그리고 상기 T 는 유전막의 두께) 로 표시되는 캐패시터의 정전용량 C 를 증가시키기 위하여, 유전상수가 높은 물질을 유전체막으로 사용하거나, 유전체막을 얇게 형성하거나 또는 저장전극의 표면적을 증가시키는 등의 방법을 사용하였다.
최근에는, 상기 저장전극의 표면적을 증가시키는 방법으로 콘케이브 캐패시터의 측벽에 반구형 다결정실리콘을 형성하여 반도체소자의 고집적화를 가능하게 하였으나, 0.12 ㎛ 이하의 디자인룰에 따른 고집적 반도체소자의 MIS 구조에서 유전체막으로 사용하는 탄탈륨산화막은 28 Å 이하의 낮은 산화막 환산 두께 ( Tox, Oxide Equivalent Thickness ) 를 확보하기 어려운 문제점이 있다.
도 1은 종래기술에 따른 반도체소자의 캐패시터 형성방법을 도시한 부분 단면도이다.
도 1을 참조하면, 상기 반도체기판(도시안됨)의 소자분리막(도시안됨), 불순물 접합영역(도시안됨), 워드라인(도시안됨), 비트라인(도시안됨) 및 저장전극용 콘택플러그(도시안됨)가 구비되는 층간절연막(도시안됨)을 형성한다.
전체표면상부에 저장전극용 산화막(도시안됨)을 형성한다. 이때, 상기 산화막(도시안됨)은 불순물이 함유된 산화막으로 형성한다.
상기 저장전극 마스크(도시안됨)를 이용한 사진식각공정으로 저장전극으로 예정된 영역의 상기 저장전극용 산화막(도시안됨)을 제거하여 상기 저장전극 콘택플러그(도시안됨)가 저부에 노출되는 저장전극 영역(도시안됨)을 정의한다.
상기 저장전극 콘택플러그(도시안됨)에 접속되도록 상기 저장전극 영역(도시안됨)을 포함한 전체표면상부에 저장전극용 도전층(도시안됨)을 증착한다. 이때, 상기 저장전극용 도전층은 도프드 다결정실리콘막(11)으로 형성한다.
상기 저장전극 영역(도시안됨)을 매립하는 감광막(도시안됨)을 전체표면상부에 형성하고 상기 저장전극용 산화막(도시안됨)이 노출되도록 평탄화 식각한다.
상기 감광막(도시안됨)을 현상하여 제거함으로써 상기 저장전극 영역(도시안됨)의 표면에만 상기 저장전극용 도전층(도시안됨)을 남겨 저장전극을 형성한다. 여기서, 상기 저장전극의 표면에 반구형 다결정실리콘막을 형성할 수도 있다.
상기 저장전극용 산화막(도시안됨)을 제거하고 상기 저장전극인 도프드 다결정실리콘막(11) 표면에 탄탈륨산화막(15)으로 유전체막을 형성한다. 이때, 상기 탄탈륨산화막(15)과 도프드 다결정실리콘막(11)의 계면에 실리콘산화막(13)이 형성된다.
상기 탄탈륨산화막의 결정화 및 산소 결핍을 해결하기 위하여 N2O 또는 O2 어닐링 공정을 실시한다. 이때, 상기 도프드 다결정실리콘막(11)과 탄탈륨산화막(15)의 계면에 실리콘산화질화막(17)이 형성되어 상기 실리콘산화질화막(17)을 포함한 탄탈륨산화막(15)의 산화막 환산 두께가 28 Å 이 넘어 0.12 ㎛ 디자인룰에 적합한 캐패시터의 정전용량을 확보하기 어려운 문제점이 있다.
따라서, 반도체소자의 고집적화에 충분한 정전용량을 확보하기 위하여 저장전극의 높이를 증가시켜야 하게 되고 그에 따른 소자의 고집적화를 어렵게 하고 그에 따른 수율 저하가 유발된다.
도 2a 내지 도 2c는 종래기술의 다른 실시예에 따른 반도체소자의 캐패시터 형성방법을 도시한 단면 사진과, 스퍼터링 시간에 따른 고유전율 산화막의 세기를 도시한 그래프도를 도시한다.
도 2a는 저장전극용 도전층인 도프드 다결정실리콘막(21) 상에 고유전율 산화막인 HfO2 막(25)을 증착하고 이를 어닐링하여 유전체막을 형성한 다음, 플레이트전극(27)을 형성한 것을 도시한 부분 단면 사진이다.
이때, 상기 어닐링 공정은 상기 HfO2 막(25)과 도프드 다결정실리콘막(21)의 계면에 저유전율의 실리콘산화막 또는 HfSiOx 막(23)이 생성되어 유전체막의 유전율을 저하시킨다.
도 2b 및 도 2c는 AES (Auger electron spectroscopy) 깊이 프로파일 (Depth Profile) 자료로 스퍼터링 시간은 박막을 Ar 이온을 이용하여 스퍼터링 식각한 시간을 도시한 것으로서, 시간이 증가함에 따라 박막의 표면에서 벌크 (bulk) 내부로 들어가는 것을 의미합니다. 여기서, 세기 (intensity) 는 AE (Auger electron) 의 세기를 나타내는 것으로 세기가 크다는 것은 함량이 많다는 것을 의미한다.
상기한 바와 같이 종래기술에 따른 반도체소자의 캐패시터 형성방법은, 유전체막으로 탄탈륨산화막만을 사용하는 경우 반도체소자의 고집적화에 충분한 정전용량을 확보할 수 없을 정도로 두꺼운 산화막 환산 두께를 유지하게 되어 사용하기 어렵게 하고, HfO2 막을 사용하는 경우 어닐링 공정시 저유전율 박막이 생성되어 소자의 유전율이 저하되어 반도체소자의 고집적화에 충분한 정전용량을 확보할 수 없어 반도체소자의 고집적화를 어렵게 하는 문제점이 있다.
본 발명은 상기한 바와 같은 종래기술의 문제점을 해결하기 위하여, 고유전율 산화막을 유전체막으로 사용하여 반도체소자의 고집적화에 충분한 정전용량을 확보할 수 있도록 하는 반도체소자의 캐패시터 형성방법을 제공하는데 그 목적이 있다.
도 1은 종래기술에 따른 반도체소자의 캐패시터를 도시한 부분 단면도.
도 2a 내지 도 2c는 종래기술의 다른 실시예에 따라 형성된 캐패시터의 단면도 사진과, 상기 캐패시터의 유전체막 특성 변화를 도시한 그래프도.
도 3a 내지 도 3g는 본 발명의 실시예에 따라 형성된 반도체소자의 캐패시터 형성방법을 나타낸 단면도.
도 4는 고유전율 박막의 증착두께에 따른 유전체막의 두께를 도시한 그래프도.
<도면의 주요부분에 대한 부호의 설명>
11,21 : 도프드 다결정실리콘막, 저장전극
13,45 : 실리콘 산화막 15 : 탄탈륨산화막
17 : 실리콘산화질화막 23 : 실리콘산화막 또는 HfSiOx
25 : HfO2 막 27,51 : 플레이트전극
31 : 층간절연막 33 : 식각장벽층
35 : 저장전극 콘택플러그 37 : 저장전극용 산화막
39 : 저장전극 영역
41 : 저장전극, 도프드 다결정실리콘막 43 : 유전체막
47 : Al-리치 HfO2-Al2O3 혼합막
49 : Hf-리치 HfO2-Al2O3 혼합막
상기 목적 달성을 위해 본 발명에 따른 반도체소자의 캐패시터 형성방법은,
저장전극 콘택플러그가 구비되는 층간절연막 상부에 저장전극용 산화막을 형성하는 공정과,
저장전극으로 예정된 부분의 상기 저장전극용 산화막을 식각하여 상기 저장전극 콘택플러그를 노출시키는 저장전극 영역을 정의하는 공정과,
상기 저장전극 콘택플러그에 접속되는 저장전극을 형성하는 상기 저장전극 영역에 형성하는 공정과,
상기 저장전극용 산화막을 제거하는 공정과,
상기 저장전극의 표면에 유전체막을 Al-리치 HfO2-Al2O3 혼합막과 Hf-리치 HfO2-Al2O3 혼합막의 적층구조로 형성하는 공정과,
상기 유전체막을 열처리하고 전체표면상부에 플레이트전극을 형성하는 공정을 포함하는 것과,
상기 저장전극용 산화막의 제거 공정후 NH4OH : H2O2 : H2O = 1 : 4∼5 : 20∼50 의 조성비를 갖는 세정액으로 저장전극 표면을 세정하여 3 ∼ 5 Å 두께의 산화막을 형성하는 것과,
상기 저장전극용 산화막의 제거 공정후 HF 또는 BOE 용액을 이용하여 저장전극의 표면을 세정하고 RTO 공정을 이용하여 8 ∼ 15 Å 두께의 산화막을 형성하는 것과,
상기 Al-리치 HfO2-Al2O3 혼합막과 Hf-리치 HfO2-Al2O3 혼합막은 각각 5 ∼ 30 Å 및 10 ∼ 100 Å 의 두께로 ALD 방법을 이용하여 형성하는 것과,
상기 Al-리치 HfO2-Al2O3 혼합막과 Hf-리치 HfO2-Al2O3 혼합막은 Al 의 소오스로 Al(CH4)3, Hf 의 소오스로 HfCl4 그리고 O 의 소오스로 H2O, O3, O2, N2O 를 사용하거나 O2, N2O Plasma 를 사용하며, Al 펄스 (pulse), N2 퍼지 (purge), H2O 펄스 및 N2 퍼지의 공정을알루미나 (Al2O3) 의 1 사이클(cycle, 이하에서 cy 라 함) 로 사용하고, Hf 펄스 (pulse), N2 퍼지 (purge), H2O 펄스 및 N2 퍼지의 공정을HfO2 의 1cy 로 사용하는 ALD 방법으로 형성하는 것과,
상기 Al-리치 HfO2-Al2O3 혼합막과 Hf-리치 HfO2-Al2O3 혼합막은 150 ∼ 600 ℃ 온도에서 ALD 또는 CVD 방법으로 형성하는 것과,
상기 Al-리치 HfO2-Al2O3 혼합막과 Hf-리치 HfO2-Al2O3 혼합막은
Hf 의 소오스로 HfCl4, Hf[N(C2H5)2]4, HF[N(CH3)2]4, Hf[N(CH3)(C2H5)]4, Hf[OC(CH3)3]4, Hf(NO3)4 및 이들로 이루어지는 군에서 선택된 임의의 한가지를 사용하고, 상기 O 의 소오스로 H2O, O2, N2O, O3 및 이들의 조합으로 이루어지는 군에서 선택된 한가지를 사용하며, HF 펄스, N2 퍼지, O 펄스 및 N2 퍼지를HfO2 의 1 cy 로사용하는 ALD 방법으로 형성하는 것과,
상기 Al-리치 HfO2-Al2O3 혼합막은 Hf : Al = 1cy : 1∼9 cy 비율로 증착하는 것과,
상기 Hf-리치 HfO2-Al2O3 혼합막은 Hf : Al = 2 ∼9 cy : 1 cy 비율로 증착하는 것과,
상기 열처리 공정은 500 ∼ 900 ℃ 온도의 산소 또는 질소가스 분위기에서 1 ∼ 10 분 동안 실시하는 것과,
상기 열처리 공정은 500 ∼ 900 ℃ 온도의 산소, 질소 또는 N2O 가스 분위기에서 10 ∼ 60 분 동안 퍼니스 (furnace) 에서 실시하는 것과,
상기 플레이트전극은 TaN, TiN, WN, W, Pt, 루테륨, 이리듐, 도프드 다결정실리콘 및 이들의 조합으로 이루어진 군에서 선택된 하나의 층을 CVD 방법으로 형성하는 것을 제1특징으로 한다.
또한, 이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 캐패시터 형성방법은,
저장전극 콘택플러그가 구비되는 층간절연막 상부에 저장전극용 산화막을 형성하는 공정과,
저장전극으로 예정된 부분의 상기 저장전극용 산화막을 식각하여 상기 저장전극 콘택플러그를 노출시키는 저장전극 영역을 정의하는 공정과,
상기 저장전극 콘택플러그에 접속되는 저장전극을 형성하는 상기 저장전극 영역에 형성하는 공정과,
상기 저장전극용 산화막을 제거하는 공정과,
상기 저장전극의 표면에 유전체막을 Al-리치 HfO2-Al2O3 혼합막으로 형성하는 공정과,
상기 유전체막을 열처리하고 전체표면상부에 플레이트전극을 형성하는 공정을 포함하는 것을 제2특징으로 한다.
또한, 이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 캐패시터 형성방법은,
저장전극 콘택플러그가 구비되는 층간절연막 상부에 저장전극용 산화막을 형성하는 공정과,
저장전극으로 예정된 부분의 상기 저장전극용 산화막을 식각하여 상기 저장전극 콘택플러그를 노출시키는 저장전극 영역을 정의하는 공정과,
상기 저장전극 콘택플러그에 접속되는 저장전극을 형성하는 상기 저장전극 영역에 형성하는 공정과,
상기 저장전극용 산화막을 제거하는 공정과,
상기 저장전극의 표면에 유전체막을 알루미나로 형성하는 공정과,
상기 유전체막을 열처리하고 전체표면상부에 플레이트전극을 형성하는 공정을 포함하는 것을 제3특징으로 한다.
한편, 본 발명의 원리는 다음과 같다.
종래기술에서 사용하는 HfO2 막을 유전체막으로 사용하는 경우 유발되는 저유전율 박막으로 인해 저하된 유전율을 증가시키기 위하여,
소량의 알루미나 (Al2O3)를 첨가하여 Hf-리치 HfO2-Al2O3 혼합막을 유전체막으로 사용하여 유전율을 50 퍼센트 정도 향상시키는 것이다.
또한, 상기 알루미나를 첨가해도 제거되지 않는 저유전율 박막을 제거하기 위하여 상기 Hf-리치 HfO2-Al2O3 혼합막과 도프드 다결정실리콘막의 계면에 Al-리치 HfO2-Al2O3 혼합막을 삽입하여,
실리콘산화막보다 산화력이 큰 알루미나가 후속 열처리 공정 중에 상기 Hf-리치 HfO2-Al2O3 혼합막과 도프드 다결정실리콘막의 계면에 존재하는 실리콘산화막을 알루미나로 변경시켜 저유전율층을 제거하도록 하는 것이다.
따라서, 도프드 다결정실리콘막 상부에 Al-리치 HfO2-Al2O3 혼합막과 Hf-리치 HfO2-Al2O3 혼합막을 적층하고 후속 공정으로 열처리하여 저유전율층을 제거함으로써 0.12 ㎛ 이하의 디지인룰을 갖는 반도체소자의 고집적화에 충분한 정전용량을 갖는 캐패시터를 형성할 수 있도록 하는 것이다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
도 3a 내지 도 3f는 본 발명의 실시예에 따른 반도체소자의 캐패시터 형성방법을 도시한 단면도이다.
도 3a를 참조하면, 상기 반도체기판(도시안됨)의 소자분리막(도시안됨), 불순물 접합영역(도시안됨), 워드라인(도시안됨) 및 비트라인(도시안됨)가 형성된 층간절연막(31)을 형성한다.
상기 층간절연막(31) 상부에 식각장벽층(33)인 질화막을 형성한다.
저장전극 콘택마스크(도시안됨)를 이용한 사진식각공정으로 상기 층간절연막(31)을 식각하여 저장전극 콘택홀을 형성하고 이를 매립하는 도전층으로 저장전극 콘택플러그(35)를 형성한다.
도 3b를 참조하면, 전체표면상부에 저장전극용 산화막(37)을 형성한다. 이때, 상기 산화막(37)은 현재 반도체소자의 제조 공정에 사용되는 모든 산화막을 사용할 수 있다.
도 3c를 참조하면, 저장전극 마스크를 이용한 사진식각공정으로 상기 저장전극용 산화막(37)을 식각하여 상기 저장전극 콘택플러그(35)를 노출시키는 저장전극 영역(39)을 형성한다. 이때, 상기 저장전극 영역(39)은 저부에 콘택플러그(35)가 구비되고 측벽이 저장전극용 산화막(37)으로 형성된다.
도 3d를 참조하면, 상기 저장전극 영역(39)을 포함한 전체표면상부에 저장전극용 도전층인 도프드 다결정실리콘막을 증착한다.
전체표면상부에 감광막(도시안됨)을 도포하고 상기 저장전극용 산화막(37)이 노출되도록 평탄화식각한 다음, 상기 감광막을 제거하여 상기 저장전극 영역(39)의 표면에만 남는 저장전극을 상기 도프드 다결정실리콘막(41)으로 형성한다. 이때, 상기 저장전극은 상기 도프드 다결정실리콘막(41) 표면에 반구형 다결정실리콘막(도시안됨)을 형성할 수도 있다.
여기서, 상기 도프드 다결정실리콘막(41)과 반구형 다결정실리콘막은 도프드 비정질 실리콘막과 언도프드 비정질 실리콘막을 적층하고 상기 언도프드 비정질실리콘막을 반구형 다결정실리콘막으로 성장시키는 열처리 공정을 실시하고 후속 열처리 공정으로 실시함으로써 반구형 다결정실리콘막이 구비되는 저장전극으로 형성된다.
도 3e를 참조하면, 상기 저장전극용 산화막(37)을 주변층과의 식각선택비 차이를 이용하여 제거한다.
NH4OH : H2O2 : H2O = 1 : 4∼5 : 20∼50 의 조성비를 갖는 세정액으로 상기 저장전극 표면을 세정하여 3 ∼ 5 Å 두께의 화학 산화막을 형성하거나, HF 또는 BOE 용액을 이용하여 저장전극의 표면을 세정하고 RTO 공정을 이용하여 8 ∼ 15 Å 두께의 산화막을 형성한다.
전체표면상부에 유전체막(43)을 형성한다. 이때, 상기 유전체막(43)은 저장전극인 도프드 다결정실리콘막(41) 표면에 Al-리치 HfO2-Al2O3 혼합막(47)과 Hf-리치 HfO2-Al2O3 혼합막(49)을 순차적으로 적층하고 이를 열처리하여 형성한 것이다. 여기서, 상기 유전체막(43)은 상기 Hf-리치 HfO2-Al2O3 혼합막으로 이루어진 단층으로 형성할 수도 있다. 상기 Al-리치 HfO2-Al2O3 혼합막(47)은 순수한 알루미나로 대신 형성할 수도 있다.
상기 Al-리치 HfO2-Al2O3 혼합막(47)과 Hf-리치 HfO2-Al2O3 혼합막(49)은 ALD 방법을 이용하여 각각 5 ∼ 30 Å 및 10 ∼ 100 Å 두께만큼 형성한다.
상기 Al-리치 HfO2-Al2O3 혼합막(47)과 Hf-리치 HfO2-Al2O3 혼합막(49)은 Al 소오스로 Al(CH4)3, Hf 소오스로 HfCl4, 그리고 O 소오스로 H2O, O3,N2O 및 O2 플라즈마를 사용하여,
Al 펄스 (pulse), N2 퍼지 (purge), H2O 펄스 및 N2 퍼지의 공정을알루미나 (Al2O3) 의 1cy 로 사용하고,
Hf 펄스 (pulse), N2 퍼지 (purge), H2O 펄스 및 N2 퍼지의 공정을HfO2 의 1cy 로 사용하여,
150 ∼ 600 ℃ 온도의 범위에서 ALD 방법으로 형성한다. 상기 ALD 방법은 CVD 방법으로 대신할 수도 있다.
또한, 상기 Hf 소오스로 HfCl4, Hf[N(C2H5)2]4, HF[N(CH3)2]4, Hf[N(CH3)(C2H5)]4, Hf[OC(CH3)3]4, Hf(NO3)4 및 이들로 이루어지는 군에서 선택된 임의의 한가지를 사용하고, 상기 O 의 소오스로 H2O, O2, N2O, O3 등을 사용하여HF 펄스, N2 퍼지, O 펄스 및 N2 퍼지를HfO2 의 1 cy로 사용할 수도 있다.
상기 Al-리치 HfO2-Al2O3 혼합막(47)은 Hf : Al = 1 cy : 1∼9 cy 비율로 증착한다. 상기 Al-리치 HfO2-Al2O3 혼합막(47) 대신 알루미나를 사용할 수도 있다. 상기 Hf-리치 HfO2-Al2O3 혼합막(49)은 Hf : Al = 2 ∼9 cy : 1 cy 비율로 증착한다.
상기 열처리 공정은 500 ∼ 900 ℃ 온도의 산소 또는 질소가스 분위기에서 1 ∼ 10 분 동안 실시하거나,
500 ∼ 900 ℃ 온도의 산소, 질소 또는 N2O 가스 분위기에서 10 ∼ 60 분 동안 퍼니스 (furnace) 에서 실시한다.
도 3f를 참조하면, 상기 유전체막(43) 상부에 플레이트전극(51)을 형성한다. 이때, 상기 플레이트전극(51)은 TaN, TiN, WN, W, Pt, 루테륨, 이리듐, 도프드 다결정실리콘 및 이들의 조합으로 이루어진 군에서 선택된 하나의 층으로 형성하되, CVD 방법으로 형성한다.
도 4는 본 발명과 종래기술에 따른 박막의 증착두께에 따른 유전체막의 두께를 도시한 그래프도로서, 본 발명에 따른 HfO2-Al2O3 혼합막의 유전체막 두께가 얇음을 알 수 있다.
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 캐패시터 형성방법은, 저장전극의 표면에 Al-리치 및 Hf-리치 HfO2-Al2O3 혼합막을 적층하고 후속 열처리 공정으로 종래보다 낮은 산화막 환산 두께의 고유전율 유전체막을 형성하여 반도체소자의 고집적화에 충분한 정전용량을 확보할 수 있도록 함으로써 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 효과를 제공한다.

Claims (14)

  1. 반도체기판 상에 저장전극 콘택플러그를 노출시키는 저장전극 영역이 정의된 저장전극용 산화막을 형성하는 공정과,
    상기 저장전극 콘택플러그에 접속되는 저장전극을 형성하는 상기 저장전극 영역에 형성하는 공정과,
    상기 저장전극용 산화막을 제거하는 공정과,
    상기 저장전극의 표면에 유전체막을 Al-리치 HfO2-Al2O3 혼합막과 Hf-리치 HfO2-Al2O3 혼합막의 적층구조로 형성하는 공정과,
    상기 유전체막을 열처리하고 전체표면상부에 플레이트전극을 형성하는 공정을 포함하는 반도체소자의 캐패시터 형성방법.
  2. 제 1 항에 있어서,
    상기 저장전극용 산화막의 제거 공정후 NH4OH : H2O2 : H2O = 1 : 4∼5 : 20∼50 의 조성비를 갖는 세정액으로 저장전극 표면을 세정하여 3 ∼ 5 Å 두께의 산화막을 형성하는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
  3. 제 1 항에 있어서,
    상기 저장전극용 산화막의 제거 공정후 HF 또는 BOE 용액을 이용하여 저장전극의 표면을 세정하고 RTO 공정을 이용하여 8 ∼ 15 Å 두께의 산화막을 형성하는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
  4. 제 1 항에 있어서,
    상기 Al-리치 HfO2-Al2O3 혼합막과 Hf-리치 HfO2-Al2O3 혼합막은 각각 5 ∼ 30 Å 및 10 ∼ 100 Å 의 두께로 ALD 방법을 이용하여 형성하는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
  5. 제 1 항에 있어서,
    상기 Al-리치 HfO2-Al2O3 혼합막과 Hf-리치 HfO2-Al2O3 혼합막은 Al 의 소오스로 Al(CH4)3, Hf 의 소오스로 HfCl4 그리고 O 의 소오스로 H2O, O3, O2, N2O를 사용하거나 O2, N2O Plasma 를 사용하며, Al 펄스 (pulse), N2 퍼지 (purge), H2O 펄스 및 N2 퍼지의 공정을알루미나 (Al2O3) 의 1 사이클(cycle) 로 사용하고, Hf 펄스 (pulse), N2 퍼지 (purge), H2O 펄스 및 N2 퍼지의 공정을HfO2 의 1 사이클(cycle) 로 사용하는 ALD 방법으로 형성하는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
  6. 제 1 항에 있어서,
    상기 Al-리치 HfO2-Al2O3 혼합막과 Hf-리치 HfO2-Al2O3 혼합막은 150 ∼600 ℃ 온도에서 ALD 또는 CVD 방법으로 형성하는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
  7. 제 1 항에 있어서,
    상기 Al-리치 HfO2-Al2O3 혼합막과 Hf-리치 HfO2-Al2O3 혼합막은
    Hf 의 소오스로 HfCl4, Hf[N(C2H5)2]4, HF[N(CH3)2]4, Hf[N(CH3)(C2H5)]4, Hf[OC(CH3)3]4, Hf(NO3)4 및 이들로 이루어지는 군에서 선택된 임의의 한가지를 사용하고, 상기 O 의 소오스로 H2O, O2, N2O, O3 및 이들의 조합으로 이루어지는 군에서 선택된 한가지를 사용하며, HF 펄스, N2 퍼지, O 펄스 및 N2 퍼지를HfO2 의 1 사이클로 사용하는 ALD 방법으로 형성하는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
  8. 제 1 항에 있어서,
    상기 Al-리치 HfO2-Al2O3 혼합막은 Hf : Al = 1cy : 1∼9 cy 비율로 증착하는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
  9. 제 1 항에 있어서,
    상기 Hf-리치 HfO2-Al2O3 혼합막은 Hf : Al = 2 ∼9 cy : 1 cy 비율로 증착하는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
  10. 제 1 항에 있어서,
    상기 열처리 공정은 500 ∼ 900 ℃ 온도의 산소 또는 질소가스 분위기에서 1 ∼ 10 분 동안 실시하는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
  11. 제 1 항에 있어서,
    상기 열처리 공정은 500 ∼ 900 ℃ 온도의 산소, 질소 또는 N2O 가스 분위기에서 10 ∼ 60 분 동안 퍼니스 (furnace) 에서 실시하는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
  12. 제 1 항에 있어서,
    상기 플레이트전극은 TaN, TiN, WN, W, Pt, 루테륨, 이리듐, 도프드 다결정실리콘 및 이들의 조합으로 이루어진 군에서 선택된 하나의 층을 CVD 방법으로 형성하는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
  13. 저장전극 콘택플러그가 구비되는 층간절연막 상부에 저장전극용 산화막을 형성하는 공정과,
    저장전극으로 예정된 부분의 상기 저장전극용 산화막을 식각하여 상기 저장전극 콘택플러그를 노출시키는 저장전극 영역을 정의하는 공정과,
    상기 저장전극 콘택플러그에 접속되는 저장전극을 형성하는 상기 저장전극 영역에 형성하는 공정과,
    상기 저장전극용 산화막을 제거하는 공정과,
    상기 저장전극의 표면에 유전체막을 Al-리치 HfO2-Al2O3 혼합막으로 형성하는 공정과,
    상기 유전체막을 열처리하고 전체표면상부에 플레이트전극을 형성하는 공정을 포함하는 반도체소자의 캐패시터 형성방법.
  14. 제 1 항에 있어서,
    상기 저장전극은 도프드 다결정실리콘막으로 형성하는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
KR10-2002-0087079A 2002-12-30 2002-12-30 반도체소자의 캐패시터 형성방법 KR100469158B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2002-0087079A KR100469158B1 (ko) 2002-12-30 2002-12-30 반도체소자의 캐패시터 형성방법
US10/608,103 US20040137678A1 (en) 2002-12-30 2003-06-30 Method for forming capacitor of semiconductor device
JP2003188411A JP4261267B2 (ja) 2002-12-30 2003-06-30 半導体素子のキャパシタ形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0087079A KR100469158B1 (ko) 2002-12-30 2002-12-30 반도체소자의 캐패시터 형성방법

Publications (2)

Publication Number Publication Date
KR20040060309A KR20040060309A (ko) 2004-07-06
KR100469158B1 true KR100469158B1 (ko) 2005-02-02

Family

ID=32709751

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0087079A KR100469158B1 (ko) 2002-12-30 2002-12-30 반도체소자의 캐패시터 형성방법

Country Status (3)

Country Link
US (1) US20040137678A1 (ko)
JP (1) JP4261267B2 (ko)
KR (1) KR100469158B1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100642635B1 (ko) * 2004-07-06 2006-11-10 삼성전자주식회사 하이브리드 유전체막을 갖는 반도체 집적회로 소자들 및그 제조방법들
US7126182B2 (en) * 2004-08-13 2006-10-24 Micron Technology, Inc. Memory circuitry
WO2006028215A1 (ja) * 2004-09-09 2006-03-16 Tokyo Electron Limited 薄膜キャパシタ及びその形成方法、及びコンピュータ読み取り可能な記憶媒体
JP4543378B2 (ja) * 2004-11-15 2010-09-15 エルピーダメモリ株式会社 半導体装置の製造方法
KR100642400B1 (ko) * 2004-12-17 2006-11-08 주식회사 하이닉스반도체 반도체 장치의 유전막 제조방법
KR100867038B1 (ko) * 2005-03-02 2008-11-04 삼성전기주식회사 커패시터 내장형 인쇄회로기판 및 그 제조방법
KR100683489B1 (ko) * 2005-06-24 2007-02-15 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
JP4476880B2 (ja) 2005-06-24 2010-06-09 株式会社東芝 絶縁膜の形成方法、半導体装置の製造方法、半導体装置
KR100722988B1 (ko) * 2005-08-25 2007-05-30 주식회사 하이닉스반도체 반도체 소자 및 그 제조방법
US20070148926A1 (en) * 2005-12-28 2007-06-28 Intel Corporation Dual halo implant for improving short channel effect in three-dimensional tri-gate transistors
US7795160B2 (en) * 2006-07-21 2010-09-14 Asm America Inc. ALD of metal silicate films
CN101730835B (zh) * 2007-06-20 2014-02-12 关西涂料株式会社 涂料颜色数据库的创建方法、使用数据库的检索方法、及其系统、程序和记录介质
JP2010192520A (ja) 2009-02-16 2010-09-02 Elpida Memory Inc 半導体装置の製造方法
JP5270476B2 (ja) 2009-07-07 2013-08-21 株式会社日立国際電気 半導体装置の製造方法及び基板処理装置
CN110819965B (zh) * 2019-10-25 2021-01-19 西安交通大学 一种铝电解电容器用阳极铝箔的节能制备方法
CN112080732B (zh) * 2020-07-29 2021-12-28 西安交通大学 一种硅集成的bt-bmz薄膜、电容器及其制造方法
US20220199760A1 (en) * 2020-12-21 2022-06-23 Intel Corporation Integrated circuit device having backend double-walled capacitors

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6458645B2 (en) * 1998-02-26 2002-10-01 Micron Technology, Inc. Capacitor having tantalum oxynitride film and method for making same
KR100283192B1 (ko) * 1998-06-09 2001-04-02 윤종용 반구형결정가입자들을갖는캐패시터의제조방법
KR100292938B1 (ko) * 1998-07-16 2001-07-12 윤종용 고집적디램셀커패시터및그의제조방법
US6010942A (en) * 1999-05-26 2000-01-04 Vanguard International Semiconductor Corporation Post chemical mechanical polishing, clean procedure, used for fabrication of a crown shaped capacitor structure
US6281142B1 (en) * 1999-06-04 2001-08-28 Micron Technology, Inc. Dielectric cure for reducing oxygen vacancies
KR100705926B1 (ko) * 1999-12-22 2007-04-11 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
US6312565B1 (en) * 2000-03-23 2001-11-06 Agere Systems Guardian Corp. Thin film deposition of mixed metal oxides
KR100403611B1 (ko) * 2000-06-07 2003-11-01 삼성전자주식회사 금속-절연체-금속 구조의 커패시터 및 그 제조방법
US6660660B2 (en) * 2000-10-10 2003-12-09 Asm International, Nv. Methods for making a dielectric stack in an integrated circuit
KR100355239B1 (ko) * 2000-12-26 2002-10-11 삼성전자 주식회사 실린더형 커패시터를 갖는 반도체 메모리 소자 및 그제조방법
US6518610B2 (en) * 2001-02-20 2003-02-11 Micron Technology, Inc. Rhodium-rich oxygen barriers
US6720259B2 (en) * 2001-10-02 2004-04-13 Genus, Inc. Passivation method for improved uniformity and repeatability for atomic layer deposition and chemical vapor deposition
US6645882B1 (en) * 2002-01-17 2003-11-11 Advanced Micro Devices, Inc. Preparation of composite high-K/standard-K dielectrics for semiconductor devices
US6693004B1 (en) * 2002-02-27 2004-02-17 Advanced Micro Devices, Inc. Interfacial barrier layer in semiconductor devices with high-K gate dielectric material
US6753618B2 (en) * 2002-03-11 2004-06-22 Micron Technology, Inc. MIM capacitor with metal nitride electrode materials and method of formation
US6703277B1 (en) * 2002-04-08 2004-03-09 Advanced Micro Devices, Inc. Reducing agent for high-K gate dielectric parasitic interfacial layer
US7164165B2 (en) * 2002-05-16 2007-01-16 Micron Technology, Inc. MIS capacitor
US20030232501A1 (en) * 2002-06-14 2003-12-18 Kher Shreyas S. Surface pre-treatment for enhancement of nucleation of high dielectric constant materials
KR100500940B1 (ko) * 2002-06-21 2005-07-14 주식회사 하이닉스반도체 반도체 장치의 캐패시터 제조방법
US6686212B1 (en) * 2002-10-31 2004-02-03 Sharp Laboratories Of America, Inc. Method to deposit a stacked high-κ gate dielectric for CMOS applications
US6737313B1 (en) * 2003-04-16 2004-05-18 Micron Technology, Inc. Surface treatment of an oxide layer to enhance adhesion of a ruthenium metal layer

Also Published As

Publication number Publication date
US20040137678A1 (en) 2004-07-15
JP2004214602A (ja) 2004-07-29
KR20040060309A (ko) 2004-07-06
JP4261267B2 (ja) 2009-04-30

Similar Documents

Publication Publication Date Title
KR100469158B1 (ko) 반도체소자의 캐패시터 형성방법
US7164165B2 (en) MIS capacitor
US7102875B2 (en) Capacitor with aluminum oxide and lanthanum oxide containing dielectric structure and fabrication method thereof
KR100604845B1 (ko) 질소를 포함하는 씨앗층을 구비하는 금속-절연체-금속캐패시터 및 그 제조방법
JP2004253767A (ja) デュアルゲート構造およびデュアルゲート構造を有する集積回路の製造方法
US20070236863A1 (en) Capacitors and methods of fabricating the same
KR20060062365A (ko) 금속-절연막-금속 커패시터 및 그 제조방법
KR20000042429A (ko) 반도체 소자의 고유전체 캐패시터 제조방법
KR100875648B1 (ko) 반도체 소자의 캐패시터 제조방법
US11973106B2 (en) Semiconductor device and method for manufacturing the same
KR100937988B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100231604B1 (ko) 반도체소자의 캐패시터 제조방법
US20040126964A1 (en) Method for fabricating capacitor in semiconductor device
KR20080108697A (ko) 커패시터의 형성 방법 및 반도체 소자의 제조방법
KR20000039607A (ko) 반도체소자의 캐패시터 형성방법
KR100311178B1 (ko) 캐패시터 제조방법
KR100235973B1 (ko) 반도체소자의 캐패시터 형성방법
KR100865545B1 (ko) 반도체 소자의 캐패시터 형성 방법
KR20010003252A (ko) 반도체소자의 캐패시터 제조방법
KR20010113320A (ko) 반도체 소자의 커패시터 제조 방법
KR20020006076A (ko) 반도체 소자의 캐패시터 제조방법
KR20040061819A (ko) 반도체소자의 캐패시터 제조방법
KR20050010673A (ko) 게이트 전극 상의 하드마스크로부터 기인되는 소자의열화를 방지할 수 있는 반도체 장치 및 그 제조 방법
KR20030056842A (ko) 반도체소자의 커패시터 제조방법
KR20040060006A (ko) 반도체 메모리 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090102

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee