CN106328376A - 电容器的制造方法 - Google Patents

电容器的制造方法 Download PDF

Info

Publication number
CN106328376A
CN106328376A CN201510386903.2A CN201510386903A CN106328376A CN 106328376 A CN106328376 A CN 106328376A CN 201510386903 A CN201510386903 A CN 201510386903A CN 106328376 A CN106328376 A CN 106328376A
Authority
CN
China
Prior art keywords
mentioned
capacitor
electrode
dielectric layer
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510386903.2A
Other languages
English (en)
Inventor
林秉毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asustek Computer Inc
Original Assignee
Asustek Computer Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asustek Computer Inc filed Critical Asustek Computer Inc
Priority to CN201510386903.2A priority Critical patent/CN106328376A/zh
Priority to US15/200,001 priority patent/US9887258B2/en
Publication of CN106328376A publication Critical patent/CN106328376A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/92Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/33Thin- or thick-film capacitors 
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Materials Engineering (AREA)

Abstract

本发明揭露一种电容器的制造方法。提供一基材与一第一导电材料层,其中第一导电材料层位于基材上。移除部分第一导电材料层,以形成多个第一内电极,其中第一内电极沿一第一方向排列,且相邻的第一内电极之间具有一间隙。沿一第二方向进行一原子层沉积步骤,以形成一介电层,其中第一方向与第二方向垂直,以使介电层覆盖第一内电极以及部分基材,且介电层未填满这些间隙。形成一第二导电材料层,填入未被介电层填满的这些间隙,以形成多个第二内电极。

Description

电容器的制造方法
技术领域
本发明是有关于一种半导体元件的制造方法,且特别是有关于一种电容器的制造方法。
背景技术
一般的个人电脑,例如笔记本(notebook,NB)电脑,在中央处理单元(central processing unit,CPU)电源供应电路的电容(例如输入电容)部分,常常使用多层陶瓷电容(Multi-Layer Ceramic Capacitor,MLCC)或是超级电容器(SC),其中超级电容器又称为电双层电容元件(electrical double layer capacitor,EDLC),以降低成本以及缩小元件面积。然而,一般的多层陶瓷电容或是超级电容的体积较大,且使用的温度范围也受到较大的限制,无法在低温(如:低于-40℃)或是高温(如:高于70℃)的范围使用。
发明内容
本发明提供一种电容器的制造方法,其具有轻薄化及快速充电的特性,具有大的使用温度范围。
本发明提供的电容器的制造方法包括下列步骤。提供一基材与一第一导电材料层,其中第一导电材料层位于基材上。移除部分第一导电材料层,以暴露出部分基材而形成多个第一内电极,其中这些第一内电极沿一第一方向排列,且相邻的这些第一内电极之间具有一间隙。沿一第二方向进行一原子层沉积步骤,以形成一介电层,其中第一方向与第二方向垂直,以使介电层覆盖这些第一内电极以及基材被暴露出的所述部分,且介电层未填满这些间隙。形成一第二导电材料层,填入未被介电层填满的这些间隙,以形成多个第二内电极。
基于上述,本发明的实施例的电容器的制造方法由于可利用原子层沉积法形成介电层,因此能形成厚度均匀而且很薄的介电层,而可具有轻薄化及快速充电的特性。此外,由于电容器是采用氮化物或金属的材质来形成第一内电极与第二内电极,并采用钛酸钡、钛酸锶或钛酸锶钡的材质来堆栈地形成介电层,且采用金属的材质来形成第一外电极与第二外电极。因此,本实施例的电容器可具有较大的温度使用范围,因此可克服较为严苛的温度条件。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合所附图式作详细说明如下。
附图说明
图1至图5是本发明一实施例的电容器的制作流程的剖面示意图。
具体实施方式
图1至图5是本发明一实施例的电容器的制作流程的剖面示意图。请参照图1,首先,提供一基材110与一第一导电材料层120a,其中第一导电材料层120a位于基材110上。举例而言,在本实施例中,基材110的材质包括金属(例如是铜、银或铝),因此基材110可作为第一外电极使用。此外,第一导电材料层120a的材质包括氮化物(例如是一氮化钛(TiN)、氮化钽(TaN)或是氮化铜(CuN))、金属(例如是铜、铂、银、钌(Ru)或镍)或其他适合的材质,但本发明不以此为限。
接着请参照图2,移除部分第一导电材料层120a,以暴露出部分基材110而形成多个第一内电极120,其中这些第一内电极120沿一第一方向D1排列,且相邻的第一内电极120之间具有一间隙S。于一实施例中,第一导电材料层120a采用氮化物(例如是一氮化钛)时,其可采用四氟化碳(CF4)与氩(Ar)的感应耦合电浆(等离子体)进行蚀刻,其中四氟化碳(CF4)约占20%的比例,工艺条件为以700瓦特的功率、-150伏特的电压,且工艺温度约为摄氏40度左右、压力约为15毫托。于一实施例中,第一导电材料层120a为金属(例如是铜),其可采用烃类(例如甲烷气体)电浆进行蚀刻,其中甲烷气体的气体流量约为65sccm,且工艺温度约为摄氏10度左右、压力约为20毫托。应注意的是,如上述于本步骤中移除部分第一导电材料层的方法当视实际状况调整,并非以此为限制。
接着请参照图3,沿一第二方向D2进行一原子层沉积步骤,以形成一介电层130。也就是说,在本实施例中,介电层130是利用原子层沉积法而形成,且第二方向D2即为用以形成介电层130的前驱物的流动方向。更详细而言,在本实施例中,第一方向D1与第二方向D2垂直。如此一来,即可在只进行一次原子层沉积步骤的情况下,就形成所需的介电层130,而不用反复进行多次原子层沉积步骤,而可降低工艺难度以及节省工艺步骤与成本。
具体而言,如图3所示,介电层130填入这些间隙S之间,并覆盖第一内电极120以及基材110被暴露出的所述部分,而未填满这些间隙S。举例而言,在本实施例中,介电层130的材质包括钛酸钡(BTO,BaTiO3)、钛酸锶(STO,SrTiO3)或钛酸锶钡(BST),且介电层130以堆栈方式形成,而介电层130的厚度范围落在5纳米与50纳米之间。举例而言,上述原子层沉积步骤约在以压力为1托,且工艺温度约介于摄氏200度至摄氏400度的范围的工艺条件下进行。应注意的是,此处的数值范围皆仅是作为例示说明之用,其并非用以限定本发明。
之后,可执行远程氧电浆退火工艺或是离子注入退火工艺。于一实施例中,远程氧电浆退火工艺例如是于压力为200毫托、而温度为250℃至500℃的环境中进行。离子注入退火工艺可采用锆(Zr)、镧(La)、铈(Ce)、钴(Co)、锰(Mn),其中当采用钴或锰等金属进行离子注入退火工艺时,其工艺条件例如是以250仟电子伏特,并在温度为350℃的环境中进行离子注入,而在温度为700℃的环境中进行退火。应注意的是,此处的数值范围皆仅是作为例示说明之用,其并非用以限定本发明。
接着请参照图4,形成一第二导电材料层140a,填入这些未被介电层130填满的间隙S,以形成多个第二内电极140。举例而言,在本实施例中,形成第二导电材料层140a的方法亦为原子层沉积法,且第二导电材料层140a的材质包括氮化物(例如是一氮化钛(TiN)、氮化钽(TaN)或氮化铜(CuN))、金属(例如是铜、铂、银、钌(Ru)或镍)或其他适合的材质,但本发明不以此为限。举例而言,当第二导电材料层140a的材质采用氮化物时,其原子层沉积的工艺条件约在以压力约介于为0.01毫托至0.1毫托,且工艺温度约介于摄氏300度至摄氏450度的范围的环境下进行。而当第二导电材料层140a的材质采用金属时,其原子层沉积的工艺条件约在以压力约为8托,且工艺温度约介于摄氏375度至摄氏475度的范围的环境下进行。应注意的是,此处的数值范围皆仅是作为例示说明之用,其并非用以限定本发明。
具体而言,如图4所示,这些第一内电极120与这些第二内电极140交错排列,且介电层130位于这些第一内电极120与这些第二内电极140之间,并覆盖这些第一内电极120与这些第二内电极140的表面。
接着请参照图5,形成一第二外电极150于这些第二内电极140上,且第二外电极150亦覆盖了位于这些第二内电极140之间的部分介电层130,如此,即可形成电容器100。举例而言,在本实施例中,形成第二外电极150的方法为物理气相沉积法,且第二外电极150的材质包括金属(例如是铜或银)或其他适合的材质,但本发明不以此为限。当第二外电极150的材质采用铜时,其工艺条件约在以基础压力约为3.1×10-6大气压、工作气压约为3.3×10-2大气压的环境下进行溅镀,且工艺温度约介于摄氏300度至摄氏400度的范围的环境下进行。应注意的是,此处的数值范围皆仅是作为例示说明之用,其并非用以限定本发明。
如此,由于电容器100是在第一内电极120上利用原子层沉积法形成介电层130,而可形成厚度均匀而且很薄的介电层130。举例而言,设若电容器100长30毫米(mm)、宽30毫米、高5毫米,在本实施例中,介电层130将可达到厚度50纳米(nm)、内电极厚度5纳米,且在介电层130采用的材质为碳酸钡(BaTiO3),其介电值为1500的情况下,电容器100将可以具有43.4法拉第(F)的电容量。因此,电容器100与已知的超级电容器相较,将可有10倍以上体积能量密度表现。若再把电容器100的介电层130做到更小约5纳米左右,其电容量可增为100倍左右,而可具有轻薄化及快速充电的特性。应注意的是,此处的数值范围皆仅是作为例示说明之用,其并非用以限定本发明。
另一方面,由于电容器100是采用氮化物或金属的材质来形成第一内电极120与第二内电极140,并采用钛酸钡、钛酸锶或钛酸锶钡等的材质来堆栈地形成介电层130,且采用金属的材质来形成第一外电极与第二外电极150。因此,本实施例的电容器100可具有较大的温度使用范围,举例而言,电容器100的温度使用范围落在-55℃与125℃之间,且于此区间内,其电容量的变化不超过10%,因此可克服较为严苛的温度条件。
此外,由于本实施例的电容器100的电容量已有良好的表现,因此可不需进行热处理工艺来提高介电系数,进而达到增加电容器100的电容量的要求。如此,在不进行热处理工艺的情况下,电容器100亦具有可挠性,而具有较广泛的应用范围。另一方面,本实施例的电容器100不需传统堆栈的工艺,而可一次性地完成精密堆栈的多层陶瓷电容,且因其电容大到已可作为电池使用,因此本实施例的电容器100亦可称为多层陶瓷电池(Multi-LayerCeramic Battery,MLCB)。
综上所述,本发明的实施例的电容器的制造方法由于可利用原子层沉积法形成介电层,因此能形成厚度均匀而且很薄的介电层,而可具有轻薄化及快速充电的特性。此外,由于电容器是采用氮化物或金属的材质来形成第一内电极与第二内电极,并采用钛酸钡、钛酸锶或钛酸锶钡的材质来堆栈地形成介电层,且采用金属的材质来形成第一外电极与第二外电极。因此,本实施例的电容器可具有较大的温度使用范围,因此可克服较为严苛的温度条件。虽然本发明已以实施例揭露如上,然其并非用以限定本发明,任何所属技术领域中具有通常知识者,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,故本发明的保护范围当视权利要求书所界定者为准。

Claims (9)

1.一种电容器的制造方法,其特征是,包括:
提供基材与第一导电材料层,其中上述第一导电材料层位于上述基材上;
移除部分上述第一导电材料层,以暴露出上述基材的一部分而形成多个第一内电极,其中上述这些第一内电极沿第一方向排列,且相邻的上述这些第一内电极之间具有间隙;
沿第二方向进行原子层沉积步骤,以形成介电层,其中上述第一方向与上述第二方向垂直,以使上述介电层覆盖上述这些第一内电极以及上述基材被暴露出的上述部分,且上述介电层未填满上述这些间隙;以及
形成第二导电材料层,填入未被上述介电层填满的上述这些间隙,以形成多个第二内电极。
2.如权利要求1所述的电容器的制造方法,其特征是,其中上述基材为第一外电极。
3.如权利要求1所述的电容器的制造方法,其特征是,其中形成上述第二导电材料层的方法为原子层沉积法。
4.如权利要求1所述的电容器的制造方法,其特征是,其中上述第一导电材料层与上述第二导电材料层的材质包括氮化物或金属。
5.如权利要求1所述的电容器的制造方法,其特征是,其中上述介电层的材质包括钛酸钡、钛酸锶或钛酸锶钡。
6.如权利要求1所述的电容器的制造方法,其特征是,还包括:
形成第二外电极于上述这些第二内电极上。
7.如权利要求6所述的电容器的制造方法,其特征是,其中形成上述第二外电极的方法为物理气相沉积法。
8.如权利要求6所述的电容器的制造方法,其特征是,其中上述第二外电极的材质包括金属。
9.如权利要求1所述的电容器的制造方法,其特征是,其中上述介电层的厚度范围落在5纳米与50纳米之间。
CN201510386903.2A 2015-07-03 2015-07-03 电容器的制造方法 Pending CN106328376A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510386903.2A CN106328376A (zh) 2015-07-03 2015-07-03 电容器的制造方法
US15/200,001 US9887258B2 (en) 2015-07-03 2016-07-01 Method for fabricating capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510386903.2A CN106328376A (zh) 2015-07-03 2015-07-03 电容器的制造方法

Publications (1)

Publication Number Publication Date
CN106328376A true CN106328376A (zh) 2017-01-11

Family

ID=57684005

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510386903.2A Pending CN106328376A (zh) 2015-07-03 2015-07-03 电容器的制造方法

Country Status (2)

Country Link
US (1) US9887258B2 (zh)
CN (1) CN106328376A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240039456A (ko) * 2022-09-19 2024-03-26 삼성전자주식회사 커패시터 구조물 및 상기 커패시터 구조물을 포함하는 반도체 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5621606A (en) * 1994-12-29 1997-04-15 Samsung Electronics Co., Ltd. Capacitor utilizing high dielectric constant material
US20030104638A1 (en) * 2001-12-01 2003-06-05 Wan-Don Kim Method of fabricating capacitor of semiconductor device
CN1467823A (zh) * 2002-06-21 2004-01-14 ����ʿ�뵼�����޹�˾ 半导体器件的电容器的制造方法
US20050170599A1 (en) * 2004-02-04 2005-08-04 Joo Heung-Jin Multiple stacked capacitors formed within an opening with thick capacitor dielectric
US20150287534A1 (en) * 2012-08-31 2015-10-08 Taiyo Yuden Co., Ltd. Capacitor

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7145198B2 (en) * 2001-08-28 2006-12-05 Tdk Corporation Compositions for thin-film capacitance device, high-dielectric constant insulating film, thin-film capacitance device, and thin-film multilayer capacitor
FR2834387B1 (fr) 2001-12-31 2004-02-27 Memscap Composant electronique incorporant un circuit integre et un micro-condensateur
KR100681274B1 (ko) * 2004-11-25 2007-02-09 삼성전자주식회사 커패시터 및 그 제조 방법
JP2007141904A (ja) * 2005-11-15 2007-06-07 Elpida Memory Inc キャパシタおよびその製造方法
US7554148B2 (en) * 2006-06-27 2009-06-30 United Microelectronics Corp. Pick-up structure for DRAM capacitors
TWI459471B (zh) 2007-03-08 2014-11-01 Applied Materials Inc 使用低能量電漿系統製造高介質常數電晶體閘極的方法與設備
EP2336758B1 (en) * 2009-12-16 2012-08-29 Nxp B.V. Capacitive sensor
KR101108769B1 (ko) 2010-05-28 2012-02-24 삼성전기주식회사 금속분말의 제조 방법 및 이를 이용한 적층콘덴서용 내부전극의 제조 방법
CN102024564B (zh) 2010-10-19 2012-05-09 青岛杨金电子科技有限公司 积层薄膜电容的制造方法及产品
KR101748949B1 (ko) * 2015-09-18 2017-06-21 서울대학교산학협력단 반도체 메모리 소자 및 이의 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5621606A (en) * 1994-12-29 1997-04-15 Samsung Electronics Co., Ltd. Capacitor utilizing high dielectric constant material
US20030104638A1 (en) * 2001-12-01 2003-06-05 Wan-Don Kim Method of fabricating capacitor of semiconductor device
CN1467823A (zh) * 2002-06-21 2004-01-14 ����ʿ�뵼�����޹�˾ 半导体器件的电容器的制造方法
US20050170599A1 (en) * 2004-02-04 2005-08-04 Joo Heung-Jin Multiple stacked capacitors formed within an opening with thick capacitor dielectric
US20150287534A1 (en) * 2012-08-31 2015-10-08 Taiyo Yuden Co., Ltd. Capacitor

Also Published As

Publication number Publication date
US9887258B2 (en) 2018-02-06
US20170005161A1 (en) 2017-01-05

Similar Documents

Publication Publication Date Title
KR101495971B1 (ko) 전하 저장 디바이스, 이를 제조하는 방법, 이를 위한 전기 도전성 구조를 제조하는 방법, 이를 이용하는 이동 전자 디바이스, 및 이를 포함하는 마이크로전자 디바이스
CN109585163B (zh) 电容器及其制造方法
US9466662B2 (en) Energy storage devices formed with porous silicon
US10170244B2 (en) Fabrication of porous silicon electrochemical capacitors
US10903011B2 (en) Multilayer electronic component and method of manufacturing the same
JP7430718B2 (ja) ディスクリート金属-絶縁体-金属(mim)エネルギー蓄積部品及びその製造方法
US10403434B2 (en) Capacitor component
US8344438B2 (en) Electrode of an integrated circuit
CN106328376A (zh) 电容器的制造方法
KR20180113571A (ko) 미세전자 전극 조립체
JP5512634B2 (ja) セラミック電子部品用多層薄膜フィルム及びその製造方法
CN110970557A (zh) 电容器件及其形成方法
TWI575545B (zh) 電容器的製造方法
KR102004806B1 (ko) 커패시터 및 그 제조 방법
Kumari et al. High dielectric materials for supercapacitors
US11961671B2 (en) Method for manufacturing High-K MIM capacitor to improve electrical characteristics
CN105336574B (zh) 氮化硅薄膜及mim电容的制作方法
CN108389848A (zh) 下电极的制作方法
US20230223204A1 (en) Polymer capacitors that mitigate anomalous charging current
CN101494195B (zh) 一种电容的制作方法
CN114068178A (zh) 基于掺杂pn区与高介电常数层的新型高压超级电容
CN102760775A (zh) 电容器及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170111

WD01 Invention patent application deemed withdrawn after publication