KR100613334B1 - 반도체 소자의 제조 방법 - Google Patents

Abstract

절연막 위에 티타늄막과 질화 티타늄막, 알루미늄막, 질화 티타늄막으로 이루어진 금속 배선을 형성하고, 그 위에 SOG막을 형성하고, SOG막 위에 TEOS 산화막으로 이루어진 층간 절연막을 증착하고 평탄화한다. 이어, 층간 절연막과 SOG막, 질화 티타늄막을 식각하여 알루미늄막을 드러내는 접촉 구멍을 형성한다. 이어, 열처리 공정을 실시하여 SOG막의 내부에 유입되어 있는 수분을 제거한다. 이어, 접촉 구멍에 티타늄막 및 질화 티타늄막으로 이루어진 배리어막을 형성하고 접촉 구멍을 텅스텐막으로 채운다. 본 발명에서는 SOG막의 수분을 제거함으로써 접촉 구멍에 텅스텐막을 충분히 채울 수 있어 접촉 구멍의 접촉 저항을 최소화하여 소자의 특성을 향상시킬 수 있다.

TEOS, SOG, 수분, 텅스텐. RTP

Description

반도체 소자의 제조 방법{a method manufacturing a semiconductor device}

도 1a 내지 도 1e는 종래의 기술에 따른 반도체 소자의 제조 방법을 그 공정 순서에 따라 도시한 단면도이고,

도 2a 내지 도 2f는 본 발명의 실시예에 따른 반도체 소자의 제조 방법을 그 공정 순서에 따라 도시한 단면도이다.

본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 층간에 절연막을 사이에 두고 다층 구조로 이루어진 배선을 가지는 반도체 소자의 제조 방법에 관한 것이다.

일반적으로 반도체 소자에는 n형 또는 p형의 기판 위에 채널, 소스, 드레인 영역 등의 불순물이 도핑되어 있는 활성(active) 영역이 형성되어 있으며, 그 위에는 각각의 영역 상부에 접촉 구멍(contact)을 가지는 절연막이 형성되어 있으며 절연막 위에는 접촉 구멍을 통하여 각각의 영역과 연결되는 배선이 형성되어 있다.

여기서, 반도체 소자가 점점 집적화될수록 반도체 소자의 면적이 줄어들기 때문에 배선을 무한정 길게 형성하는 데는 한계가 있다. 따라서, 이를 해결하기 위해서는 배선 층간에 절연막을 형성하고 절연막에 뚫린 접촉 구멍(via)을 통해 배선을 서로 연결하는 다층 배선을 형성하는 것이 효과적이다.

이러한 다층 배선의 구조에서는 절연막의 평탄도가 우수해야 한다. 이러한 절연막에는 액체 상태의 SOG(spin-on-glass)를 경화시킨 절연막과TEOS(tetraethoxysilane)를 이용한 층간 금속 절연막(intermetal dielectric)을 함께 사용하는데, 이때 SOG막은 배선간의 간극(gap)을 메워 평탄화시키는 역할을 한다.

그러면, 종래의 다층 배선을 갖는 반도체 소자에 제조 방법에 대하여 도 1a 내지 도 1e를 을 참조하여 상세히 설명한다.

도 1a 내지 도 1e는 종래의 기술에 따른 반도체 소자의 제조 방법을 그 공정 순서에 따라 도시한 단면도이다.

먼저, 도 1a에서와 같이 절연막(10) 위에 알루미늄 등을 포함하는 금속막을 적층하고 패터닝하여 다수의 금속 배선(20)을 형성한다.

이어, 도 1b에서와 같이 금속 배선(20)을 덮는 SOG막(30)을 도포한 후 열처리하여 경화시킨 다음, TEOS 산화막 따위의 층간 절연막(40)을 증착하고 평탄화 공정을 실시한다.

이어, 도 1c에서와 같이 사진 식각 공정을 통하여 층간 절연막(40)과 SOG막(30)을 식각하여 금속 배선(20)을 드러내는 접촉 구멍(41)을 형성한다. 이때, 금속 배선(20)의 상부가 식각될 수도 있다.

이어, 도 1d에서와 같이 티타늄 및 질화 티타늄과 같은 도전 물질을 차례로 적층하여 배리어막(50)을 형성하고, 이어, 텅스텐으로 이루어진 금속막(60)을 증착하여 접촉 구멍(41)을 채운다.

이어, 도 1e에서와 같이 층간 절연막(40)이 드러날 때까지 텅스텐 금속막(60)과 배리어막(50)을 평탄화한다.

이러한 순서에 따른 제조 공정은 절연막(10)을 사이에 두고 층간의 금속 배선(20)을 연결할 때 반복적으로 이루어진다.

그러나, 이러한 종래의 기술에 따른 반도체 장치의 제조 방법에서는, SOG막(30)에 흡수된 수분으로 인하여 접촉 구멍(41)의 내부에 텅스텐 금속막(60)이 완전히 채워지지 않아 소자의 특성을 저하시키는 문제점이 발생한다. 구체적으로, 접촉 구멍(41)을 형성한 후에 세정하는 단계에서 접촉 구멍(41)의 측벽을 통하여 노출되어 있는 SOG막(30)은 다량의 수분을 흡수하게 되는데, 400℃ 이상의 고온 공정으로 기체인 WF₆과 질화티타늄을 포함하는 배리어막(50)의 반응을 통하여 금속막(60)을 형성할 때 증발하게 된다. 그러므로, 수분이 증발되는 부분에서는 WF₆과 질화티타늄이 반응하지 않아 텅스텐이 적층되지 않게 되어 텅스텐이 채워지지 않은 빈 공간(V)이 형성된다. 이로 인하여, 접촉 구멍(41)에서의 접촉 저항을 크게 증가하여 소자의 특성을 저하시킨다.

본 발명이 이루고자 하는 기술적 과제는 접촉 저항을 최소화하여 소자의 특성을 향상시킬 수 있는 반도체 소자의 제조 방법을 제공하는 것이다.

이러한 과제를 달성하기 위하여 본 발명에서는 배리어막을 형성하기 전 또는 후에 열처리를 통하여 SOG막에 잔류하는 수분을 증발시키고 배리어막을 적층한다.

우선, 제1 절연막 위에 금속 배선을 형성하고, 금속 배선을 덮는 위에 SOG막을 형성한다. 이어, SOG막 위에 제2 절연막을 형성하고, 제2 절연막 및 SOG막을 식각하여 금속 배선을 드러내는 접촉 구멍을 형성한다. 이어, 열처리 공정을 실시하여 SOG막의 내부에 유입되어 있는 수분을 제거한다. 이어, 접촉 구멍에 배리어막과 매립용 금속막으로 채운다.

여기서, 금속 배선은 티타늄, 질화 티타늄 및 알루미늄을 포함하는 도전막으로 형성하며, 배리어막은 티타늄 및 질화 티타늄을 포함하는 것이 바람직하다.

이때, 열처리 공정은 250~300℃ 범위에서 실시하는 것이 바람직하며, 열처리 공정은 퍼니스, 방열판 또는 RTP를 이용할 수 있다.

또한, 본 발명에 따른 반도체 소자의 제조 방법에서는 배리어막을 형성한 다음, 열처리 공정을 실시할 수 있다.

그러면, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 반도체 소자의 제조 방법에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있을 정도로 상세히 설명한다.

도 2a 내지 도 2f를 참조하여 본 발명의 실시예에 따른 반도체 소자의 제조 방법에 대하여 상세히 설명한다. 도 2a 내지 도 2f에서는 다층 금속 배선의 구조에서 반복되는 하나의 층만을 예를 들어 도시한 것이다.

먼저, 도 2a에서와 같이 절연막(10) 위에 저저항을 가지는 알루미늄 등을 포함하는 금속막을 적층하고 패터닝하여 다수의 금속 배선(20)을 형성한다. 이때, 도면으로 나타나지 않았지만, 절연막(10)에는 접촉 구멍이 형성되어 있으며, 금속 배선(20)은 절연막(10) 하부에 형성되어 있는 다른 금속 배선과 접촉 구멍을 연결되어 있다. 여기서, 금속 배선(20)은 알루미늄막(23)을 도전막을 포함하며, 알루미늄막(23)의 하부에는 티타늄막(21)과 질화 티타늄막(22)을 추가로 형성하는 것이 바람직하며, 알루미늄막(23)의 상부에도 질화 티타늄막(24)을 추가로 형성하는 것이 바람직하다, 여기서, 하부의 티타늄막(21) 및 질화 티타늄막(22)은 절연막(10)과 알루미늄막(23)의 접촉 특성을 좋게 하기 위해 형성하는 것이고, 상부의 질화 티타늄막(24)은 사진 식각 공정에서의 노광 공정에서 알루미늄막(23)으로부터 반사되는 빛을 줄이기 위한 것이며, 이들은 절연막(10)으로부터 알루미늄막(23)으로 유입되는 불순물을 방지하는 역할도 가진다.

이어, 도 2b에서와 같이 금속 배선(20)을 덮는 SOG막(30)을 도포한 후 열처리하여 경화시킨 다음, TEOS 산화막 따위의 층간 절연막(40)을 증착하고 평탄화 공정을 실시한다. 이때, SOG막(30)과 금속 배선(20) 사이의 반응을 억제하기 위하여 SOG막(30)의 하부에 TEOS 산화막 따위로 이루어진 절연막을 추가로 형성할 수 있다. 이때, SOG막(30)을 이용하는 이유는, 경화시키기 전의 SOG막(30)은 유동성을 가지므로 배선(20)의 간격이 0.3 또는 0.5μm 이하인 경우에도 다수의 배선(20) 사이에 채워지게 되어 동일한 층으로 형성되는 다수의 배선(20)을 서로 절연시킬 수 있기 때문이다.

이어, 도 2c에서와 같이 층간 절연막(40)과 SOG막(30), 상부의 질화 티타늄막(24)을 식각하여 알루미늄막(23)을 드러내는 접촉 구멍(41)을 형성한 후, 식각 공정에서의 잔유물을 제거하기 위해 세정 공정을 실시한다. 이때 도면에서와 같이 알루미늄막(23)의 상부가 식각될 수도 있다. 이때, 접촉 구멍(41)의 폭은 0.3-0.5μm 정도로 형성하는 것이 바람직하다.

이어, 도 2d에서 보는 바와 같이, 열처리 공정을 통하여 세정 공정에서 SOG막(30) 내부에 유입되어 있는 수분을 증발시킨다. 이때, 열처리 공정은 확산로로 사용하는 퍼니스(furnace) 또는 방열판(hat plate) 또는 RTP(rapid thermal process) 등을 이용할 수 있으며, 250~300℃ 정도에서 실시하는 것이 바람직하다. 250℃ 이하의 범위에서 열처리 공정을 실시하는 경우에는 수분 증발이 완전히 이루어지지 않아 종래의 문제점을 유발할 수 있으며, 300℃ 이상의 범위에서 열처리 공정을 실시하는 경우에는 접촉 구멍(41)을 통하여 노출되어 있는 알루미늄막(23)이 손상되어 소자가 동작하지 않는 문제점이 발생할 수 있다. 퍼니스를 이용하는 경우에는 1 시간 정도가 바람직하며, RTP를 이용하는 경우에는 수십초 정도가 적당하다.

이어, 도 2e에서와 같이 티타늄막(51) 및 질화 티타늄막(52)을 차례로 적층하여 배리어막(50)을 형성하고, 그 상부에 텅스텐을 포함하는 기체를 이용한 CVD 방법으로 매입용 금속막(60)을 증착하여 접촉 구멍(41)을 채운다.

이어, 도 2f에서와 같이 층간 절연막(40)이 드러날 때까지 매입용 금속막(60)과 배리어막(50)을 평탄화한다.

본 발명의 실시예에서는 열처리 공정을 접촉 구멍(41)을 형성하고, 세정한 다음 실시하였지만, 배리어막(50)을 형성하고 매립용 금속막(60)을 형성하기 전에 열처리 공정을 실시할 수도 있다.

이와 같이 본 발명에서는 접촉 구멍을 형성한 다음, 열처리 공정을 실시하여 SOG막에 유입되어 있는 수분을 제거함으로써, 접촉 구멍에 매립용 금속을 충분히 채울 수 있다.

따라서, 본 발명에서는 접촉 구멍에서의 접촉 저항을 최소화할 수 있어 소자의 특성을 향상시킬 수 있다.

Claims (6)

1. 제1 절연막 위에 금속 배선을 형성하는 단계,

   상기 금속 배선을 덮는 위에 SOG막을 형성하는 단계,

   상기 SOG막 위에 제2 절연막을 형성하는 단계,

   상기 제2 절연막 및 상기 SOG막을 식각하여 상기 금속 배선을 드러내는 접촉 구멍을 형성하는 단계,

   250~300℃ 범위에서 열처리 공정을 실시하여 상기 SOG막의 내부에 유입되어 있는 수분을 제거하는 단계,

   상기 접촉 구멍에 배리어막을 형성하는 단계,

   상기 접촉 구멍을 매립용 금속막으로 채우는 단계

   를 포함하는 반도체 소자의 제조 방법.
2. 제1항에서,

   상기 금속 배선은 티타늄, 질화 티타늄 및 알루미늄을 포함하는 도전막으로 형성하는 반도체 소자의 제조 방법.
3. 제1항에서,

   상기 배리어막은 티타늄 및 질화 티타늄을 포함하는 반도체 소자의 제조 방법.
4. 삭제
5. 제1항에서,

   상기 열처리 공정은 퍼니스, 방열판 또는 RTP를 이용하는 반도체 소자의 제조 방법.
6. 제1 절연막 위에 금속 배선을 형성하는 단계,

   상기 금속 배선을 덮는 위에 SOG막을 형성하는 단계,

   상기 SOG막 위에 제2 절연막을 형성하는 단계,

   상기 제2 절연막 및 상기 SOG막을 식각하여 상기 금속 배선을 드러내는 접촉 구멍을 형성하는 단계,

   상기 접촉 구멍에 배리어막을 형성하는 단계,

   열처리 공정을 실시하여 상기 SOG막의 내부에 유입되어 있는 수분을 제거하는 단계,

   상기 접촉 구멍을 매립용 금속막으로 채우는 단계

   를 포함하는 반도체 소자의 제조 방법.

Images