KR20050065744A - 반도체 소자의 금속 배선 구조 및 그 제조 방법 - Google Patents
반도체 소자의 금속 배선 구조 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20050065744A KR20050065744A KR1020030095854A KR20030095854A KR20050065744A KR 20050065744 A KR20050065744 A KR 20050065744A KR 1020030095854 A KR1020030095854 A KR 1020030095854A KR 20030095854 A KR20030095854 A KR 20030095854A KR 20050065744 A KR20050065744 A KR 20050065744A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- layer
- organic material
- etch stop
- lower metal
- Prior art date
Links
- 239000002184 metal Substances 0.000 title claims abstract description 99
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 99
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 238000000034 method Methods 0.000 title claims description 34
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000010410 layer Substances 0.000 claims description 107
- 239000011368 organic material Substances 0.000 claims description 51
- 239000011229 interlayer Substances 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 10
- 150000004767 nitrides Chemical class 0.000 claims description 9
- 229920002120 photoresistant polymer Polymers 0.000 claims description 5
- 239000012528 membrane Substances 0.000 claims description 3
- 238000000206 photolithography Methods 0.000 claims description 3
- 239000000758 substrate Substances 0.000 description 6
- 239000010949 copper Substances 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/7681—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving one or more buried masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
- H01L23/53295—Stacked insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명의 반도체 소자의 금속 배선 구조는, 절연막 위에 배치된 하부 금속막과, 하부 금속막 위에 배치된 컨택 플러그와, 컨택 플러그의 상부면을 둘러싸도록 배치되며 홀을 갖는 지지막과, 컨택 플러그 및 지지막 위에 형성된 상부 금속막과, 그리고 하부 금속막 위와 지지막 하부에 배치되어 하부 금속막 및 상부 금속막을 절연시키는 공기층을 구비한다.
Description
본 발명은 반도체 소자의 금속 배선 구조 및 그 제조 방법에 관한 것이다.
최근 반도체 소자의 집적도가 증가함에 따라 금속 배선도 점점 다층화되어 가고 있는 추세이며, 이와 같은 추세에 따라 소자의 성능을 향상시키기 위한 금속 배선 구조와 이를 제조하는 방법에 관한 연구도 활발하게 이루어지고 있다.
도 1은 종래의 금속 배선 구조를 제조하는 방법의 일 예를 설명하기 위하여 나타내 보인 단면도이다.
도 1을 참조하면, 먼저 반도체 기판(101) 위에 층간 절연막(102)을 형성하고, 이 층간 절연막을 관통하여 반도체 기판(101)의 액티브 영역을 노출시키는 컨택 홀(103)을 형성시키고, 이 컨택 홀(103)을 금속막으로 채워서 금속 컨택(104)을 형성한다. 다음에 금속 컨택(104) 및 층간 절연막(102) 위에 절연막(105)을 형성하고, 이어서 이 절연막(105)을 관통하여 금속 컨택(104)의 상부면을 노출시키는 트랜치를 형성한다. 그리고 이 트랜치 내부를 금속막으로 채워서 하부 금속막(106)을 형성한다. 다음에 금속간 절연막(107), 비아 홀(108), 비아 컨택(109) 및 상부 금속막(110)을 동일한 방법으로 형성한다.
그런데 최근에는 전기적인 특성이 뛰어난 구리(Cu) 배선이 각광받으면서 다마신 공정을 사용하여 금속 배선 구조를 형성하는 기술이 널리 이용되고 있다.
도 2는 이와 같은 다마신 공정을 이용하여 만들어진 금속 배선 구조를 나타내 보인 단면도이다.
도 2를 참조하면, 먼저 하부막(201) 위에 절연막(202)을 형성한다. 다음에 이 절연막(202)의 상부 일부를 제거하여 트랜치(203)를 형성하고, 이어서 이 트랜치(203)보다 좁은 폭의 컨택 홀(204)을 형성한다. 다음에 이 트랜치(203)와 컨택 홀(204)을 하부 금속막(205)으로 채운 후에 평탄화 공정을 수행한다. 다음에 절연막(202) 및 하부 금속막(205) 위에 절연막(206)을 형성한다. 이어서 절연막(206)의 상부 일부를 제거하여 트랜치(207)를 형성하고, 이어서 이 트랜치(207)보다 좁은 폭의 컨택 홀(208)을 형성한다. 다음에 이 트랜치(207)와 컨택 홀(208)을 상부 금속막(209)으로 채운 후에 평탄화 공정을 수행한다.
이와 같이 다마신 공정을 이용한 금속 배선 공정에 의해 전기적 성질이 좋은 구리 배선을 용이하게 형성하게 되었으며, 하부 금속막(205)과 상부 금속막(209)을 절연하는 절연막으로서 저유전율을 갖는 절연막을 사용하여 소자의 특성을 향상시키는 노력도 계속 진행되고 있다.
그러나 현재로서는 대략 2.0-3.0의 유전율을 갖는 절연막에 대한 연구가 이루어지고 있으며, 더욱이 저유전율을 갖는 절연막을 사용하여 금속 배선 구조를 제조하는 과정에서 여러 가지 문제점들이 나타나는 등 그 실용 단계까지는 상당한 시간이 소요할 것으로 예상된다.
본 발명이 이루고자 하는 기술적 과제는, 이상적으로 낮은 유전율을 갖는 절연층에 의해 하부 금속막과 상부 금속막이 절연되는 반도체 소자의 금속 배선 구조를 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는, 상기와 같은 반도체 소자의 금속 배선 구조를 용이하게 제조하는 방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 반도체 소자의 금속 배선 구조는, 절연막 위에 배치된 하부 금속막; 상기 하부 금속막 위에 배치된 컨택 플러그; 상기 컨택 플러그의 상부면을 둘러싸도록 배치되며 홀을 갖는 지지막; 상기 컨택 플러그 및 상기 지지막 위에 형성된 상부 금속막; 및 상기 하부 금속막 위와 상기 지지막 하부에 배치되어 상기 하부 금속막 및 상부 금속막을 절연시키는 공기층을 구비하는 것을 특징으로 한다.
상기 지지막은 질화막인 것이 바람직하다.
상기 다른 기술적 과제를 달성하기 위하여, 본 발명에 따른 반도체 소자의 금속 배선 구조의 제조 방법은, 층간 절연막 위에 하부 금속막을 형성하는 단계; 상기 층간 절연막 및 하부 금속막을 덮는 제1 유기 물질막을 형성하는 단계; 상기 제1 유기 물질막 위에 제1 유기 물질막의 일부 표면을 노출시키는 홀을 갖는 지지막을 형성하는 단계; 상기 지지막 및 제1 유기 물질막의 노출 표면 위에 제2 유기 물질막을 형성하는 단계; 상기 제2 유기 물질막 위에 식각 저지막을 형성하는 단계; 상기 식각 저지막의 일부 표면을 노출시키는 개구부를 갖는 마스크막 패턴을 상기 식각 저지막 위에 형성하는 단계; 상기 마스크막 패턴을 식각 마스크로 식각 저지막의 노출 부분을 제거하는 식각 공정을 수행하는 단계; 상기 제1 식각 공정에 의해 노출되는 제2 유기 물질막 및 제1 유기 물질막을 순차적으로 제거하여 상부 금속막이 배치될 트랜치 및 컨택 플러그가 배치될 비아 홀을 형성하는 단계; 상기 비아 홀 및 트랜치가 채워지도록 금속막을 형성하는 단계; 상기 식각 저지막의 표면이 노출될 때까지 평탄화 공정을 수행하여 상기 비아 홀을 채우는 컨택 플러그 및 상기 트랜치를 채우는 상부 금속막을 형성하는 단계; 상기 식각 저지막을 제거하여 상기 제2 유기 물질막을 노출시키는 단계; 및 상기 제2 유기 물질막 및 제1 유기 물질막을 순차적으로 제거하는 단계를 포함하는 것을 특징으로 한다.
상기 제1 유기 물질막 및 제2 유기 물질막은 포토레지스트막으로 형성하는 것이 바람직하다.
이 경우 상기 제2 유기 물질막 및 제1 유기 물질막을 순차적으로 제거하는 단계는 포토리소그리피에 의한 노광 및 현상 공정을 사용하여 수행하는 것이 바람직하다.
상기 지지막은 질화막으로 형성하는 것이 바람직하다.
상기 식각 저지막은 질화막으로 형성하는 것이 바람직하다.
이하 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다.
도 3은 본 발명에 따른 금속 배선 구조를 나타내 보인 단면도이다.
도 3을 참조하면, 본 발명에 따른 금속 배선 구조는, 하부 금속막(303)과 상부 금속막(315)이 컨택 플러그(314)에 의해 연결된다. 하부 금속막(303)은 층간 절연막(302)에 의해 반도체 기판(302)과 분리된다. 그러나 도면에 나타나지는 않지만, 반도체 기판(301)의 액티브 영역과 하부 금속막(303)은 층간 절연막(302)을 관통하는 금속 컨택(미도시)에 의해 상호 전기적으로 연결된다. 경우에 따라서는 복수개의 금속 배선이 개재될 수도 있다. 컨택 플러그(314)와 상부 금속막(315)은 동일한 금속막으로 형성되며, 상부 금속막(315)은 지지막(305)에 의해 지지된다. 이 지지막(305)은 질화막으로 이루어지며, 지지막(305)의 상부와 하부가 관통되는 홀(306)을 갖는다. 하부 금속막(303)과 상부 금속막(315) 사이에는 공기층(316)이 배치되어 하부 금속막(303)과 상부 금속막(315)을 절연시킨다. 또한 지지막(305) 위의 상부 금속막(315) 또한 공기층(316)에 의해 둘러싸인다. 이 공기층들(316)은 지지막(305)을 관통하는 홀306()에 의해 연결된다.
이와 같이 하부 금속막(303)과 상부 금속막(315)이 공기층(316)에 의해 절연되는 금속 배선 구조에 있어서, 상기 공기층(316)을 구성하는 공기(air)는 가장 낮은 유전율("1")을 가지므로 여러 가지 향상된 특성을 나타낸다. 예컨대 금속 배선 구조에서의 RC 지연값이 낮아지고, 크로스토크(cross-talk)가 억제되며, 그리고 전력 소모가 낮아진다. 현재 적용되고 있는 저유전율(low-k)의 절연막들이 대략 2.0-3.0의 유전율을 갖는 물질들이라는 것을 고려하면, 본 발명에 따른 금속 배선 구조에서와 같이 공기층(316)을 절연막으로서 이용하는 경우 많은 특성 향상을 나타낸다.
도 4 내지 도 8은 발명에 따른 금속 배선 구조의 제조 방법을 설명하기 위하여 나타내 보인 단면도들이다.
먼저 도 4를 참조하면, 반도체 기판(301) 위의 층간 절연막(302) 위에 하부 금속막(303)을 형성한다. 일반적으로 이 하부 금속막(303)은 반도체 기판(301)의 액티브 영역과 전기적으로 연결된다. 다음에 층간 절연막(302) 및 하부 금속막(303) 위에 제1 유기 물질막(304)을 형성한다. 제1 유기 물질막(304)은 포토레지스트막을 사용하여 형성할 수 있다. 다음에 제1 유기 물질막(304) 위에 지지막(305)을 형성한다. 이 지지막(305)은 질화막을 사용하여 형성할 수 있다.
다음에 도 5를 참조하면, 소정의 마스크막 패턴(미도시)을 식각 마스크로 한 식각 공정을 수행하여 지지막(305)의 일부를 제거한다. 그러면 지지막(305)을 관통하여 제1 유기 물질막(304)의 일부 표면을 노출시키는 홀(hole)(306)이 형성된다. 홀(306)을 형성한 후에는 상기 마스크막 패턴을 제거한다. 다음에 지지막(305)과 제1 유기 물질막(304)의 노출 표면 위에 제2 유기 물질막(307)을 형성한다. 제2 유기 물질막(307) 또한 포토레지스트막을 사용하여 형성할 수 있다. 다음에 제2 유기 물질막(307) 위에 식각 저지막(308)을 형성한다. 이 식각 저지막(308)은 후속의 평탄화 공정시 식각 정지점을 검출하기 위하여 사용되는 막으로서, 질화막을 사용하여 형성할 수 있다.
다음에 도 6을 참조하면, 식각 저지막(308) 위에 마스크막 패턴(309)을 형성한다. 이 마스크막 패턴(309)은 상부 금속막이 만들어질 부분에 위치한 제2 유기 물질막(307) 상부의 식각 저지막(308) 표면을 노출시키는 개구부(310)를 갖는다. 다음에 이 마스크막 패턴(309)을 식각 마스크로 한 식각 공정을 수행하여 상부 금속막이 만들어질 부분에 위치한 제2 유기 물질막(307)의 표면이 노출되도록 한다.
다음에 도 7을 참조하면, 유기물 제거 공정을 수행하여 상기 마스크막 패턴(309)에 의해 노출되는 제2 유기 물질막(307)을 제거하고, 이어서 지지막(305)을 관통하는 홀(306)에 의해 노출되는 제1 유기 물질막(304)도 제거한다. 그러면 하부에는 하부 금속막(303)의 일부 표면을 노출시키는 비아 홀(via hole)(311)과 상부에는 상부 금속막이 배치될 트랜치(312)가 각각 만들어진다. 상기 제1 유기 물질막(304) 및 제2 유기 물질막(307)을 모두 포토레지스트막으로 형성한 경우에는, 상기 유기물 제거 공정은 별도의 마스크막 없이 포토리소그라피 공정에 의한 노광 및 현상을 수행함으로써 이루어질 수 있다. 다음에 전면에 금속막(313)을 형성하여 비아 홀(311)을 채우는 컨택 플러그(314)를 형성한다.
다음에 도 8을 참조하면, 도 7의 결과물을 대상으로 평탄화 공정을 수행하여 컨택 플러그(314) 위에 배치되는 상부 금속막(315)을 완성한다. 상기 평탄화 공정으로는 화학적 기계적 평탄화(CMP) 방법을 사용하여 수행하며, 식각 저지막(308)의 상부면이 노출될 때까지 평탄화를 수행한다.
다음에 노출된 식각 저지막(308)을 제거하고, 이어서 제2 유기 물질막(307) 및 제1 유기 물질막(304)을 순차적으로 제거하면, 도 2에 도시된 바와 같이, 하부 금속막(303) 및 상부 금속막(315)이 공기층()에 의해 절연되는 금속 배선 구조가 만들어진다. 상기 제2 유기 물질막(307)과 제1 유기 물질막(304)의 제거는 플라즈마 공정을 이용하여 수행할 수 있다.
이상의 설명에서와 같이, 본 발명에 따른 반도체 소자의 금속 배선 구조에 따르면, 공기층을 하부 금속층과 상부 금속층의 절연막으로서 사용하므로 가장 이상적으로 작은 유전율의 절연막을 사용하는 것과 동일하며, 그 결과 RC 지연 감소, 크로스토크 감소 및 소비 전력 감소와 같이 소자의 성능을 향상시킬 수 있다는 이점이 제공된다. 또한 본 발명에 따른 반도체 소자의 금속 배선 구조의 제조 방법에 따르면, 유기 물질막을 이용함으로써 상기 구조와 같은 금속 배선 구조를 용이하게 제조할 수 있다는 이점이 제공된다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능함은 당연하다.
도 1은 종래의 금속 배선 구조의 일 예를 나타내 보인 단면도이다.
도 2는 종래의 금속 배선 구조의 다른 예를 나타내 보인 단면도이다.
도 3은 본 발명에 따른 금속 배선 구조를 나타내 보인 단면도이다.
도 4 내지 도 8은 발명에 따른 금속 배선 구조의 제조 방법을 설명하기 위하여 나타내 보인 단면도들이다.
Claims (7)
- 절연막 위에 배치된 하부 금속막;상기 하부 금속막 위에 배치된 컨택 플러그;상기 컨택 플러그의 상부면을 둘러싸도록 배치되며 홀을 갖는 지지막;상기 컨택 플러그 및 상기 지지막 위에 형성된 상부 금속막; 및상기 하부 금속막 위와 상기 지지막 하부에 배치되어 상기 하부 금속막 및 상부 금속막을 절연시키는 공기층을 구비하는 것을 특징으로 하는 반도체 소자의 금속 배선 구조.
- 제 1항에 있어서,상기 지지막은 질화막인 것을 특징으로 하는 반도체 소자의 금속 배선 구조.
- 층간 절연막 위에 하부 금속막을 형성하는 단계;상기 층간 절연막 및 하부 금속막을 덮는 제1 유기 물질막을 형성하는 단계;상기 제1 유기 물질막 위에 제1 유기 물질막의 일부 표면을 노출시키는 홀을 갖는 지지막을 형성하는 단계;상기 지지막 및 제1 유기 물질막의 노출 표면 위에 제2 유기 물질막을 형성하는 단계;상기 제2 유기 물질막 위에 식각 저지막을 형성하는 단계;상기 식각 저지막의 일부 표면을 노출시키는 개구부를 갖는 마스크막 패턴을 상기 식각 저지막 위에 형성하는 단계;상기 마스크막 패턴을 식각 마스크로 식각 저지막의 노출 부분을 제거하는 식각 공정을 수행하는 단계;상기 제1 식각 공정에 의해 노출되는 제2 유기 물질막 및 제1 유기 물질막을 순차적으로 제거하여 상부 금속막이 배치될 트랜치 및 컨택 플러그가 배치될 비아 홀을 형성하는 단계;상기 비아 홀 및 트랜치가 채워지도록 금속막을 형성하는 단계;상기 식각 저지막의 표면이 노출될 때까지 평탄화 공정을 수행하여 상기 비아 홀을 채우는 컨택 플러그 및 상기 트랜치를 채우는 상부 금속막을 형성하는 단계;상기 식각 저지막을 제거하여 상기 제2 유기 물질막을 노출시키는 단계; 및상기 제2 유기 물질막 및 제1 유기 물질막을 순차적으로 제거하는 단계를 포함하는 반도체 소자의 금속 배선 구조의 제조 방법.
- 제 3항에 있어서,상기 제1 유기 물질막 및 제2 유기 물질막은 포토레지스트막으로 형성하는 것을 특징으로 하는 반도체 소자의 금속 배선 구조의 제조 방법.
- 제 4항에 있어서,상기 제2 유기 물질막 및 제1 유기 물질막을 순차적으로 제거하는 단계는 포토리소그리피에 의한 노광 및 현상 공정을 사용하여 수행하는 것을 특징으로 하는 반도체 소자의 금속 배선 구조의 제조 방법.
- 제 3항에 있어서,상기 지지막은 질화막으로 형성하는 것을 특징으로 하는 반도체 소자의 금속 배선 구조의 제조 방법.
- 제 3항에 있어서,상기 식각 저지막은 질화막으로 형성하는 것을 특징으로 하는 반도체소자의 금속 배선 구조의 제조 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030095854A KR100571391B1 (ko) | 2003-12-23 | 2003-12-23 | 반도체 소자의 금속 배선 구조의 제조 방법 |
| US11/019,267 US7371653B2 (en) | 2003-12-23 | 2004-12-23 | Metal interconnection structure of semiconductor device and method of forming the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030095854A KR100571391B1 (ko) | 2003-12-23 | 2003-12-23 | 반도체 소자의 금속 배선 구조의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050065744A true KR20050065744A (ko) | 2005-06-30 |
| KR100571391B1 KR100571391B1 (ko) | 2006-04-14 |
Family
ID=34675991
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030095854A KR100571391B1 (ko) | 2003-12-23 | 2003-12-23 | 반도체 소자의 금속 배선 구조의 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7371653B2 (ko) |
| KR (1) | KR100571391B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100973280B1 (ko) * | 2010-05-26 | 2010-08-02 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| CN117410269A (zh) * | 2023-12-15 | 2024-01-16 | 合肥晶合集成电路股份有限公司 | 一种半导体结构及其制造方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100712817B1 (ko) * | 2005-12-29 | 2007-04-30 | 동부일렉트로닉스 주식회사 | 반도체 장치 및 그 형성 방법 |
| KR100853789B1 (ko) * | 2006-11-27 | 2008-08-25 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그 제조 방법 |
| CN103295955B (zh) * | 2012-03-02 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的制造方法 |
| US9991249B2 (en) | 2016-02-11 | 2018-06-05 | Samsung Electronics Co., Ltd. | Integrated circuit and computer-implemented method of manufacturing the same |
| CN110970352A (zh) * | 2018-09-28 | 2020-04-07 | 长鑫存储技术有限公司 | 金属互连结构及其形成方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6984892B2 (en) * | 2001-03-28 | 2006-01-10 | Lam Research Corporation | Semiconductor structure implementing low-K dielectric materials and supporting stubs |
| JP2002353304A (ja) * | 2001-05-24 | 2002-12-06 | Matsushita Electric Ind Co Ltd | 半導体装置、及びその製造方法 |
| US6555467B2 (en) * | 2001-09-28 | 2003-04-29 | Sharp Laboratories Of America, Inc. | Method of making air gaps copper interconnect |
| US6861332B2 (en) * | 2002-11-21 | 2005-03-01 | Intel Corporation | Air gap interconnect method |
| US6930034B2 (en) * | 2002-12-27 | 2005-08-16 | International Business Machines Corporation | Robust ultra-low k interconnect structures using bridge-then-metallization fabrication sequence |
-
2003
- 2003-12-23 KR KR1020030095854A patent/KR100571391B1/ko not_active IP Right Cessation
-
2004
- 2004-12-23 US US11/019,267 patent/US7371653B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100973280B1 (ko) * | 2010-05-26 | 2010-08-02 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| CN117410269A (zh) * | 2023-12-15 | 2024-01-16 | 合肥晶合集成电路股份有限公司 | 一种半导体结构及其制造方法 |
| CN117410269B (zh) * | 2023-12-15 | 2024-03-12 | 合肥晶合集成电路股份有限公司 | 一种半导体结构及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100571391B1 (ko) | 2006-04-14 |
| US20050136651A1 (en) | 2005-06-23 |
| US7371653B2 (en) | 2008-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6509623B2 (en) | Microelectronic air-gap structures and methods of forming the same | |
| US5960316A (en) | Method to fabricate unlanded vias with a low dielectric constant material as an intraline dielectric | |
| US20070145596A1 (en) | Interconnect structure and method of fabricating same | |
| KR100571417B1 (ko) | 반도체 소자의 듀얼 다마신 배선 및 그 제조 방법 | |
| KR100679822B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100571391B1 (ko) | 반도체 소자의 금속 배선 구조의 제조 방법 | |
| US20080157371A1 (en) | Metal Line of Semiconductor Device and Method of Manufacturing the Same | |
| JP3526289B2 (ja) | 半導体装置の製造方法 | |
| KR100459723B1 (ko) | 서로 다른 두께의 금속 배선막을 갖는 반도체 소자의 제조방법 | |
| US20040192008A1 (en) | Semiconductor device including interconnection and capacitor, and method of manufacturing the same | |
| KR100591175B1 (ko) | 반도체 소자의 금속 배선의 층간 연결 구조의 제조 방법 | |
| KR100714623B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| US7112537B2 (en) | Method of fabricating interconnection structure of semiconductor device | |
| US6563221B1 (en) | Connection structures for integrated circuits and processes for their formation | |
| KR100720518B1 (ko) | 반도체 소자 및 그 제조방법 | |
| US20020048932A1 (en) | Semiconductor Processing Methods of Forming Integrated Circuity | |
| US20040018754A1 (en) | Conductive contact structure and process | |
| KR100591155B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| US6271116B1 (en) | Method of fabricating interconnects | |
| KR100422912B1 (ko) | 반도체 소자의 접촉부 및 그 형성 방법 | |
| KR100199367B1 (ko) | 반도체 소자의 비아 콘택홀 형성방법 | |
| KR100678008B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100427539B1 (ko) | 반도체소자의다중금속층형성방법 | |
| KR20040009746A (ko) | 반도체 소자의 듀얼 다마신 패턴 형성방법 | |
| US20070032060A1 (en) | Method for forming conductive wiring and interconnects |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120319 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |