KR100714623B1 - 반도체 소자의 금속 배선 형성 방법 - Google Patents

반도체 소자의 금속 배선 형성 방법 Download PDF

Info

Publication number
KR100714623B1
KR100714623B1 KR1020050115444A KR20050115444A KR100714623B1 KR 100714623 B1 KR100714623 B1 KR 100714623B1 KR 1020050115444 A KR1020050115444 A KR 1020050115444A KR 20050115444 A KR20050115444 A KR 20050115444A KR 100714623 B1 KR100714623 B1 KR 100714623B1
Authority
KR
South Korea
Prior art keywords
porous oxide
forming
thermally decomposable
oxide layer
polymer
Prior art date
Application number
KR1020050115444A
Other languages
English (en)
Inventor
이기민
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050115444A priority Critical patent/KR100714623B1/ko
Priority to US11/564,175 priority patent/US7575996B2/en
Application granted granted Critical
Publication of KR100714623B1 publication Critical patent/KR100714623B1/ko
Priority to US12/500,426 priority patent/US7777342B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 동작 속도를 향상시키기 위한 것으로서, 전도층을 갖는 반도체 기판 위에 하부 다공성 산화막을 형성하는 단계, 하부 다공성 산화막 위에 열분해성 폴리머(polymer)를 형성하는 단계, 열분해성 폴리머 위에 상부 다공성 산화막을 형성하는 단계, 상부 다공성 산화막, 열분해성 폴리머 및 하부 다공성 산화막을 식각하여 비아홀을 형성하는 단계, 상부 다공성 산화막 및 열분해성 폴리머를 식각하여 비아홀보다 폭이 큰 트렌치를 형성하는 단계, 비아홀 및 트렌치 내부에 금속 박막을 채워 금속 배선을 형성하는 단계, 열분해성 폴리머를 제거하는 단계, 그리고 금속 배선 및 상부 다공성 산화막 위에 확산 방지층을 형성하는 단계를 포함한다. 이와 같이 상하부 다공성 산화막 사이에 존재하는 열분해성 폴리머를 제거함에 따라 금속간 절연막의 유전율(k)이 1에 가까워지므로 이웃하는 금속 배선 사이 및 상하부 금속 배선 사이에 존재하는 기생 커패시턴스를 최소화하여 반도체 소자의 동작 속도를 향상시킬 수 있다.
트렌치, 금속 배선, 기생 커패시턴스

Description

반도체 소자의 금속 배선 형성 방법{METAL LINE FORMATION METHOD OF SEMICONDUCTOR DEVICE}
도 1 내지 도 8은 본 발명의 한 실시예에 따른 반도체 소자의 형성 방법을 제조 공정 별로 도시한 도면이다.
본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것이다.
일반적으로 반도체 소자의 금속 배선은 알루미늄(Al) 또는 구리(Cu) 등의 금속 박막을 이용하여 형성하며 반도체 소자 사이의 전기적 접속 및 패드 접속을 통해 반도체 기판 내에 형성되어 있는 회로를 연결한다.
이러한 금속 배선의 형성은 산화막 등의 절연막에 의해 격리된 소자 전극 및 패드를 연결하기 위하여, 먼저 절연막을 선택적으로 식각하여 접촉구를 형성하고, 베리어 메탈과 텅스텐 등을 이용하여 접촉구를 채우는 금속 플러그를 형성한다. 그리고, 상부에 금속 박막을 형성하고, 패터닝(patterning)하여 소자 전극 및 패드를 접속하기 위한 금속 배선을 형성한다.
이와 같은 금속 배선을 패터닝하기 위하여 주로 포토리소그래피 (photolithography) 공정을 이용하는 데, 반도체 소자의 미세화에 따라 금속 배선의 CD(critical dimension)가 점차적으로 작아져 금속 배선의 미세 패턴을 형성하는 데 어려움이 있다. 따라서, 이러한 미세 패턴의 금속 배선을 용이하게 형성하기 위하여 도입된 것이 다마신(damascene) 공정이다.
이러한 다마신 공정을 통해 만들어지는 복수개의 금속 배선은 다층 구조로 만들어질 수 있다.
여기서, 다층 구조의 금속 배선은 하부에 존재하는 금속 배선과 상부에 존재하는 금속 배선 사이, 그리고 서로 이웃하는 금속 배선 사이에 기생 커패시터가 생겨 반도체 소자의 동작 속도를 저하할 수 있다.
따라서, 기생 커패시턴스를 줄이기 위해 금속 배선을 둘러싸 지지하는 절연막을 저유전율 물질(low-k)로 만든다.
그러나 기생 커패시턴스는 유전율(k)이 진공 유전율에 가까운 절연막을 유전체로 사용해야 효과적으로 줄일 수 있다.
따라서, 본 발명은 금속간 절연막의 유전율이 진공 유전율에 가까운 절연막을 사용하여 반도체 소자의 동작 속도를 향상하는 것을 목적으로 한다.
본 발명은 반도체 소자의 금속 배선의 형성 방법에 관한 것으로서, 전도층을 갖는 반도체 기판 위에 하부 다공성 산화막을 형성하는 단계, 상기 하부 다공성 산화막 위에 열분해성 폴리머(polymer)를 형성하는 단계, 상기 열분해성 폴리머 위에 상부 다공성 산화막을 형성하는 단계, 상기 상부 다공성 산화막, 상기 열분해성 폴리머 및 하부 다공성 산화막을 식각하여 비아홀을 형성하는 단계, 상기 상부 다공성 산화막 및 상기 열분해성 폴리머를 식각하여 상기 비아홀보다 폭이 큰 트렌치를 형성하는 단계, 상기 비아홀 및 트렌치 내부에 금속 박막을 채워 금속 배선을 형성하는 단계, 상기 열분해성 폴리머를 제거하여 상기 상부 및 하부 다공성 산화막 사이를 진공으로 만드는 단계, 그리고 상기 금속 배선 및 상기 상부 다공성 산화막 위에 확산 방지층을 형성하는 단계를 포함한다.
상기 열분해성 폴리머 제거는 상기 반도체 기판의 전면에 열공정을 진행하여 이루어질 수 있다.
상기 열공정은 1시간 내지 2시간 동안 400℃ 내지 500℃로 진행할 수 있다.
상기 열분해성 폴리머 제거는 질소 가스(N2)를 이용하여 진행할 수 있다.
상기 트렌치 형성시 상기 하부 다공성 산화막은 식각 정지점 일 수 있다.
상기 확산 방지층은 표면이 평탄할 수 있다.
전도층을 갖는 반도체 기판 위에 하부 다공성 산화막을 형성하는 단계, 상기 하부 다공성 산화막 위에 열분해성 폴리머(polymer)를 형성하는 단계, 상기 열분해성 폴리머 위에 상부 다공성 산화막을 형성하는 단계, 상기 상부 다공성 산화막, 상기 열분해성 폴리머 및 하부 다공성 산화막을 식각하여 비아홀을 형성하는 단계, 상기 상부 다공성 산화막 및 상기 열분해성 폴리머를 식각하여 상기 비아홀보다 폭이 큰 트렌치 및 더미 접촉구를 형성하는 단계, 상기 비아홀, 상기 트렌치 및 상기 더미 접촉구 내부에 금속 박막을 채워 금속 배선 및 더미 배선을 형성하는 단계, 그리고 상기 열분해성 폴리머를 제거하여 상기 상부 및 하부 다공성 산화막 사이를 진공으로 만드는 단계를 포함한다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 위에 있다고 할 때, 이는 다른 부분 바로 위에 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 바로 위에 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
그러면 첨부된 도면을 참조하여 본 발명에 따른 반도체 소자의 금속 배선의 형성 방법에 대해서 설명한다.
도 1 내지 도 8은 본 발명의 한 실시예에 따른 반도체 소자의 형성 방법을 제조 공정 별로 도시한 도면이다.
우선, 도 1에 도시한 바와 같이, 소자 분리막(shallow trench isolation, STI)(70) 및 고농도 접합 영역(90)이 형성된 반도체 기판(110) 위에 게이트 절연막(75)과 게이트 전극(80)을 차례로 형성하고, 게이트 절연막(75) 및 게이트 전극(80) 측벽에 스페이서(85)를 형성하고 반도체 기판(110), 게이트 전극(80) 및 스페 이서(85) 위에 하부 금속간 절연막(140)을 형성한다.
하부 금속간 절연막(140)은 반도체 기판(110) 전면에 차례로 형성되어 있는 제1 다공성 산화막(porous oxidation)(120)과 제1 열분해성 폴리머(polymer)(130) 및 제2 다공성 산화막(132)으로 구성되어 있다. 여기서, 제1 및 제2 다공성 산화막(120, 132)은 탄소(C)를 포함하는 산화막에 열을 가하여 탄소를 공기중으로 방출함으로써 만들어지는 것으로서, 다수의 홀(hole)을 가진다. 그리고 제1 열분해성 폴리머(130)는 폴리에틸렌 글리콜(polyethylene glycol) 또는 폴리에테르에스테라마이드 코폴리머(polyetheresteramide copolymer)로 만들어질 수 있다.
그 다음, 도 2에 도시한 바와 같이, 제2 다공성 산화막(132) 위에 감광막을 사용하여 하부 비아홀 패턴(145)을 형성하고, 하부 비아홀 패턴(145)을 마스크로 삼아 제2 다공성 산화막(132), 제1 열분해성 폴리머(130) 및 제1 다공성 산화막(120)을 차례로 식각하여 하부 비아홀(155)를 형성한다.
이어, 도 3에 도시한 바와 같이, 하부 비아홀 패턴(145)을 제거하고 제2 다공성 산화막(132) 위에 하부 트렌치 패턴(150)을 형성하고 이를 마스크로 삼아 제2 다공성 산화막(132) 및 열분해성 폴리머(130)를 차례로 식각하여 하부 트렌치(157)를 형성한다. 이때, 제2 다공성 산화막(132)과 열분해성 폴리머(130)는 각각 다른 식각 물질로 제거하므로 제1 다공성 산화막(120)은 식각 정지점이 된다.
그런 다음, 도 4에 도시한 바와 같이, 하부 트렌치 패턴(150)을 제거하고 하부 비아홀(155) 및 하부 트렌치(157) 내부에 구리와 같은 금속을 채우고 화학 기계적 연마(chemical mechanism polishing, CMP) 공정을 진행하여 하부 금속 배선 (160)을 형성한다.
그 다음, 도 5에 도시한 바와 같이, 반도체 기판(110)에 열공정을 진행하여 제1 열분해성 폴리머(130)를 제거하면 유전율(k)이 1에 가까운 하부 진공 공간(135)이 된다. 이때, 열공정은 1시간 내지 2시간 동안 400℃ 내지 500℃로 진행한다.
제1 열분해성 폴리머(130)는 질소(N2)를 사용하여 제거될 수도 있다.
이와 같이 이웃하는 하부 금속 배선(160, 161) 사이에 하부 진공 공간(135)이 존재함으로 인해 기생 커패시턴스(Cmtm1)가 최소화되어 반도체 소자의 동작 속도가 향상될 수 있다.
그 다음, 제1 다공성 산화막(120)과 제2 다공성 산화막(132) 사이에 진공공간(135)이 배치됨에 따라 하부 금속 배선(160, 161)이 존재하지 않는 부분이 하중에 의해 쳐지는 것을 방지하고 하부 금속 배선(160, 161)의 확산을 방지하는 확산 방지막(170)을 평탄하게 형성한다. 이때, 확산 방지막(170)은 SiN, SiC, SiOC 또는 SiON 등으로 만들어질 수 있다.
다음, 도 6에 도시한 바와 같이, 확산 방지막(170) 위에 상부 금속간 절연막(210)을 형성한다.
상부 금속간 절연막(210)은 하부 확산 방지막(170) 위에 차례로 형성되어 있는 제3 다공성 산화막(180)과 제2 열분해성 폴리머(190) 및 제4 다공성 산화막(200)으로 구성되어 있다. 여기서, 제3 및 제4 다공성 산화막(180, 200)은 앞서 서술한 제1 및 제2 다공성 산화막(120, 132)과 동일한 방법으로 만들어진다.
제2 열분해성 폴리머(190)는 폴리에틸렌 글리콜(polyethylene glycol) 또는 폴리에테르에스테라마이드 코폴리머(polyetheresteramide copolymer)로 만들어질 수 있다.
그리고 제4 다공성 산화막(200) 위에 상부 비아홀 패턴(215)을 형성하고 이를 마스크로 삼아 제3 다공성 산화막(180), 제2 열분해성 폴리머(190) 및 제4 다공성 산화막(200)을 차례로 식각하여 상부 비아홀(230)을 형성한다.
그런 다음, 도 7에 도시한 바와 같이, 상부 비아홀 패턴(215)을 제거하고 제4 다공성 산화막(200) 위에 감광막을 이용한 상부 트렌치 패턴(220)을 형성한다. 이때, 상부 트렌치 패턴(220)은 하부 전도층과 전기적인 연결을 이루지 않는 영역, 즉, 금속 배선이 만들어지지 않는 더미 영역(D)에 대한 패턴 구조도 가진다.
이러한 상부 트렌치 패턴(220)을 마스크로 삼아 제4 다공성 산화막(200)과 제2 열분해성 폴리머(190)를 식각하여 상부 트렌치(240) 및 더미(dummy) 접촉구(270)를 형성한다.
그 다음, 도 8에 도시한 바와 같이, 상부 트렌치 패턴(220)을 제거하고 상부 비아홀(230), 상부 트렌치(240) 및 더미 접촉구(270) 내부를 금속으로 채우고 화학적 기계 연마 공정(CMP)를 진행하여 상부 금속 배선(250) 및 더미 배선(260)을 형성한다.
여기서, 더미 배선(260)은 앞서 서술한 확산 방지막(170)과 마찬가지로 하부 금속 배선(160) 사이의 간격이 큰 부분이 하중에 의해 쳐지는 것을 방지하기 위한 것이다.
이어, 반도체 기판(110) 전면에 열공정을 진행하여 제2 열분해성 폴리머(190)를 제거하면 유전율(k)이 1에 가까운 상부 진공 공간(195)이 된다. 이때, 열공정은 1시간 내지 2시간 동안 400℃ 내지 500℃로 진행한다.
제2 열분해성 폴리머(190)는 질소(N2)를 사용하여 제거할 수도 있다.
이와 같이 이웃하는 상부 금속 배선(250, 251) 사이에 존재하는 기생 커패시터의 유전체가 종래보다 유전율이 낮은 상부 진공 공간(195)과 제3 및 제4 다공성 산화막(180, 200)으로 이루어짐으로써 기생 커패시턴스(Cmtm2)가 최소화되어 반도체 소자의 동작 속도가 향상될 수 있다.
또한, 본 발명에서 하부 금속 배선(160, 161)과 상부 금속 배선(250, 251) 이 중첩하는 사이에 종래의 산화막보다 유전율(k)이 낮은 제1 및 제3 다공성 산화막(120, 180)을 배치함으로써 기생 커패시턴스를 줄일 수 있다.
본 발명에 따르면 상하부 다공성 산화막 사이에 존재하는 열분해성 폴리머를 제거하여 금속간 절연막의 유전율(k)이 1에 가까워지게 만듦으로써 이웃하는 금속 배선 사이 및 상하부 금속 배선 사이에 존재하는 기생 커패시턴스를 최소화하여 반도체 소자의 동작 속도를 향상시킬 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개 념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (10)

  1. 전도층을 갖는 반도체 기판 위에 하부 다공성 산화막을 형성하는 단계,
    상기 하부 다공성 산화막 위에 열분해성 폴리머(polymer)를 형성하는 단계,
    상기 열분해성 폴리머 위에 상부 다공성 산화막을 형성하는 단계,
    상기 상부 다공성 산화막, 상기 열분해성 폴리머 및 하부 다공성 산화막을 식각하여 비아홀을 형성하는 단계,
    상기 상부 다공성 산화막 및 상기 열분해성 폴리머를 식각하여 상기 비아홀보다 폭이 큰 트렌치를 형성하는 단계,
    상기 비아홀 및 트렌치 내부에 금속 박막을 채워 금속 배선을 형성하는 단계,
    상기 열분해성 폴리머를 제거하여 상기 상부 및 하부 다공성 산화막 사이에 공간을 형성하는 단계, 그리고
    상기 금속 배선 및 상기 상부 다공성 산화막 위에 확산 방지층을 형성하는 단계
    를 포함하는 반도체 소자의 금속 배선 형성 방법.
  2. 제1항에서,
    상기 열분해성 폴리머 제거는 상기 반도체 기판의 전면에 열공정을 진행하여 이루어지는 반도체 소자의 금속 배선 형성 방법.
  3. 제2항에서,
    상기 열공정은 1시간 내지 2시간 동안 400℃ 내지 500℃로 진행하는 반도체 소자의 금속 배선 형성 방법.
  4. 제1항에서,
    상기 열분해성 폴리머 제거는 질소 가스(N2)를 이용하여 진행하는 반도체 소자의 금속 배선 형성 방법.
  5. 제1항에서,
    상기 트렌치 형성시 상기 하부 다공성 산화막은 식각 정지점인 반도체 소자의 금속 배선 형성 방법.
  6. 제1항에서,
    상기 확산 방지층은 표면이 평탄한 반도체 소자의 금속 배선 형성 방법.
  7. 전도층을 갖는 반도체 기판 위에 하부 다공성 산화막을 형성하는 단계,
    상기 하부 다공성 산화막 위에 열분해성 폴리머(polymer)를 형성하는 단계,
    상기 열분해성 폴리머 위에 상부 다공성 산화막을 형성하는 단계,
    상기 상부 다공성 산화막, 상기 열분해성 폴리머 및 하부 다공성 산화막을 식각하여 비아홀을 형성하는 단계,
    상기 상부 다공성 산화막 및 상기 열분해성 폴리머를 식각하여 상기 비아홀보다 폭이 큰 트렌치 및 더미 접촉구를 형성하는 단계,
    상기 비아홀, 상기 트렌치 및 상기 더미 접촉구 내부에 금속 박막을 채워 금속 배선 및 더미 배선을 형성하는 단계, 그리고
    상기 열분해성 폴리머를 제거하여 상기 상부 및 하부 다공성 산화막 사이에 공간을 형성하는 단계
    를 포함하는 반도체 소자의 금속 배선 형성 방법.
  8. 제7항에서,
    상기 열분해성 폴리머 제거는 상기 반도체 기판의 전면에 열공정을 진행하여 이루어지는 반도체 소자의 금속 배선 형성 방법.
  9. 제8항에서,
    상기 열공정은 1시간 내지 2시간 동안 400℃ 내지 500℃로 진행하는 반도체 소자의 금속 배선 형성 방법.
  10. 제7항에서,
    상기 열분해성 폴리머 제거는 질소 가스(N2)를 이용하여 진행하는 반도체 소자의 금속 배선 형성 방법.
KR1020050115444A 2005-11-30 2005-11-30 반도체 소자의 금속 배선 형성 방법 KR100714623B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050115444A KR100714623B1 (ko) 2005-11-30 2005-11-30 반도체 소자의 금속 배선 형성 방법
US11/564,175 US7575996B2 (en) 2005-11-30 2006-11-28 Semiconductor device and method for manufacturing the same
US12/500,426 US7777342B2 (en) 2005-11-30 2009-07-09 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050115444A KR100714623B1 (ko) 2005-11-30 2005-11-30 반도체 소자의 금속 배선 형성 방법

Publications (1)

Publication Number Publication Date
KR100714623B1 true KR100714623B1 (ko) 2007-05-07

Family

ID=38086653

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050115444A KR100714623B1 (ko) 2005-11-30 2005-11-30 반도체 소자의 금속 배선 형성 방법

Country Status (2)

Country Link
US (2) US7575996B2 (ko)
KR (1) KR100714623B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007057682A1 (de) * 2007-11-30 2009-06-04 Advanced Micro Devices, Inc., Sunnyvale Hybridkontaktstruktur mit Kontakt mit kleinem Aspektverhältnis in einem Halbleiterbauelement
US10083904B2 (en) * 2016-01-12 2018-09-25 Globalfoundries Inc. Metholodogy for profile control and capacitance reduction

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020074094A (ko) * 2002-07-26 2002-09-28 에이엔 에스 주식회사 에어 갭을 갖는 금속 박막의 제조 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6265321B1 (en) * 2000-04-17 2001-07-24 Chartered Semiconductor Manufacturing Ltd. Air bridge process for forming air gaps
US7071091B2 (en) * 2004-04-20 2006-07-04 Intel Corporation Method of forming air gaps in a dielectric material using a sacrificial film
JP4222979B2 (ja) * 2004-07-28 2009-02-12 Ｎｅｃエレクトロニクス株式会社 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020074094A (ko) * 2002-07-26 2002-09-28 에이엔 에스 주식회사 에어 갭을 갖는 금속 박막의 제조 방법

Also Published As

Publication number Publication date
US7575996B2 (en) 2009-08-18
US7777342B2 (en) 2010-08-17
US20070120262A1 (en) 2007-05-31
US20090273090A1 (en) 2009-11-05

Similar Documents

Publication Publication Date Title
US10755969B2 (en) Multi-patterning techniques for fabricating an array of metal lines with different widths
US7094689B2 (en) Air gap interconnect structure and method thereof
KR100378771B1 (ko) 공기 유전체 형성용 반-희생 다이어몬드
JP2000091426A (ja) 半導体装置及びその製造方法
KR100679822B1 (ko) 반도체 소자 및 그 제조 방법
KR100714623B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR101742176B1 (ko) 반도체 소자 및 그 제조 방법
JP2006179515A (ja) 半導体素子の製造方法、及びエッチング方法
KR100571391B1 (ko) 반도체 소자의 금속 배선 구조의 제조 방법
US7371678B2 (en) Semiconductor device with a metal line and method of forming the same
US6465343B1 (en) Method for forming backend interconnect with copper etching and ultra low-k dielectric materials
KR20080076508A (ko) 본딩 패드 구조체를 갖는 전자 장치 및 그 제조방법
KR100871551B1 (ko) 반도체 소자 및 그 제조방법
KR20080088098A (ko) 반도체 소자의 제조방법
KR100909174B1 (ko) 듀얼 다마신 패턴 형성 방법
KR102516407B1 (ko) 3차원 적층 반도체 소자 및 그 제조 방법
JPH11111843A (ja) 半導体集積回路装置およびその製造方法
KR100853800B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성방법
KR100917099B1 (ko) 듀얼 다마신 패턴 형성 방법
KR100734144B1 (ko) Ｍｉｍ 커패시터 형성 방법
KR100628220B1 (ko) 반도체 소자의 콘택 제조방법
KR100199367B1 (ko) 반도체 소자의 비아 콘택홀 형성방법
KR100613334B1 (ko) 반도체 소자의 제조 방법
KR100682246B1 (ko) 반도체 소자 및 그 제조방법
KR100456421B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120319

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee