KR100355864B1

KR100355864B1 - 반도체 소자의 제조 방법

Info

Publication number: KR100355864B1
Application number: KR1019990067718A
Authority: KR
Inventors: 서영훈
Original assignee: 아남반도체 주식회사
Priority date: 1999-12-31
Filing date: 1999-12-31
Publication date: 2002-10-12
Also published as: KR20010066134A

Abstract

절연막 위에 티타늄막과 질화 티타늄막, 알루미늄막, 질화 티타늄막으로 이루어진 배선을 형성하고, 그 위에 TEOS 산화막으로 이루어진 제1 층간 절연막을 형성한다. 이어 제1 층간 절연막 위에 SOG막을 형성하고, SOG막 위에 TEOS 산화막으로 이루어진 제2 층간 절연막을 증착하고 평탄화한다. 이어, 제2 층간 절연막과 SOG막, 질화 티타늄막을 식각하여 알루미늄막을 드러내는 접촉 구멍을 형성한다. 이어, 접촉 구멍에 배리어막을 형성하고 접촉 구멍을 텅스텐막으로 채운다. 이때 접촉 구멍은 두 단계의 식각을 통해 형성하며, 제1 식각에 의한 접촉 구멍 상부보다 제2 식각에 의한 접촉 구멍 하부의 폭이 작다. 이는 접촉 구멍의 마진을 설계 상에서 두지 않고도 공정 상에서 확보할 수 있다.

Description

반도체 소자의 제조 방법{a manufacturing method of a semiconductor device}

본 발명은 반도체 소자의 제조 방법에 관한 것이다.

일반적으로 반도체 소자에는 n형 또는 p형의 기판 위에 채널, 소스, 드레인 영역 등의 불순물이 도핑되어 있는 활성(active) 영역이 형성되어 있으며, 그 위에는 각각의 영역 상부에 접촉 구멍(contact)을 가지는 절연막이 형성되어 있으며 절연막 위에는 접촉 구멍을 통하여 각각의 영역과 연결되는 배선이 형성되어 있다.

여기서, 반도체 소자가 점점 집적화될수록 반도체 소자의 면적이 줄어들기 때문에 배선을 무한정 길게 형성하는 데는 한계가 있다. 따라서, 이를 해결하기 위해서는 배선 층간에 절연막을 형성하고 절연막에 뚫린 접촉 구멍(via)을 통해 배선을 서로 연결하는 다층 배선을 형성하는 것이 효과적이다.

이러한 다층 배선의 구조에서는 절연막의 평탄도가 우수해야 한다. 이러한 절연막에는 TEOS(tetraethoxysilane)를 이용한 층간 절연막(intermetal dielectric)과 액체 상태의 SOG(spin-on-glass)를 경화시킨 산화막이 있으며, 이때 SOG막은 배선 간의 간극(gap)을 메꾸어 평탄화시키는 역할을 한다.

그러면, 종래의 다층 배선을 갖는 반도체 소자에 대하여 도 1을 참조하여 상세히 설명한다.

도 1에서와 같이 절연막(1) 위에 티타늄(Ti)막(2)과 질화 티타늄(TiN)막(3), 알루미늄막(4), 질화 티타늄막(5)으로 이루어진 배선(M1)이 형성되어 있다. 배선(M1)은 제1 층간 절연막(6)으로 덮여 있고, 제1 층간 절연막(6) 위에 SOG막(7)이 형성되어 있다. SOG막(7) 위에는 제2 층간 절연막(8)이 형성되어 있고, 제2 층간 절연막(8)과 SOG막(7), 질화 티타늄막(5)의 일부가 제거되어 알루미늄막(4)을 드러내는 접촉 구멍(9)이 형성되어 있다. 접촉 구멍(9)의 벽에는 두 층의 배리어막(barrier layer)(10, 11)이 형성되어 있고, 접촉 구멍(9)은 텅스텐막(12)으로 채워져 있다. 텅스텐막(12) 및 제2 층간 절연막(8) 위에는 티타늄막(13)과 질화 티타늄막(14), 알루미늄막(15), 질화 티타늄막(16)으로 이루어진 배선(M2)이 형성되어 있고, 배선(M2)은 층간 절연막(17)으로 덮여 있다.

이와 같은 배선(M1)과 배선(M2)은 배리어막(10, 11)과 텅스텐막(12)을 통해 전기적으로 연결되어 있다.

그런데, 공정 상의 오정렬로 인하여 접촉 구멍(9)이 배선(M1)을 벗어나 형성될 수 있으며, 이 경우 접촉 구멍(9)을 통해 노출되는 SOG막(8)의 면적이 커진다.SOG막(8)은 수소(hydrogen)를 포함하고 있으므로 접촉 구멍(9)을 형성한 후 세정 시에 또는 대기 중에 노출되었을 때 산소와 결합하여 수분을 함유하게 된다. 배리어막(10, 11)을 증착할 때 또는 텅스텐막(12)을 증착할 때 이 수분이 빠져 나와 텅스텐막(12) 또는 배리어막(10, 11)에 공백(void)이 형성된다. 이러한 공백에 의해 텅스텐막(12)의 저항이 높아지며 배선 M1과 M2가 전기적으로 연결되지 못하는 문제점이 발생한다.

따라서, 오정렬로 인한 오차를 고려하여 설계 시에 배선(M1)의 가장자리와 접촉 구멍(9)의 가장자리 사이에 여백(l1)을 둘 수 있으나 소자의 크기가 작아질수록 충분한 여백을 두지 못하게 된다.

한편, 접촉 구멍(9)의 벽과 바닥이 만나는 모서리 부분에 배리어막(10, 11)이 잘 증착되지 않는데, 이러한 경우에 텅스텐막(12)의 증착에 사용하는 WF₆가 모서리 부분으로 침투하기가 쉽다. 침투된 부분에는 WF₆와 티타늄막(10)이 반응하여 티타늄막(10)은 모두 소모되고 텅스텐막이 형성되는 문제점이 발생한다.

본 발명이 이루고자 하는 기술적 과제는 다층의 배선을 연결하는 접촉 구멍의 마진을 확보하는 것이다.

도 1은 종래의 기술에 따른 반도체 소자를 도시한 단면도이고,

도 2a 내지 도 2g는 본 발명에 따른 반도체 소자의 제조 방법을 그 공정 순서에 따라 도시한 단면도이다.

이러한 과제를 달성하기 위하여 본 발명에서는 접촉 구멍의 마진을 설계 상에서 두는 대신 공정 상에서 확보한다.

본 발명에 따른 반도체 소자를 제조할 때, 우선 제1 절연막 위에 제1 배선을 형성하고 제1 배선을 덮는 제2 절연막을 형성한다. 이어, 제2 절연막 위에 SOG막을 형성하고 그 위에 제3 절연막을 형성한다. 이어, 제3 절연막과 SOG막, 제2 절연막을 식각하여 폭이 일정한 제1 부분과 제1 부분 아래에 위치하여 폭이 바닥으로 갈수록 작아지는 제2 부분으로 이루어진 접촉 구멍을 형성하여 제1 배선을 노출시킨다. 이어, 접촉 구멍에 배리어막을 형성하고 접촉 구멍을 금속막으로 채운다.

여기서, 접촉 구멍의 제1 부분은 CO와 CHF₃, C₄F₈기체를 사용하여 형성하고, 제2 부분은 CHF₃와 C₄F₈기체를 사용하여 형성하는 것이 바람직하다.

이러한 본 발명에서는 접촉 구멍이 하부로 갈수록 작아져 배선의 끝에서 마진을 확보할 수 있으므로 오정렬로 인한 오차가 발생하더라도 접촉 구멍을 배선 위에 형성할 수 있다.

그러면, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 반도체 소자의 제조 방법에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있을 정도로 상세히 설명한다.

도 2a 내지 도 2g를 참조하여 본 발명의 실시예에 따른 반도체 소자의 제조 방법에 대하여 상세히 설명한다.

먼저, 도 2a에서와 같이 절연막(21) 위에 티타늄막(22)과 질화 티타늄막(23), 알루미늄막(24), 질화 티타늄막(25)을 차례로 증착한 후 패터닝하여 배선(N1)을 형성한다. 여기서, 하부의 티타늄막(22) 및 질화 티타늄막(23)은 절연막(21)과 알루미늄막(24)의 접촉 특성을 좋게 하기 위해 형성하는 것이고, 상부의 질화 티타늄막(25)은 사진 공정에서 알루미늄막(24)으로부터의 반사를 줄이기 위한 것이다.

이어, 도 2b에서와 같이 배선(N1)을 덮는 제1 층간 절연막(26)를 증착하고 그 위에 SOG막(27)을 도포한 후 열처리하여 경화시킨다. 이때, 제1 층간 절연막(26)은 TEOS 산화막 따위로 이루어져 있으며, 알루미늄막(24)과 SOG막(27)의 반응을 방지한다.

이어, 도 2c에서와 같이 TEOS 산화막 따위의 제2 층간 절연막(28)을 증착하고 평탄화 공정을 실시한다.

이어, 도 2d에서와 같이 제2 층간 절연막(28)과 SOG막(27), 질화 티타늄막(25)을 식각하여 알루미늄막(24)을 드러내는 접촉 구멍(29)을 형성하며, 이때 알루미늄막(24)의 상부가 식각될 수도 있다. 여기서, 식각은 두 단계로 실시하며, 각각의 단계에서 사용하는 식각 기체를 달리하여 식각되는 형태를 다르게 한다. 제1 식각 단계에서는 CO와 CHF₃, C₄F₈을 식각 기체로 사용하여 경사가 없이 수직하게 식각을 진행하고, 이어 제2 식각 단계에서는 CHF₃와 C₄F₈만을 식각 기체로 사용하여 경사가 있는 식각을 진행하여 접촉 구멍(29)의 크기가 하부로 갈수록 작아지도록 한다. 여기서는 제1 식각으로 제2 층간 절연막(28)을 제거하고 제2 식각으로 SOG막(27), 제1 층간 절연막(26), 질화 티타늄막(25)을 제거하였으나, 제2 식각이 시작되는 지점은 경우에 따라 다를 수 있다.

이어, 도 2e에서와 같이 티타늄막(30) 및 질화 티타늄막(31)과 같은 배리어막을 차례로 증착하고 텅스텐막(32)과 같은 금속막을 증착하여 접촉 구멍(29)을 채운다.

이어, 도 2f에서와 같이 제2 층간 절연막(28)이 드러날 때까지 텅스텐막(32)을 평탄화한다.

이어, 도 2g에서와 같이 도 2a에서와 같은 공정을 반복하여 텅스텐막(32) 및 제2 층간 절연막(28) 위에 티타늄막(33)과 질화 티타늄막(34), 알루미늄막(35), 질화 티타늄막(36)으로 이루어진 배선(N2)을 형성하고 층간 절연막(37)으로 덮는다.

이와 같이, 접촉 구멍(29) 아래의 배선 N1과 접촉 구멍(29) 위의 배선 N2는 접촉 구멍(29)에 형성되어 있는 배리어막(30, 31)과 텅스텐막(32)을 통해 연결되어 있다. 이때, 접촉 구멍(29)의 하부는 종래의 접촉 구멍(9)보다 크기가 작기 때문에 마진(l2)은 종래의 마진(l1)에 비해 크다. 이는 소자의 크기가 작아져 마진을 둘 수 없더라도 공정 상 마진이 형성되었기 때문에 접촉 구멍(29)의 오정렬이 발생하더라도 접촉 구멍(29)이 배선(N1)에서 벗어나지 않게 형성할 수 있다.

또한, 본 발명에서는 접촉 구멍(29)의 하부가 경사져 있으므로 배리어막(30, 31)이 접촉 구멍(29)의 벽을 따라 균일하게 형성된다.

이와 같이 본 발명에서는 접촉 구멍을 형성하는 마진을 설계 상에서 두지 않고 공정 상에서 확보하여 오정렬이 발생하더라도 접촉 구멍이 배선에 형성될 수 있다.

Claims

(정정) 제1 절연막 위에 제1 배선을 형성하는 단계;

상기 제1 배선을 덮는 제2 절연막을 형성하는 단계;

상기 제2 절연막 위에 SOG막을 형성하는 단계;

상기 SOG막 위에 제3 절연막을 형성하는 단계;

상기 제3 절연막, 상기 SOG막 및 상기 제2 절연막을 CO와 CHF ₃ , C ₄ F ₈ 기체로 식각하여 폭이 일정한 제1 부분과, 상기 제1 부분 아래를 CHF ₃ 와 C ₄ F ₈ 기체로 식각하여 폭이 바닥으로 갈수록 작아지는 제2 부분으로 이루어진 접촉 구멍을 형성하여 상기 제1 배선을 노출시키는 단계;

상기 접촉 구멍에 배리어막을 형성하는 단계; 및

상기 접촉 구멍을 금속막으로 채우는 단계

를 포함하는 반도체 소자의 제조 방법.
(삭제)
(삭제)