KR100591838B1 - 반도체 소자의 층간 배선 형성방법 - Google Patents

반도체 소자의 층간 배선 형성방법 Download PDF

Info

Publication number
KR100591838B1
KR100591838B1 KR1020040115772A KR20040115772A KR100591838B1 KR 100591838 B1 KR100591838 B1 KR 100591838B1 KR 1020040115772 A KR1020040115772 A KR 1020040115772A KR 20040115772 A KR20040115772 A KR 20040115772A KR 100591838 B1 KR100591838 B1 KR 100591838B1
Authority
KR
South Korea
Prior art keywords
interlayer insulating
insulating film
forming
interlayer
barrier metal
Prior art date
Application number
KR1020040115772A
Other languages
English (en)
Inventor
김광수
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020040115772A priority Critical patent/KR100591838B1/ko
Application granted granted Critical
Publication of KR100591838B1 publication Critical patent/KR100591838B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

층간절연막 사이를 연결하는 층간 배선 형성방법이 개시된다. 본 발명에 따른 층간 배선 형성방법은 소자가 형성된 기판 상에 오존(O3) TEOS(Tetra-Ethyl-Ortho-Silicate)로 제1 층간절연막을 형성한 후에 질소(N2) 가스를 사용하여 베이킹(baking)하여 가스방출(outgassing) 공정을 진행한다. 이어서, 제1 층간절연막 상에 제2 층간절연막을 형성하고, 제2 층간절연막 및 제1 층간절연막을 선택적으로 식각하여 기판에 형성된 소자를 노출시키는 콘택홀을 형성한다. 콘택홀의 내부 및 제2 층간절연막의 상부를 따라서 장벽금속층을 형성한다. 이 때, 제1 층간절연막에서 이미 가스방출 공정을 진행하였기 때문에 균일한 장벽금속층을 형성하여 안정되고 콘택저항이 낮은 도전성 콘택플러그를 형성할 수 있다.
층간절연막, 가스방출, 장벽금속층, 콘택홀

Description

반도체 소자의 층간 배선 형성방법{Method for Forming Inter-layer Connection of Semiconductor Device}
도 1 내지 도 8은 종래기술에 따른 층간절연막에 배선을 형성하는 방법을 나타내는 단면도들이다.
도 9 내지 도 17은 본 발명에 따른 층간절연막에 배선을 형성하는 방법을 나타내는 단면도들이다.
<도면의 주요 부호에 대한 설명>
1, 101: 기판 3, 103: 게이트 절연막
5, 105: 게이트 전극 7, 107: 제1 층간절연막
9, 109: 제2 층간절연막 11, 111: 콘택홀
17, 117: 장벽금속층 19, 119: 콘택플러그
본 발명은 반도체 소자의 제조 기술에 관한 것으로서, 좀 더 구체적으로는 층간절연막 사이를 연결하는 층간 배선 형성방법에 관한 것이다.
반도체 제조공정에서 실리콘 기판에는 트랜지스터, 캐패시터, 저항 등의 다 양한 소자가 형성되어 있으며, 이러한 소자들은 배선층으로 사용되는 상부의 금속배선과 층간절연막으로 절연되어 있다. 기판의 소자와 금속배선간의 층간절연막을 PMD(Pre Metal Dielectric)라 한다. PMD 절연층은 플라즈마 손상(plasma damage)을 줄이기 위하여 오존(O3) TEOS(Tetra-Ethyl-Ortho-Silicate)로 실리콘 산화막(SiO2)을 형성한 후에 플라즈마 화학 기상 증착(PECVD, Plasma Enhanced Chemical Vapor Deposition)으로 실리콘 산화막을 형성한다.
도 1 내지 도 8은 종래기술에 따른 층간절연막 사이에 배선을 형성하는 방법을 나타내는 단면도들이다.
도 1을 참조하면, 기판(1)에 게이트 절연막 및 게이트 도전막을 순차적으로 적층한 후에, 선택적으로 패터닝하여 게이트 절연막(3)을 개재한 게이트 전극(5)을 형성한다.
도 2를 참조하면, 게이트 전극(5)이 형성된 기판(1) 전면에 오존(O3) TEOS(Tetra-Ethyl-Ortho-Silicate)로 실리콘 산화막(SiO2)으로 구성된 제1 층간절연막(7)을 형성한다.
도 3을 참조하면, 제1 층간절연막(7) 상에 플라즈마 화학 기상 증착(PECVD, Plasma Enhanced Chemical Vapor Deposition)으로 실리콘 산화막으로 구성된 제2 층간절연막(9)을 형성한다. 이 때, 제2 층간절연막(9)은 하부소자의 단차로 인하여 굴곡이 형성되어 있다.
도 4를 참조하면, 제2 층간절연막(9)을 화학기계적연마(Chemical Mechanical Polishing, CMP)로 평탄화한다.
도 5를 참조하면, 통상의 사진식각공정을 사용하여 평탄화된 제2 층간절연막(9)과 제1 층간절연막(7)을 선택적으로 식각하여 게이트전극(5)을 노출시키는 콘택홀(11)을 형성한다.
도 6을 참조하면, 콘택홀(11) 내부에 TiN으로 구성된 장벽금속층을 형성하기 위하여 TiN 소오스 가스(13)를 주입한다. 이 때, 오존(O3) TEOS(Tetra-Ethyl-Ortho-Silicate)로 실리콘 산화막(SiO2)을 형성한 제1 층간절연막(7)에서는 가스방출(outgassing, 15)이 발생하여 TiN의 장벽금속층의 형성을 저해한다.
도 7을 참조하면, 제1 층간절연막(7)에서 발생한 가스방출로 인하여 게이트 전극(5)과 제1 층간절연막(7)의 측벽에는 장벽금속층이 발생하지 않으며(도면부호 ‘A’ 참조), 제2 층간절연막(9)의 측벽과 상부에만 장벽금속층(17)이 형성된다.
도 8을 참조하면, 콘택홀(11)을 텅스텐(W) 등의 도전물질로 채워 도전성 콘택플러그(19)를 형성한다.
그런데, 상술한 종래기술에 따른 층간절연막에 배선을 형성하는 공정은 장벽금속층(17)이 게이트전극(5)의 상부와 제1 층간절연막(7)의 측벽에는 형성되지 않으므로, 콘택홀을 채우는 도전물질과 게이트 전극(7) 또는 제1 층간절연막(7) 사이에 확산(diffusion)이 일어나 소자의 안정성을 저해하고 콘택저항을 높이는 문제점이 있다.
본 발명의 목적은 안정적이고 콘택저항이 낮은 층간절연막 사이를 연결하는 층간 배선 형성방법을 제공하는 것이다.
본 발명에 따른 층간 배선 형성방법은 소자가 형성된 기판 상에 오존(O3) TEOS(Tetra-Ethyl-Ortho-Silicate)로 제1 층간절연막을 형성한 후에 질소(N2) 가스를 사용하여 베이킹(baking)하여 가스방출(outgassing) 공정을 진행한다. 이어서, 제1 층간절연막 상에 제2 층간절연막을 형성하고, 제2 층간절연막 및 제1 층간절연막을 선택적으로 식각하여 기판에 형성된 소자를 노출시키는 콘택홀을 형성한다. 콘택홀의 내부 및 제2 층간절연막의 상부를 따라서 장벽금속층을 형성한다. 제1 층간절연막에서 이미 가스방출 공정을 진행하였기 때문에 균일한 장벽금속층을 형성하여 안정되고 콘택저항이 낮은 도전성 콘택플러그를 형성할 수 있다.
구현예
이하 도면을 참조로 본 발명의 구현예에 대해 설명한다.
도 9 내지 도 17은 본 발명에 따른 층간절연막 사이에 배선을 형성하는 방법을 나타내는 단면도들이다.
도 9를 참조하면, 기판(101)에 게이트 절연막 및 게이트 도전막을 순차적으로 적층한 후에, 선택적으로 패터닝하여 게이트 절연막(103)을 개재한 게이트 전극(105)을 형성한다.
도 10을 참조하면, 게이트 전극(105)이 형성된 기판(101) 전면에 오존(O3) TEOS(Tetra-Ethyl-Ortho-Silicate)로 실리콘 산화막(SiO2)으로 구성된 제1 층간절연막(107)을 형성한다.
　　　　도 11을 참조하면, 제1 층간절연막(107)을 형성한 후에 질소(N2) 가스를 사용하여 베이킹(baking)하여 가스방출(outgassing, 108) 공정을 진행한다. 질소 가스를 이용한 가스방출공정 조건은 질소가스를 1000sccm 내지 10000sccm으로 플로우(flow)하며, 온도는 350℃ 내지 450℃로 하며, 압력은 3torr 내지 15torr로 하며, 시간은 30초 내지 120초로 할 수 있다.
도 12를 참조하면, 가스방출 공정을 진행한 제1 층간절연막(107) 상에 플라즈마 화학 기상 증착(PECVD, Plasma Enhanced Chemical Vapor Deposition)으로 실리콘 산화막으로 구성된 제2 층간절연막(109)을 형성한다. 이 때, 제2 층간절연막(109)은 하부소자의 단차로 인하여 굴곡이 형성되어 있다.
도 13을 참조하면, 제2 층간절연막(109)을 화학기계적연마(Chemical Mechanical Polishing, CMP)로 평탄화한다.
도 14를 참조하면, 통상의 사진식각공정을 사용하여 평탄화된 제2 층간절연막(109)과 제1 층간절연막(107)을 선택적으로 식각하여 게이트 전극(105)을 노출시키는 콘택홀(111)을 형성한다.
도 15를 참조하면, 콘택홀(111) 내부에 TiN으로 구성된 장벽금속층을 형성하기 위하여 TiN 소오스 가스(113)를 주입한다. 이 때, 오존(O3) TEOS(Tetra-Ethyl-Ortho-Silicate)로 형성한 실리콘 산화막(SiO2)의 제1 층간절연막(107)에서는 이미 가스방출(outgassing) 공정을 진행하였으므로 가스방출이 발생하지 않는다. 장벽금속층은 도면과는 다르게 TiW로 형성할 수도 있다.
도 16을 참조하면, 노출된 게이트 전극(105)의 상부, 제1 층간절연막(107)의 측벽, 및 제2 층간절연막(109)의 측벽 및 상부에 균일하게 장벽금속층(117)이 형성된다(도면부호 ‘B’ 참조).
도 17을 참조하면, 콘택홀(111)을 텅스텐(W) 등의 도전물질로 채워 도전성 콘택플러그(119)를 형성한다.
지금까지 본 발명의 구체적인 구현예를 도면을 참조로 설명하였지만 이것은 본 발명이 속하는 기술분야에서 평균적 지식을 가진 자가 쉽게 이해할 수 있도록 하기 위한 것이고 발명의 기술적 범위를 제한하기 위한 것이 아니다. 따라서 본 발명의 기술적 범위는 특허청구범위에 기재된 사항에 의하여 정하여지며, 도면을 참조로 설명한 구현예는 본 발명의 기술적 사상과 범위 내에서 얼마든지 변형하거나 수정할 수 있다.
본 발명에 따르면 층간절연막 사이의 콘택홀에 장벽금속층을 형성할 때, 층간절연막에서 가스방출이 발생하지 않으므로 균일한 장벽금속층을 형성하여, 낮은 콘택저항을 얻는 효과가 있다.

Claims (5)

  1. 소자가 형성된 기판 상에 오존(O3) TEOS(Tetra-Ethyl-Ortho-Silicate)로 제1 층간절연막을 형성하는 제1 단계;
    상기 제1 층간절연막을 형성한 후에 질소(N2) 가스를 사용하여 베이킹(baking)하여 가스방출(outgassing) 공정을 진행하는 제2 단계;
    상기 제1 층간절연막 상에 제2 층간절연막을 형성하는 제3 단계;
    상기 제2 층간절연막 및 제1 층간절연막을 선택적으로 식각하여 상기 기판에 형성된 상기 소자를 노출시키는 콘택홀을 형성하는 제4 단계;
    상기 콘택홀의 내부 및 제2 층간절연막의 상부를 따라서 균일하게 장벽금속층을 형성하는 제5 단계; 및
    상기 콘택홀의 내부를 채워서 도전성 콘택플러그를 형성하는 제6 ㄷㄴ계를 포함하는 것을 특징으로 하는 층간 배선 형성방법.
  2. 제1항에서,
    상기 가스 방출 공정은 질소가스를 1000sccm 내지 10000sccm으로 플로우(flow)하며, 온도는 350℃ 내지 450℃로 하며, 압력은 3torr 내지 15torr로 하며, 시간은 30초 내지 120초로 하는 것을 특징으로 하는 층간 배선 형성방법.
  3. 제1항에서,
    상기 제2 층간절연막은 플라즈마 화학 기상 증착(PECVD, Plasma Enhanced Chemical Vapor Deposition)을 사용하여 실리콘 산화막으로 형성하는 것을 특징으로 하는 층간 배선 형성방법.
  4. 제1항에서,
    상기 장벽금속층은 TiN 또는 TiW으로 형성하는 것을 특징으로 하는 층간 배선 형성방법.
  5. 제1항에서,
    상기 제3 단계는 상기 제2 층간 절연막을 형성하는 단계에 이어서 상기 제2 층간 절연막을 평탄화하는 단계를 더 포함하는 것을 특징으로 하는 층간 배선 형성 방법.
KR1020040115772A 2004-12-29 2004-12-29 반도체 소자의 층간 배선 형성방법 KR100591838B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040115772A KR100591838B1 (ko) 2004-12-29 2004-12-29 반도체 소자의 층간 배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040115772A KR100591838B1 (ko) 2004-12-29 2004-12-29 반도체 소자의 층간 배선 형성방법

Publications (1)

Publication Number Publication Date
KR100591838B1 true KR100591838B1 (ko) 2006-06-20

Family

ID=37183000

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040115772A KR100591838B1 (ko) 2004-12-29 2004-12-29 반도체 소자의 층간 배선 형성방법

Country Status (1)

Country Link
KR (1) KR100591838B1 (ko)

Similar Documents

Publication Publication Date Title
KR100366639B1 (ko) 다공성 산화막 플러그에 의한 저저항 컨택 형성방법 및이를 이용한 반도체 장치의 형성방법
US9613880B2 (en) Semiconductor structure and fabrication method thereof
US7759244B2 (en) Method for fabricating an inductor structure or a dual damascene structure
US20070013076A1 (en) Semiconductor device and method of manufacturing thereof
US7332391B2 (en) Method for forming storage node contacts in semiconductor device
KR100861837B1 (ko) 반도체 소자의 금속배선 형성방법
JP4638139B2 (ja) 半導体素子の金属配線形成方法
KR100591838B1 (ko) 반도체 소자의 층간 배선 형성방법
US7622331B2 (en) Method for forming contacts of semiconductor device
CN108573912B (zh) 半导体结构及其形成方法
KR100691107B1 (ko) 반도체 소자의 금속 배선 형성 방법
JP4338748B2 (ja) 半導体装置の製造方法
KR100859474B1 (ko) 반도체 소자의 제조 방법
US20230178379A1 (en) Film deposition for patterning process
US11081478B2 (en) Interconnect structure having a fluorocarbon layer
KR100571240B1 (ko) 스페이서가 형성된 비아홀 구조를 가지는 반도체 장치
KR100791707B1 (ko) 반도체 소자의 층간 절연막 평탄화 방법
KR100620711B1 (ko) 폴리머를 제거할 수 있는 접속 구멍 형성 방법 및 이를이용한 반도체 소자의 제조 방법
KR100355864B1 (ko) 반도체 소자의 제조 방법
KR100380281B1 (ko) 반도체 장치의 비아홀 형성 방법
US20070148954A1 (en) Method of manufacturing semiconductor device
KR101023073B1 (ko) 반도체 소자의 제조방법
KR20050005972A (ko) 반도체 소자의 제조방법
KR100262009B1 (ko) 반도체장치의 제조 방법
KR100866690B1 (ko) 반도체 소자의 콘택 홀 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090529

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee