JPH11126820A - 半導体装置とその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 将来の微細化，高速化に対応できる程度に配
線遅延が小さくかつ信頼性の高い多層配線構造を有する
半導体装置及びその製造方法を提供する。 【解決手段】 下側カーボン膜１０ａと下側ＳｉＯ₂ 膜
９ａと上側カーボン膜１０ｂとを形成した後、上側カー
ボン膜１０ｂに配線パターンを有する溝を形成してから
下側カーボン膜１０ａ及び下側ＳｉＯ₂ 膜９ａにコンタ
クトホールを形成し、溝及びコンタクトホールにバリア
メタル膜１３とＣｕ合金膜１７とを埋め込んで配線及び
プラグを形成する。以上の工程を複数回繰り返した後、
最上の上側ＳｉＯ₂ 膜９ｂから下方にダミー開口３０を
開口する。その後、ダミー開口３０を介して酸素を利用
したアッシングを行って、カーボン膜１０ａ，１０ｂを
除去すると、配線，プラグの周囲が空気層４０になる。
これにより、信頼性の高い空中配線構造を、簡素な工程
で実現することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、多層配線構造を有
する半導体装置及びその製造方法に係り、特に配線遅延
の低減対策に関するものである。

【０００２】

【従来の技術】現在、トランジスタサイズの微細化が進
行中であり、特にシリコンＬＳＩのトランジスタにおい
ては、０．０７μｍ世代までは横方向における１／ｋの
スケーリングに対し１／ｋだけ高速化できることがすで
に示されている。

【０００３】一方、多層配線技術においては、０．５μ
ｍ世代のころから配線間容量の寄与が大きくなるため
に、横方向における１／ｋのスケーリングに対して配線
遅延の低減は１／ｋ^2-a でしか進行しないことが示され
ている。ただし、ａは１〜２の値を有する係数である。

【０００４】そこで、配線遅延も１／ｋにしたがって低
減させるためのスケーリング則として、配線の膜厚を１
／ｋ^2/3 、層間絶縁膜の膜厚を１／ｋ^1/2 、層間絶縁膜
の比誘電率を１／ｋ^1/3 、配線の比抵抗を１／ｋ^1/3 に
するという提案がなされている。このスケーリング則に
従うと、層間絶縁膜を構成する材料の比誘電率について
は、０．３５、０．２５、０．１８、０．１３、０．１
０μｍ世代でそれぞれ３．５、３．１、２．８、２．
４、１．９と下げていかねばならない。

【０００５】ここで、現在層間絶縁膜として汎用されて
いるシリコン酸化膜の比誘電率は４前後であるので、こ
のスケーリング則に沿う限り、０．３５μｍ世代以降に
はもはや使用できない。現在、開発されている有機系低
誘電率膜としてはＨＳＱなどの２．２やテフロン−ＡＦ
の１．９が最低レベルであるが、もし比誘電率が１の空
気を絶縁膜に使うことができれば、０．３５μｍルール
のＣＭＯＳデバイスで考えてＨＳＱなどよりもさらに３
３％前後の高速化が達成できる。

【０００６】そこで、空気中に配線を置く空中配線プロ
セスを採用することによって、上述の諸問題を一気に解
消することが考えられる。

【０００７】以下、図面を参照しながら、現在提案され
ている空中配線プロセス（M.B.Anandら, VLSI Symposiu
m 1996, pp.82 ）を溝配線に適用した例について説明す
る。図１０（ａ），（ｂ）は、シングル・ダマシンによ
る従来の空中配線プロセスを示す断面図であり、図１０
（ｃ）はそのプロセスフローを示す図である。また、図
１１（ａ），（ｂ）は、デュアル・ダマシンによる従来
の空中配線プロセスを示す断面図であり、図１１（ｃ）
はそのプロセスフローを示す図である。以下、図１０
（ｃ），図１１（ｃ）のプロセスフローに沿って、各プ
ロセスによって形成される半導体装置の構造について説
明する。

【０００８】シングル・ダマシンによる空中配線プロセ
スにおいては、まず、図１０（ａ）に示す工程で、基板
１０１の上に、カーボン膜１０２をスパッタリングに形
成し、このカーボン膜１０２にトレンチを形成する。さ
らに、基板の全面上に金属膜を堆積し、この金属膜をエ
ッチバックすることにより、トレンチ内に金属を埋め込
んでなる配線層１０３を形成する。

【０００９】次に、図１０（ｂ）に示す工程で、基板上
に薄いシリコン酸化膜１０４を形成した後、Ｏ₂ ガスを
供給して４００−４５０℃の温度下でカーボン膜１０２
を灰化処理して除去する。その結果、配線１０３の周囲
は空気層１０５となる。

【００１０】その後、基板の全面上にカーボン膜を堆積
し、これに形成したバイヤホールを埋める金属膜を形成
することにより、各配線に接続されるプラグを形成す
る。以後、図１０（ａ）に示すプロセスに戻って同様の
プロセスを繰り返すことにより、周囲のカーボン膜を除
去する。

【００１１】以下、上記図１０（ａ），（ｂ）の工程及
びその後のプラグの形成工程を繰り返すことにより、多
層配線の間に空気層が存在している空中配線構造を形成
することができる。

【００１２】一方、デュアル・ダマシンによる空中配線
プロセスにおいては、以下の手順による。

【００１３】ここで、まず、図１１（ａ）に示す工程で
は、上記図１０（ａ），（ｂ）のような工程を経て、既
に基板１０１の上に、周囲が空気層１０５となっている
配線１０３（下層側の配線）とその上のシリコン酸化膜
１０４とが形成されている状態とする。この状態で、基
板の全面上に、カーボン膜１０６をスパッタリングに形
成し、さらにその上に薄いシリコン酸化膜１０７を堆積
し、再びその上にカーボン膜１０８を堆積する。そし
て、このカーボン膜１０８へのトレンチの形成と、シリ
コン膜１０７及びカーボン膜１０６へのバイヤホールの
形成とを行なう。その後、基板の全面上に金属膜を堆積
し、この金属膜をエッチバックすることにより、バイヤ
ホール，トレンチ内に同時に金属を埋め込んでなるプラ
グ１０９，上層の配線１１０を形成する。

【００１４】次に、図１１（ｂ）に示す工程で、基板上
に薄いシリコン酸化膜１１１を形成した後、Ｏ₂ ガスを
供給して４００−４５０℃の温度下で２つのカーボン膜
１０６，１０８を燃やして除去する。その結果、プラグ
１０９及び上層の配線１１０の周囲は空気層１１３，１
１４となる。

【００１５】すなわち、低誘電率膜である空気層を間に
挟むことにより、寄生容量の低減による多層配線構造が
形成されることになる。

【００１６】

【発明が解決しようとする課題】しかしながら、上記図
１０（ａ），（ｂ）及び図１１（ａ），（ｂ）に示す技
術においては、図１０（ｂ）や図１１（ｂ）に示す工程
で、４５０℃程度の酸素雰囲気中でカーボン膜１０２，
１０６，１０８を灰化させ取り除く際に、酸素が順次下
方まで透過するようにシリコン酸化膜１０４，１０７，
１１１を十分薄くしなければならない。そうすると、シ
リコン酸化膜が各配線を支持する強度が弱くなり、十分
な信頼性が得られないという問題が生じる。

【００１７】また、カーボン膜，シリコン酸化膜，金属
膜の堆積と、カーボン膜の除去のための灰化とを繰り返
す手順が煩雑で、プロセスの能率がよくないという問題
があった。

【００１８】一方、配線遅延の低減を図るべく配線の比
抵抗を下げるためには、Ａｌ配線に代えてＣｕ配線を用
いることが考えられている。このＣｕ配線の形成に際し
ては、ドライエッチングが困難なため、図１０（ａ），
（ｂ）や図１１（ａ），（ｂ）に示すように、先に溝や
ホールを形成しその中にＣｕを埋め込む方法が取られて
いる。この方法の具体的な手順として、スパッタ法でＣ
ｕ膜を堆積した後、４００〜５００℃の水素雰囲気中で
Ｃｕ膜を流動させて溝やホールの中に流し込むリフロー
法が現在開発され有望視されている。しかし、現在開発
されている低誘電率膜（例えば比誘電率２．８以下の低
誘電率膜）は、耐熱性が４００℃以下と低いので低誘電
率膜自体も流動するおそれがあり、Ｃｕ配線形成のため
のリフロー技術と併せて用いることが困難である。すな
わち、低誘電率膜の耐熱性による制限によって配線の低
抵抗化が困難となるという問題がある。

【００１９】本発明は上記の問題に鑑みてなされたもの
であり、その第１の目的は、空中配線構造を形成するこ
とを基本としながら、配線構造の強度が高く信頼性の高
い半導体装置及びこの半導体装置を能率よく形成するた
めの製造方法を提供することにある。

【００２０】また、本発明の第２の目的は、層間絶縁膜
として耐熱性の低い低誘電率膜を用いながら、低抵抗の
溝型配線を形成する際に必要な熱処理にも耐えうる配線
構造を有する半導体装置及びその製造方法を提供するこ
とにある。

【００２１】

【課題を解決するための手段】本発明に係る第１の半導
体装置は、半導体基板と、上記半導体基板の上方で上記
半導体基板からの高さがそれぞれ異なる位置に設けら
れ、それぞれ複数の配線を含む複数の配線層と、上記複
数の配線層のうちいずれか１つの配線層の各配線と上記
半導体基板との間、又はそれぞれ相異なる配線層に属す
る２つの配線同士の間を縦方向に接続するプラグと、上
記各配線層ごとに設けられ、共通の配線層に属する各配
線に接して各配線同士を横方向に連結する複数の絶縁膜
と、上記複数の絶縁膜のうち少なくとも最上の絶縁膜を
貫通する開口とを備え、上記開口が形成された絶縁膜の
直下の領域及びその上方の領域における配線及プラグの
周囲は空気層となっている。

【００２２】これにより、開口が形成された絶縁膜の直
下の領域及びその上方の領域では、配線及びプラグの周
囲が空気層となっているので、通常の使用状態では、比
誘電率がほぼ１の空気が各配線間の絶縁膜として機能す
るいわゆる空中配線構造を有することになる。このよう
に開口が存在することで、半導体装置の形成時に、空気
層を形成するために各絶縁膜間に介在させた膜の除去が
容易となることから、従来のごとく酸素を通過させるた
めに絶縁膜を薄くする必要はなく、絶縁膜を厚く形成す
ることが可能となる。したがって、空中配線構造の有す
る配線遅延の低減という作用に加えて、多層配線構造の
全体の強度を高くでき、信頼性が向上する。また、開口
が存在することで、各配線間の空気層を開放空気層とし
ておくことができるので、半導体装置の加熱，冷却の際
に空気層の膨張，圧縮による各部の破損等が抑制され、
半導体装置の信頼性が向上する。すなわち、第１の目的
を達成することができる。

【００２３】上記絶縁膜を、上記各配線の上面及び下面
に接するように、上記複数の配線層の各々に２つずつ設
けることにより、配線が絶縁膜によって強固に接続され
ることになる。

【００２４】上記配線及び上記プラグの露出した表面の
上に形成された被覆絶縁膜をさらに備えることにより、
半導体装置の使用時に、空気層内に水分，湿気等が侵入
したときにも、配線間の電気的な短絡や腐食による断線
等を防止でき、より信頼性の高い配線構造が得られる。

【００２５】本発明に係る第２の半導体装置は、半導体
基板と、上記半導体基板の上方で上記半導体基板からの
高さがそれぞれ異なる位置に設けられ、各々複数の配線
を含む複数の配線層と、上記半導体基板と上記複数の配
線層のうちいずれか１つの配線層の各配線との間、又は
それぞれ相異なる配線層に属する２つの配線同士の間を
縦方向に接続するプラグと、上記各配線層ごとに設けら
れ、共通の配線層に属する各配線に接して各配線同士を
横方向に連結する複数の第１絶縁膜と、上記複数の第１
絶縁膜のうち少なくとも最上の絶縁膜を貫通する開口と
を備え、上記開口が形成された第１絶縁膜の直下の領域
及びその上方の領域における配線及プラグの周囲は、比
誘電率が２．８以下の低誘電率膜で満たされている。

【００２６】これにより、開口が形成されている絶縁膜
の直下の領域及びその上方の領域では、配線及びプラグ
の周囲が２．８以下の比誘電率を有する低誘電率膜で満
たされているので、空中配線構造よりも高い強度を有
し、かつ配置遅延が大幅に低減する。しかも、一般的に
耐熱性が低いという欠点を有する低誘電率膜を配線間の
絶縁膜として使用しても、開口を介して低誘電率膜を構
成するための絶縁性物質を導入することが容易となるの
で、配線層の形成に際し、先に空気層を形成してから低
誘電率物質を空気層内に導入するという手順が可能にな
る。すなわち、空気層を形成するまでは、低誘電率膜の
耐熱性による制約を受けることなく熱処理等を行うこと
が可能な構造であるので、例えばＣｕ合金膜等からなる
低抵抗の配線を設けることが可能になる。

【００２７】本発明に係る半導体装置の製造方法は、基
板の上にプラグと配線とを順次積層してなる複数の配線
層を形成し、上記各配線層ごとに、上記各配線を横方向
に連結する絶縁膜と上記プラグ及び配線の周囲を埋める
仮設膜とを形成する第１の工程と、上記第１の工程で形
成された上記絶縁膜及び仮設膜のうち少なくとも最上の
絶縁膜及び最上の仮設膜に開口を形成する第２の工程
と、上記絶縁膜を残したまま上記仮設膜を除去すること
により、上記仮設膜が存在していた領域を空気層にする
第３の工程とを備えている。

【００２８】この方法により、第２の工程で開口が設け
られるので、第３の工程で、開口を介して仮設膜を除去
するためのガスや液を導入するのが容易となり、除去処
理によって生じたガスや液等も開口から容易に排出され
る。したがって、従来の空中配線の形成方法のように、
酸素を通過させるために絶縁膜を薄くする必要はなく、
厚い絶縁膜によって強固に連結された配線を有する半導
体装置を形成することができる。また、仮設膜を除去す
る工程が一度で済むので、工程数が低減され、空中配線
構造を有する半導体装置を低コストで得ることができ
る。

【００２９】上記半導体装置の製造方法における第１の
工程は、基板の上に第１の仮設膜を形成する第１の副工
程と、上記第１の仮設膜にスルーホールを形成する第２
の副工程と、上記スルーホールに埋め込まれた導電性物
質からなるプラグを形成する第３の副工程と、上記第３
の副工程の後、基板の上に第２の仮設膜を形成する第４
の副工程と、上記第２の仮設膜に配線パターンを有する
溝を形成する第５の副工程と、上記溝に埋め込まれた導
電性物質からなる配線を形成する第６の副工程と、上記
第６の副工程の後、基板上に絶縁膜を形成する第７の副
工程とを複数回繰り返えすことによって行なうことがで
きる。

【００３０】この方法により、いわゆるシングル・ダマ
シンプロセスによって形成される溝型配線構造を利用し
た空中配線構造が得られる。

【００３１】上記半導体装置の製造方法における第１の
工程は、半導体基板の上方に、仮設膜を形成する第１の
副工程と、上記仮設膜に溝と該溝の底面から下方に延び
て上記仮設膜を貫通するスルーホールとを形成する第２
の副工程と、上記溝に埋め込まれた導電性物質からなる
配線と上記スルーホールに埋め込まれた導電性材料から
なるプラグとをそれぞれ形成する第３の副工程と、上記
第３の副工程の後に、基板上に上記配線に接する絶縁膜
を形成する第４の副工程とを複数回繰り返すことによっ
て行なうことができる。

【００３２】この方法により、いわゆるデュアル・ダマ
シンプロセスを用いて、より簡素な工程で、溝型配線構
造を利用した空中配線構造が得られる。

【００３３】上記半導体装置の製造方法における第１の
工程は、半導体基板の上方に、仮設膜を形成する第１の
副工程と、上記仮設膜にスルーホールを形成する第２の
副工程と、上記スルーホールを埋めるプラグと、該プラ
グに接続され上記仮設膜の上に延びる配線とを形成する
第３の副工程と、上記第１の副工程と上記第２の副工程
との間、及び上記第３の副工程の後のうち少なくともい
ずれか一方のときに、基板上に絶縁膜を形成する第４の
副工程とを複数回繰り返すことによって行なうことがで
きる。

【００３４】この方法により、一般的なエッチングによ
るパターニングによって形成された多層配線を利用し
て、空中配線構造を有する半導体装置を得ることができ
る。

【００３５】上記半導体装置の製造方法において、上記
第１の工程では、上記仮設膜としてカーボン膜を形成
し、上記第３の工程では、酸素を利用したアッシングに
より上記カーボン膜を除去することが好ましい。

【００３６】上記半導体装置の製造方法において、上記
第１の工程では、上記仮設膜の中間に、溝を形成するた
めのエッチングストッパとなる中間の絶縁膜を形成する
工程をさらに備えることにより、形成される配線パター
ンの精度が向上する。

【００３７】上記半導体装置の製造方法において、上記
第１の工程では、上記仮設膜を上記絶縁膜に対するエッ
チング選択比の高い物質により形成し、上記第３の工程
では、等方性エッチングにより上記仮設膜を除去しても
よい。

【００３８】上記半導体装置の製造方法において、上記
第３の工程の後に、少なくとも上記開口を介して上記空
気層内に絶縁性物質を導入して、上記配線及びプラグの
露出している表面上に被覆絶縁膜を形成する工程をさら
に備えることにより、空気層内で露出した導電性の領域
間の電気的な短絡や断線の防止機能の高い半導体装置を
製造することができる。

【００３９】上記半導体装置の製造方法において、上記
第３の工程の後に、少なくとも上記開口を介して上記空
気層内に絶縁性物質を導入して、上記空気層を上記絶縁
膜よりも誘電率の低い物質で埋めてなる低誘電率膜を形
成する工程をさらに備えていてもよい。

【００４０】その場合、上記第３の工程の後、上記低誘
電率膜を形成する工程の前に、上記複数層の配線のうち
最上層の配線にボンディングワイヤーを接続する工程を
さらに備え、上記低誘電率膜を形成する工程では、上記
最上層の配線と上記ボンディングワイヤとの接続部を覆
うように低誘電率膜を形成することが好ましい。

【００４１】

【発明の実施の形態】

（第１の実施形態）第１の実施形態に係る半導体装置の
製造方法について、図１（ａ）〜（ｄ）を参照しながら
説明する。

【００４２】まず、図１（ａ）に示す工程では、Ｐ型シ
リコン基板１上にトレンチ分離領域２を形成した後、ソ
ース・ドレイン領域３、サイドウオール４、ゲート酸化
膜５、ゲート電極６及びゲート配線６ａとを有するＭＯ
Ｓトランジスタを形成する。その上に、ゲート電極６，
ゲート配線６ａ，シリコン基板１などを被覆するＳｉＯ
₂ からなる基板被覆膜７と、プラグ形成層の仮設膜とな
る下側カーボン膜１０ａと、下側ＳｉＯ₂ 膜９ａと、配
線形成層の仮設膜となる上側カーボン膜１０ｂとを順次
堆積していく。次に、下側ＳｉＯ₂ 膜９ａをストッパー
として、上側カーボン膜１０ｂに配線用溝を形成した
後、配線用溝の底面から下側ＳｉＯ₂ 膜９ａ及び下側カ
ーボン膜１０ａを貫通してソース・ドレイン領域３に到
達するコンタクトホールを開口する。ただし、先にコン
タクトホールを形成した後配線用溝を形成してもよい。
さらに、基板の全面上にバリアメタル膜とＣｕ合金膜を
スパッタ法を用いて堆積し、４００〜５００℃での熱処
理によりＣｕ合金膜をリフローさせて配線用溝及びコン
タクトホール中にＣｕ合金を充填する。また、メッキ法
によりＣｕ合金膜を形成してもよい。その後、ＣＭＰ
（Chemical MechanicalEtching ）により平坦化を行っ
て、堆積されているバリアメタル及びＣｕ合金膜のうち
コンタクトホール及び配線用溝内に充填されている部分
以外の部分を除去する。その結果、上側仮設膜１０ｂに
形成された配線用溝内に残存するバリアメタル膜１３及
びＣｕ合金膜１７が第１配線層の配線として機能する。
また、下側仮設膜１０ａに形成されたコンタクトホール
内に残存するバリアメタル膜１３及びＣｕ合金膜１７
が、第１配線層の配線とソース・ドレイン領域３とを縦
方向に接続するプラグとして機能する。

【００４３】次に、図１（ｂ）に示す工程で、上側Ｓｉ
Ｏ₂ 膜９ｂ，下側カーボン膜１０ａ，下側ＳｉＯ₂ 膜９
ａ，上側カーボン膜１０ｂの堆積、配線用溝，バイヤホ
ールの形成、バリアメタル膜１３，Ｃｕ合金膜１７の堆
積及びリフローと、ＣＭＰによる平坦化とを何回か繰り
返すことにより、第２配線層及び第３配線層の配線とプ
ラグとが形成される。最上層には、保護膜としても機能
する上側ＳｉＯ₂ 膜９ｂを堆積する。

【００４４】次に、図１（ｃ）に示す工程で、最上層の
上側ＳｉＯ₂ 膜９ｂに、第３配線層（最上配線層）の配
線であるＣｕ合金膜１７のパッド部を露出させるための
開口１６を形成する。また、多層のカーボン膜１０a，
１０ｂと、ＳｉＯ₂ 膜９ａ，９ｂ及び基板被覆膜７とを
貫通して、トレンチ分離領域２上のゲート配線６ａに達
するダミー開口３０を形成する。

【００４５】次に、図１（ｄ）に示す工程で、酸素を利
用した（例えば酸素プラズマによる）アッシングにより
カーボン膜１０ａ，１０ｂを除去する。その結果、バリ
アメタル膜１３及びＣｕ合金膜１７からなる各配線層同
士の間が空気層４０となる。これにより、いわゆる空中
配線構造を有する半導体装置が得られる。つまり、各配
線間が空気層４０によって絶縁されるので、各配線間に
比誘電率が１の低誘電率膜が存在することになる。

【００４６】本実施形態では、カーボン膜を除去する前
にダミー開口３０を形成しておき、ダミー開口３０を通
じて酸素を利用したアッシングを行うことにより空気層
４０を形成するようにしているので、従来例のように、
アッシング時に酸素が通過しやすいようにＳｉＯ₂ 膜を
薄くしなくてもよい。すなわち、半導体装置の構造とし
ては、下側及び上側ＳｉＯ₂ 膜９ａ，９ｂを厚くして配
線とプラグを連結する強度を高めることができるという
利点を有する。しかも、ダミー開口３０が存在すること
で、配線の周囲の空気層４０が閉じられた空間になるこ
とはないので、半導体装置の加熱，冷却の際に空気層４
０が膨張，収縮することによって多層配線構造の各部が
破損するなどの不具合も生じない。

【００４７】また、製造方法においては、従来の製造方
法のごとく１つの配線層を形成するごとにカーボン膜を
除去するという手順を踏むことで複数回のアッシングを
行なう必要はなく、すべての配線層を形成してから、ダ
ミー開口を形成することにより、各カーボン膜を除去す
るためのアッシングが１回で済むので、プロセスの能率
も高いという効果を発揮することができる。

【００４８】本実施形態では、３層の配線層を設けた例
について説明したが、本発明はかかる実施形態に限定さ
れるものではなく、第１配線層のみを有する場合や、第
１，第２配線層のみを有する場合、第１〜第３配線層に
加えて第４配線層以上の配線層をさらに有する場合につ
いても適用できることはいうまでもない。

【００４９】なお、本実施形態では、空気層４０を形成
するために、酸素を利用したアッシングによって除去で
きる下側及び上側カーボン膜１０ａ，１０ｂと、除去で
きない下側及び上側ＳｉＯ₂ 膜９ａ，９ｂとを用いた
が、選択的に除去できる方法であれば酸素を利用したア
ッシング以外の他の方法を用いてもよい。また、カーボ
ン膜１０ａ，１０ｂに代えて、ＳｉＯ₂ 膜９ａ，９ｂに
対して選択的にエッチングできる材料からなる膜を仮設
膜として用いることもできる。場合によれば導電性の膜
を仮設膜として用いてもよい。また、ＳｉＯ₂ 膜９ａ，
９ｂに代えて、カーボン膜１０ａ，１０ｂを除去する処
理によって除去されない材料からなる絶縁膜を用いるこ
ともできる。

【００５０】また、基板被覆膜としては、ＳｉＯ₂ 膜に
代えてエッチングストッパー機能を有する材料からなる
膜（例えばシリコン窒化膜）を設けることにより、ダミ
ー開口３０を形成する際に、ゲート配線６ａやゲート電
極６などがエッチングされることがない。

【００５１】また、ダミー開口３０を形成する平面上の
位置は、上方から見たときに配線が存在していない位置
を選ぶことが好ましいことはいうまでもない。配線が存
在していない位置は、設計データから容易に知ることが
できる。

【００５２】また、下側ＳｉＯ₂ 膜９ａは必ずしもなく
てもよい。その場合、下側仮設膜と上側仮設膜とを一体
化した１つの仮設膜を形成してから、この仮設膜に溝と
ホールとを形成することになる。

【００５３】（第２の実施形態）上記第１の実施形態で
は、基板被覆膜７まで貫通するダミー開口３０を設けた
が、このダミー開口３０は、途中のいずれかのカーボン
膜１０ａ又は１０ｂ、あるいはＳｉＯ₂ 膜９ａ又は９ｂ
まで形成してもよい。その方法としては、以下に説明す
るような２つの方法がある。

【００５４】第１の方法は、ダミー開口３０が形成され
る部分よりも下方の領域においては空気層に代えてシリ
コン酸化膜などを設ける方法であり、第２の方法は、ダ
ミー開口３０が形成される部分よりも下方の領域におい
ては、上記従来の方法を利用した空気層を設ける方法で
ある。

【００５５】図２（ａ）は、本実施形態の第１の方法に
よって形成される半導体装置の構造を示す図である。第
１配線層の下方にはＢＰＳＧ膜などからなる層間絶縁膜
４１が設けられており、その上方の領域においてのみ、
配線及びプラグの周囲が空気層４０になっている。図２
（ａ）におけるその他の各部の構造は上記図１（ｄ）に
示す半導体装置の構造と同じである。

【００５６】このような構造は、図１（ａ）に示す工程
で、基板の直上の下側カーボン膜１０ａに代えてＢＰＳ
Ｇ膜からなる層間絶縁膜４１を形成し、その後は、図１
（ａ）〜（ｄ）に示す工程と同様の処理を行なうことに
より容易に形成できる。

【００５７】図２（ａ）に示す構造では、トランジスタ
等の素子が形成された部分は層間絶縁膜４１によって確
実に保護することができる。一方、その上方の配線及び
プラグの周囲を空気層４０にすることで、第１の実施形
態と同様の寄生容量の小さい配線構造を得ることができ
る。また、最下層に厚い層間絶縁膜４１が存在すること
で、ダミー開口３０を形成する際に、ゲート配線やゲー
ト電極のエッチングを確実に防止できる効果もある。

【００５８】図２（ｂ）は、本実施形態の第２の方法に
よって形成された半導体装置の構造を示す図である。第
１配線層の配線及びプラグの周囲には上記従来の方法を
利用してダミー開口を設けずに形成された密閉空間とな
っている空気層５０が設けられており、その上方の配線
及びプラグの周囲のみが第１の実施形態と同様の空気層
４０になっている。図２におけるその他の各部の構造は
上記図１（ｄ）に示す半導体装置の構造と同じである。

【００５９】このような構造は、図１（ａ）に示す状態
からさらにＳｉＯ₂ 膜を形成し、この状態で酸素を利用
したアッシングを行ない、その後は、図１（ａ）〜
（ｄ）に示す工程と同様の処理を行なうことにより容易
に形成できる。そのとき、ダミー開口３０は最下方の下
側及び上側ＳｉＯ₂ 膜９ａ，９ｂを残すように形成する
のが普通であるが、制御が困難な場合は、上側ＳｉＯ₂
膜９ｂのみ又は下側及び上側ＳｉＯ₂ 膜９ａ，９ｂが開
口されてしまっても支障はない。

【００６０】図２（ｂ）に示す構造では、最下方の下側
及び上側ＳｉＯ₂ 膜９ａ，９ｂにダミー開口３０が形成
されない場合には、トランジスタ等の素子が形成された
部分は外部とほぼ遮断された空気層５０によって保護し
ながら、その上方の配線部分の周囲のみを外部と連通す
る空気層４０にすることで、第１の実施形態と同様に寄
生容量の小さい配線構造を得ることができる。また、ダ
ミー開口３０を最下層まで形成しなくてもよいので、ダ
ミー開口３０を形成する際に、ゲート配線やゲート電極
のエッチングを確実に防止できる効果もある。

【００６１】なお、本実施形態の上記第１，第２の方法
において、ダミー開口が形成されないＳｉＯ₂ 膜９ａ又
は９ｂの数は図２（ａ），（ｂ）に示す数とは限らな
い。例えば、第１の方法では、２つ以上の層間絶縁膜を
形成するようにしてもよいし、第２の方法では、最下方
の下側カーボン膜１０ａのみを従来の方法で除去するこ
とも、従来の図１０（ａ），（ｂ）に示すようなシング
ル・ダマシンプロセスを用いることで可能である。

【００６２】また、上記第１の実施形態と同様に、下側
ＳｉＯ₂ 膜９ａは必ずしもなくてもよい。

【００６３】（第３の実施形態）次に、第３の実施形態
に係る半導体装置の製造方法について、図３（ａ）〜
（ｄ）を参照しながら説明する。

【００６４】まず、図３（ａ）に示す工程では、Ｐ型シ
リコン基板１上にトレンチ分離領域２を形成した後、ソ
ース・ドレイン領域３、サイドウオール４、ゲート酸化
膜５、ゲート電極６及びゲート配線６ａを有するＭＯＳ
トランジスタを形成する。そして、その上に、ゲート電
極６，ゲート配線６ａ，シリコン基板１などを覆うＳｉ
Ｎからなる基板被覆膜１８と、仮設膜である下側ＳｉＯ
₂ 膜２０ａと、絶縁膜である下側ＳｉＮ膜１９ａと、上
側ＳｉＯ₂ 膜２０ｂとを順次堆積する。次に、下側Ｓｉ
Ｎ膜１９ａをストッパーとして、上側ＳｉＯ₂ 膜２０ｂ
に配線用溝を形成した後、配線用溝の底面から下側Ｓｉ
Ｏ₂ 膜２０ａ及び下側ＳｉＮ膜１９ａを貫通してソース
・ドレイン領域３に到達するコンタクトホールを開口す
る。ただし、先にコンタクトホールを形成した後配線用
溝を形成してもよい。さらに、基板の全面上にバリアメ
タル膜とＣｕ合金膜をスパッタ法を用いて堆積し、４０
０〜５００℃での熱処理により熱処理によりＣｕ合金膜
をリフローさせて配線用溝とコンタクトホール中にＣｕ
合金を充填する。その後、ＣＭＰにより平坦化を行っ
て、堆積されているバリアメタル及びＣｕ合金膜のうち
コンタクトホール及び配線用溝内に充填されている部分
以外の部分を除去する。その結果、配線用溝内に残存す
るバリアメタル膜１３及びＣｕ合金膜１７が第１配線層
の配線として機能する。また、コンタクトホール内に残
存するバリアメタル膜１３及びＣｕ合金膜１７が、第１
配線層の配線とソース・ドレイン領域３とを縦方向に接
続するプラグとして機能する。

【００６５】次に、図３（ｂ）に示す工程で、上側Ｓｉ
Ｎ膜１９ｂ，下側ＳｉＯ₂ 膜２０ａ，下側ＳｉＮ膜１９
ａ及び上側ＳｉＯ₂ 膜２０ｂの堆積、配線用溝及びバイ
ヤホールの形成、バリアメタル膜１３とＣｕ合金膜１７
の堆積と研磨を何回か繰り返すことにより、第２配線層
及び第３配線層の配線とプラグとが形成される。そし
て、最上層に、保護膜としても機能する上側ＳｉＮ膜１
９ｂを堆積する。

【００６６】次に、図３（ｃ）に示す工程で、最上層の
上側ＳｉＮ膜１９ｂに第３配線層（最上配線層）の配線
であるＣｕ合金膜１７のパッド部を露出させるための開
口１６を形成する。また、多層の下側及び上側ＳｉＯ₂
膜２０ａ，２０ｂと、下側及び上側ＳｉＮ膜１９ａ，１
９ｂを貫通して、トレンチ分離領域２上のゲート配線６
ａに達するダミー開口３０を形成する。本実施形態で
は、トレンチ分離領域２上のゲート配線６ａに到達する
ようにダミー開口３０の形成位置を決定している。トレ
ンチ分離領域２上のゲート配線６ａが存在していない領
域にダミー開口３０を形成すると、各ＳｉＯ₂ 膜２０
ａ，２０ｂと同じ材質により構成されているトレンチ分
離領域２もエッチングされてしまうおそれがあるので、
ゲート配線６ａ上に開口３０を形成することが望まし
い。

【００６７】次に、図３（ｄ）に示す工程で、ＨＦ水溶
液を用いて下側及び上側ＳｉＯ₂ 膜２０ａ，２０ｂをエ
ッチングする。この時、ＣｕはＨＦ水溶液ではエッチン
グされないため、配線及びコンタクト部はエッチングさ
れずに残る。これにより、いわゆる空中配線構造を有す
る半導体装置が得られる。つまり、各配線間が空気層４
０によって絶縁されるので、各配線間に比誘電率が１の
低誘電率膜が存在することになる。

【００６８】その後、例えば選択ＣＶＤ法により、露出
しているバリアメタル１３及びゲート電極６の上に例え
ばＳｉＯ₂ 膜からなる被覆絶縁膜１５を形成する。

【００６９】本実施形態の製造方法によれば、ダミー開
口３０を通じてウエットエッチングを行うことにより、
ＣＶＤ法による量産が容易なＳｉＮ膜、ＳｉＯ₂ 膜とい
う組み合わせを用いるので、下側及び上側ＳｉＮ膜１９
ａ，１９ｂを厚くして配線を連結する強度を高めること
ができるという利点を有する。

【００７０】しかも、バリアメタル膜１３及びＣｕ合金
膜１７からなる配線の表面が露出することなく被覆絶縁
膜１５によって覆われているので、上記第１の実施形態
の製造方法によって得られる空中配線構造を有する半導
体装置に比べ、配線周囲の物質の比誘電率は若干高くな
るとしても、水分や湿気等の侵入に対して短絡や腐食等
に起因する不具合がないので、より信頼性の高い配線構
造が得られる。このような被覆絶縁膜１５の形成は、上
記第１，第２の実施形態においても行なうことができ
る。

【００７１】なお、本実施形態では、空気層４０を形成
するために、ＨＦ水溶液によるウエットエッチングで除
去できるＳｉＯ₂ 膜２０ａ，２０ｂと除去できないＳｉ
Ｎ膜１９ａ，１９ｂの組み合わせを用いたが、選択的に
除去できる方法であればウエットエッチング以外の他の
方法を用いてもよい。特に、選択比が高ければ等方性の
ドライエッチングを用いることができる。

【００７２】また、ＳｉＯ₂ 膜２０ａ，２０ｂに代え
て、ＳｉＮ膜１９ａ，１９ｂに対して選択的にエッチン
グできる材料からなる膜を仮設膜として用いることもで
きる。場合によれば導電性の膜を仮設膜として用いても
よい。また、ＳｉＮ膜１９ａ，１９ｂに代えて、ＳｉＯ
₂ 膜２０ａ，２０ｂを除去する処理によって除去されな
い材料からなる絶縁膜を用いることもできる。

【００７３】本実施形態では、基板被覆膜１８まで貫通
するダミー開口３０を設けたが、このダミー開口３０
は、途中のいずれかのＳｉＯ₂ 膜２０ａ，２０ｂあるい
はＳｉＮ膜１９ａ，１９ｂまで形成して、その部分まで
の配線間の領域を空気層４０にするだけでもよい。すな
わち、上記第２の実施形態と同様の構造を採ることがで
きる。

【００７４】また、第１の実施形態と同様に、下側Ｓｉ
Ｎ膜１９ａは必ずしも設ける必要がない。

【００７５】（第４の実施形態）次に、第４の実施形態
に係る半導体装置の製造方法について、図４（ａ）〜
（ｃ）を参照しながら説明する。

【００７６】まず、図４（ａ）に示す工程では、上述の
第３の実施形態における図３（ａ）〜（ｄ）に示す工程
と同じ処理が行なわれ、Ｐ型シリコン基板１上にトレン
チ分離領域２、ソース・ドレイン領域３、サイドウオー
ル４、ゲート酸化膜５、ゲート電極６及びゲート配線６
ａを有するＭＯＳトランジスタが形成されている。さら
に、その上に、それぞれ３つの下側ＳｉＮ膜１９ａ，上
側ＳｉＮ膜１９ｂで支持されたバリアメタル膜１３とＣ
ｕ合金膜１７からなる配線及びプラグを有する多層配線
が形成される。また、最上層の上側ＳｉＮ膜１９ｂから
各ＳｉＮ膜１９ａ，１９ｂを貫通し、さらに、基板被覆
膜１８を貫通してゲート配線６ａに到達するダミー開口
３０が形成されている。また、配線及びプラグの周囲に
は空気層４０が形成されている。すなわち、空中配線構
造を有する半導体装置が形成されている。

【００７７】次に、図４（ｂ） に示す工程で、ダミー
開口３０から、２．８以下の比誘電率を有する低誘電率
材料を注入し、図４（ａ）に示す状態で存在している空
気層を低誘電率材料で満たして低誘電率膜２２を形成す
る。例えば有機系の塗布膜であるサイトップ（比誘電率
２．１）等を回転塗布し、その後必要に応じて塗布膜の
ベーキングを行えばよい。

【００７８】最後に、図４（ｃ）に示す工程で、低誘電
率膜２２に最上層配線となるＣｕ合金膜１７のパッド部
を露出させるための開口２３を形成する。

【００７９】本実施形態による配線構造においては、い
わゆる空中配線構造とは異なり、配線間に低誘電率材料
が充填されているので、各配線が低誘電率膜２２によっ
ても支持されることになり、多層配線構造の強度が増加
する。特に、本実施形態の工程では、Ｃｕ合金を４００
〜４５０℃の熱処理で溝内に埋め込んで銅配線を形成し
た後、２．８以下の比誘電率を持つ低誘電率膜２２を銅
配線間に充填するので、４００〜４５０℃の耐熱性を持
たない低誘電率膜と溝埋め込み型Ｃｕ配線とを併有する
半導体装置を無理なく形成することができる。したがっ
て、空中配線構造を有する配線構造に比べて比誘電率は
高くなるものの、配線の低抵抗化と配線間の絶縁膜の低
誘電率化により、安定した構造で配線遅延の低減を図る
ことができる。すなわち、総合的に最適な特性を有する
多層配線構造を実現できる。

【００８０】また、本実施形態では、３層ある配線の最
下層まで低誘電率膜２２を導入したが、 低誘電率膜２
２を導入するためのダミー開口３０を最下層よりも上の
配線まで形成しておき、そこまでの層に低誘電率膜２２
を充填してもよい。

【００８１】なお、本実施形態では、低誘電率膜２２を
流し込むようにしているが、ＣＶＤ法を用いて、空気層
４０を低誘電率膜で置き換えることができる。例えば、
ガスとしてＣ₄ Ｈ₈ とＣＨ₄ とを用い、平行平板電極型
のＲＦプラズマを用いて、３５０℃程度の温度下でプラ
ズマＣＶＤを行なうことにより、比誘電率が約２．４の
フッ素ドープのアモルファスカーボン（α−Ｃ：Ｆ）膜
を形成することができる。

【００８２】（第５の実施形態）次に、第５の実施形態
に係る半導体装置の製造方法について、図５（ａ）〜
（ｃ）を参照しながら説明する。

【００８３】まず、図５（ａ）に示す工程では、上述の
第３の実施形態における図３（ａ）〜（ｄ）に示す工程
と同じ処理が行なわれ、Ｐ型シリコン基板１上にトレン
チ分離領域２、ソース・ドレイン領域３、サイドウオー
ル４、ゲート酸化膜５、ゲート電極６及びゲート配線６
ａを有するＭＯＳトランジスタが形成されている。さら
に、その上に、それぞれ３つの下側ＳｉＮ膜１９ａ，上
側ＳｉＮ膜１９ｂで支持されたバリアメタル膜１３とＣ
ｕ合金膜１７からなる配線及びプラグを有する多層配線
が形成される。また、最上層の上側ＳｉＮ膜１９ｂから
各ＳｉＮ膜１９ａ，１９ｂを貫通し、さらに、基板被覆
膜１８を貫通してゲート配線６ａに到達するダミー開口
３０が形成されている。また、配線及びプラグの周囲に
は空気層４０が形成されている。すなわち、上記第４の
実施形態における図４（ａ）に示す構造と同様に、空中
配線構造を有する半導体装置が形成されている。ただ
し、本実施形態では、上記第４の実施形態とは異なり、
最上層の上側ＳｉＮ膜１９ｂには、最上層配線となるＣ
ｕ合金膜１７のパッド部を露出させるための開口１６を
形成しておく。

【００８４】次に、図５（ｂ）に示す工程で、開口１６
内に露出している最上のＣｕ合金膜１７にボンディング
ワイヤー２４を接続する。

【００８５】その後、図５（ｃ）に示す工程で、最上層
から最下層の配線層を通して開口されたダミー開口３０
から、２．８以下の比誘電率を有する低誘電率材料を注
入し、図５（ａ）に示す状態で存在している空気層を低
誘電率材料で満たして低誘電率膜２２を形成する。例え
ば有機系の塗布膜であるサイトップ（比誘電率２．１）
等を回転塗布し、その後必要に応じて塗布膜のベーキン
グを行えばよい。

【００８６】本実施形態の方法を用いても、配線は低誘
電率膜２２によっても支持されるので、上記第３の実施
形態と同様の効果を発揮しうる半導体装置が得られ、か
つ、本実施形態の半導体装置の製造方法によっても、４
００〜４５０℃の耐熱性を持たない低誘電率膜と溝埋め
込み型Ｃｕ配線とを併有する半導体装置を無理なく形成
することができる。

【００８７】加えて、本実施形態の製造方法によると、
図５（ａ）に示す工程で、最上層の上側ＳｉＮ膜１９ｂ
に、最上のＣｕ合金膜１７のパッド部を露出させるため
の開口１６が形成されているので、２．８以下の比誘電
率を有する低誘電率膜２２を銅配線間に導入した後、第
３の実施形態のように、あらためて最上層配線へのコン
タクトホールを開ける必要がないという利点がある。

【００８８】なお、本実施形態では、３層ある配線の最
下層まで低誘電率膜２２を導入したが、 低誘電率膜２
２を導入するためダミー開口を最下層よりも上の配線ま
で形成しておき、そこまでの層に低誘電率膜２２を導入
してもよい。

【００８９】また、上記第１の実施形態と同様に、下側
ＳｉＮ膜１９ａは必ずしもなくてもよい。

【００９０】（第６の実施形態）次に、上記各実施形態
のようなダマシン法による配線層の形成ではなく、金属
膜をエッチングによりパターニングして配線層を形成す
るという一般的な配線形成方法を採用した第６の実施形
態について説明する。

【００９１】図６（ａ）〜（ｃ）及び図７（ａ），
（ｂ）は、本実施形態における半導体装置の製造工程を
示す断面図である。

【００９２】まず、図６（ａ）に示す工程では、Ｐ型シ
リコン基板１上にトレンチ分離領域２を形成した後、ソ
ース・ドレイン領域３、サイドウオール４、ゲート酸化
膜５、ゲート電極６及びゲート配線６ａを有するＭＯＳ
トランジスタを形成する。その上に、ゲート電極６，ゲ
ート配線６ａ，シリコン基板１などを被覆するＳｉＯ₂
からなる基板被覆膜７と、仮設膜となるカーボン膜１０
と、ＳｉＯ₂ 膜９とを順次堆積する。次に、ＳｉＯ₂ 膜
９及びカーボン膜１０を貫通してソース・ドレイン領域
３に到達するコンタクトホールを開口する。さらに、基
板の全面上にバリアメタル膜とアルミニウム合金膜をス
パッタ法を用いて堆積し、この２つの膜をパターニング
する。その結果、カーボン膜１０上のバリアメタル膜１
３及びアルミニウム合金膜２５が第１配線層の配線とし
て機能する。また、コンタクトホール内に残存するバリ
アメタル膜１３及びアルミニウム合金膜２５が、第１配
線層の配線とソース・ドレイン領域３とを縦方向に接続
するプラグとして機能する。

【００９３】次に、図６（ｂ）に示す工程で、基板の全
面上に、ＳｉＯ₂ 膜２６を堆積する。このとき、ＳｉＯ
₂ 膜２６は、カーボン膜１０とアルミニウム合金膜２５
の上面及び両側面の上に形成される。さらに、この上に
カーボン膜１０を堆積した後、カーボン膜１０及びＳｉ
Ｏ₂ 膜２６を貫通してアルミニウム合金膜２５に到達す
るスルーホール２７を形成する。

【００９４】次に、図６（ｃ）に示す工程で、バリアメ
タル膜１３，アルミニウム合金膜２５の堆積及びパター
ニングと、カーボン膜１０，ＳｉＯ₂ 膜２６の堆積とを
何回か繰り返すことにより、第２配線層及び第３配線層
の配線とプラグとが形成される。最上層には、保護膜と
しても機能するＳｉＯ₂ 膜２６を堆積する。

【００９５】次に、図７（ａ）に示す工程で、最上層の
ＳｉＯ₂ 膜２６に、第３配線層（最上配線層）の配線で
あるアルミニウム合金膜２５のパッド部を露出させるた
めの開口１６を形成する。また、多層のカーボン膜１０
及びＳｉＯ₂ 膜２６と、基板被覆膜７とを貫通して、ト
レンチ分離領域２上のゲート配線６ａに達するダミー開
口３０を形成する。

【００９６】次に、図７（ｂ）に示す工程で、酸素を利
用したアッシングによりカーボン膜１０を除去する。そ
の結果、バリアメタル膜１３及びアルミニウム合金膜２
５からなる各配線層同士の間が空気層４０となる。これ
により、いわゆる空中配線構造を有する半導体装置が得
られる。つまり、各配線間が空気層４０によって絶縁さ
れるので、各配線間に比誘電率が１の低誘電率膜が存在
することになる。

【００９７】本実施形態により、上記第１の実施形態と
同様の構造上及び製造プロセス上の効果が得られる。加
えて、本実施形態では、金属膜をエッチングによりパタ
ーニングして配線層を形成するという汎用されているプ
ロセスを利用することができる。また、アルミニウム合
金膜２５とＳｉＯ₂ 膜２６との接触する面積が大きいの
で、ＳｉＯ₂ 膜２６によりアルミニウム合金膜２５を連
結する機能がより大きくなる利点もある。

【００９８】なお、本実施形態では、配線及びプラグの
主要部分をアルミニウム合金という共通の金属材料によ
り構成したが、例えばタングステン等からなるプラグと
アルミニウム合金膜からなる配線とを形成するように、
両者を相異なる材料により形成してもよい。

【００９９】また、本実施形態の方法においても、図２
に示す第２の実施形態のような最下層に層間絶縁膜４１
や密閉され空気層５０を残す構造を採用したり、第３の
実施形態のごとく除去される膜としてＳｉＯ₂ 膜を残る
絶縁膜としてＳｉＮ膜を用いたり、第４の実施形態のご
とく空気層４０を低誘電率膜２２で置換することができ
る。

【０１００】本実施形態では、各配線層の配線であるア
ルミニウム合金膜２５の側面及び上面に亘って接触する
ＳｉＯ₂ 膜２６のみを設けたが、金属膜をエッチングに
よりパターニングして配線層を形成する場合、金属膜の
下面に接して金属膜を連結する平板状の絶縁膜を設ける
ことができる。その方法として、以下のような変形形態
を採ることができる。

【０１０１】−第１の変形形態− 図８は、本実施形態の第１の変形形態に係る半導体装置
の製造工程の一部（図７（ａ）に相当する工程）を示す
断面図である。図８に示すように、カーボン膜１０の上
に平板状のＳｉＯ₂ 膜９を形成してから、コンタクトホ
ールの形成と、バリアメタル膜及びアルミニウム合金膜
の堆積とを行なってもよい。その後、バリアメタル１３
及びアルミニウム合金膜２５を形成した後、基板上にＳ
ｉＯ₂ 膜２６を堆積する。図８に示す構造においては、
ＳｉＯ₂ 膜９，２６によりアルミニウム合金膜２５を四
方から包むような状態で連結するので、ＳｉＯ₂ 膜９，
２６によりアルミニウム合金膜２５を極めて強固に接続
できる構造となる。

【０１０２】−第２の変形形態− 図９は、本実施形態の第２の変形形態に係る半導体装置
の構造を示す断面図である。図９に示すように、カーボ
ン膜１０の上に平板状のＳｉＯ₂ 膜９が設けられている
が、図８に示すようなＳｉＯ₂ 膜２６は設けられていな
い。このような構造は、図８に示す工程で、カーボン膜
１０の上に平板状のＳｉＯ₂ 膜９を形成してから、コン
タクトホールの形成と、バリアメタル膜及びアルミニウ
ム合金膜の堆積とを行なってこれらをパターニングする
ことにより実現する。原則としてアルミニウム合金膜２
５の上にはＳｉＯ₂ 膜２６を堆積しないが、最上の配線
層のアルミニウム合金膜２５の上にのみ、保護膜として
のＳｉＯ₂ 膜２９を堆積する。

【０１０３】図９に示す構造においても、ＳｉＯ₂ 膜９
の厚みを十分厚くしておけば、ＳｉＯ₂ 膜９によりアル
ミニウム合金膜２５を強固に接続できる構造となる。

【０１０４】（その他の実施形態）上記各実施形態にお
いて、仮設膜及び絶縁膜の組合せとして、カーボン膜と
ＳｉＯ₂ 膜、ＳｉＯ₂ 膜とＳｉＮ膜、のようにそれぞれ
単層膜を用いたが、これらのうちの一方又は双方が多層
膜であってもよい。

【０１０５】また、シリコン基板１上に、例えば抵抗素
子や容量素子等の受動素子や、ダイオード等が形成され
ていてもよい。

【０１０６】さらに、上記各実施形態では、Ｐ型シリコ
ン基板１上にトレンチ分離領域２、ソース・ドレイン領
域３、サイドウオール４、ゲート酸化膜５、ゲート電極
６及びゲート配線６ａを有するＭＯＳトランジスタを設
けたが、ＭＯＳトランジスタの代わりに、又はＭＯＳト
ランジスタに加えて、バイポーラトランジスタ等の他の
トランジスタが形成されていてもよい。

【０１０７】また、上記各実施形態においてそれぞれＳ
ｉＯ₂ ，ＳｉＮによって構成される基板被覆膜７，１８
膜は、カーボン膜１０ａ，１０ｂや、ＳｉＯ₂ 膜２０
ａ，２０ｂの除去方法がシリコン基板１やゲート電極６
などにダメージを与えない方法であれば省略してもよ
い。

【０１０８】また、上記各実施形態では、Ｃｕ合金を配
線材料として用いたが、Ｃｕ以外の導電性材料例えばＡ
ｌ等の金属ないしはその合金膜を用いてもよい。また、
バリアメタル膜１３は省略してもよい。

【０１０９】なお、比誘電率が２．８よりも低い材料と
しては、例えば有機ＳＯＧ（比誘電率が２．８程度）、
フッ素添加ポリイミド（比誘電率が２．７程度）、フッ
素化ポリアリルエーテル（比誘電率が２．６程度）、パ
リレン−Ｆ（比誘電率が２．４程度）、サイトップ（比
誘電率が２．１程度）、テフロン−ＡＦ（比誘電率が
１．９〜２．１）、ＨＳＱ（比誘電率が２．２〜２．
７）、ＰＡＥ（比誘電率が２．４３程度）、ＢＣＢ（比
誘電率が２．７程度）等があり、これらの材料を必要に
応じて選択して用いることができる。

【０１１０】上記各実施形態では、ダミー開口は１つし
か図示していないが、形成する余裕がある限りダミー開
口は多い方が好ましい。

【０１１１】また、上記第１〜第４の実施形態では、い
わゆるデュアル・ダマシン法を用いて、配線用溝とホー
ルとを形成した後、配線とプラグとを同時に形成するよ
うにしているが、ホールの形成及びプラグの形成と、配
線用溝の形成及び配線の形成とを個別に行なういわゆる
シングル・ダマシン法を用いてもよいことはいうまでも
ない。

【０１１２】図１２（ａ）〜（ｄ）は、シングル・ダマ
シン法による配線層の形成工程を示す断面図である。

【０１１３】まず、図１２（ａ）に示す工程で、基板の
上に、下側仮設膜を堆積した後、下側仮設膜にホールを
形成してからホール内に導電性材料を埋め込んでプラグ
を形成する。この基板は、半導体基板又は既に半導体基
板上に配線層が形成されているものいずれでもよい。ま
た、下側仮設膜は、上記第１の実施形態における下側カ
ーボン膜１０ａ、第３の実施形態における下側ＳｉＯ₂
膜２０ａにそれぞれ相当する部材である。

【０１１４】次に、図１２（ｂ）に示す工程で、基板上
に下側絶縁膜と上側仮設膜とを堆積する。この下側絶縁
膜は、上記第１の実施形態における下側ＳｉＯ₂ 膜９
ａ、上記第３の実施形態における下側ＳｉＮ膜１９ａに
それぞれ相当する部材である。また、上側仮設膜は、上
記第１の実施形態における上側カーボン膜１０ｂ、第３
の実施形態における上側ＳｉＯ₂ 膜２０ｂにそれぞれ相
当する部材である。

【０１１５】次に、図１２（ｃ）に示す工程で、上側仮
設膜に配線用溝を形成した後、導電性材料を配線用溝に
埋め込んで、配線を形成する。

【０１１６】次に、図１２（ｄ）に示す工程で、基板上
に、上側絶縁膜と下側仮設膜とを順次堆積する。この上
側絶縁膜は、上記第１の実施形態における上側ＳｉＯ₂
膜９ｂ、上記第３の実施形態における上側ＳｉＮ膜１９
ｂにそれぞれ相当する部材である。また、後の工程は、
既に説明した第１，第３の実施形態と同様であるので図
示及び説明を省略するが、図１２（ｄ）における最上の
下側仮設膜には次の配線層のプラグが形成される。

【０１１７】図１２（ａ）〜（ｄ）に示すシングル・ダ
マシン法によっても、上記第１，第３の実施形態と同様
の効果を有する空中配線構造が得られる。特に、このシ
ングル・ダマシン法の場合、半導体装置の高密度化がさ
らに進んでホールのアスペクト比が高くなった場合に有
利な方法といえる。

【０１１８】

【発明の効果】本発明の半導体装置によれば、多層配線
構造を有する半導体装置として、複数の絶縁膜によって
連結される配線を各配線層に設け、かつ絶縁膜を貫通す
るダミーホーを設けて、ダミー開口が形成された絶縁膜
によって連結される配線の周囲を空気層としたので、絶
縁膜を厚く形成することによる信頼性の向上と製造プロ
セスの簡素化によるコストの低減とを図ることができ
る。

【０１１９】本発明の半導体装置の製造方法によると、
シングル・ダマシンプロセスや、デュアル・ダマシンプ
ロセス、あるいは金属膜のパターニングプロセスを利用
して上述の半導体装置を低コストで形成することができ
る。

【図面の簡単な説明】

【図１】第１の実施形態に係るカーボン膜とＳｉＯ₂ 膜
とを利用して形成される空中配線構造を有する半導体装
置の製造工程を示す断面図である。

【図２】第２の実施形態に係る最下層に層間絶縁膜ある
いは密封空間を残した空中配線構造を有する半導体装置
の断面図である。

【図３】第３の実施形態に係るＳｉＯ₂ 膜とＳｉＮ膜と
を利用して形成される空中配線構造を有する半導体装置
の製造工程を示す断面図である。

【図４】第４の実施形態に係る空中配線構造の空気層を
低誘電率膜で埋めて形成される半導体装置の製造工程を
示す断面図である。

【図５】第５の実施形態に係るボンディングワイヤを形
成した後空中配線構造の空気層を低誘電率膜で埋めて形
成される半導体装置の製造工程を示す断面図である。

【図６】第６の実施形態に係る金属膜のエッチングによ
るパターニング法を用いて形成される空中配線構造を有
する半導体装置の製造工程のうち、積層配線構造を形成
するまでの工程を示す断面図である。

【図７】第６の実施形態に係る金属膜のエッチングによ
るパターニング法を用いて形成される空中配線構造を有
する半導体装置の製造工程のうち、積層配線構造を形成
した後の工程を示す断面図である。

【図８】第６の実施形態の第１の変形形態に係る半導体
装置の構造を配線層の形成途中における構造で説明する
ための断面図である。

【図９】第６の実施形態の第２の変形形態に係る半導体
装置の構造を示す断面図である。

【図１０】従来のシングル・ダマシンプロセスを用いて
空中配線構造を形成する手順を示すための断面図及びプ
ロセスフロー図である。

【図１１】従来のデュアル・ダマシンプロセスを用いて
空中配線構造を形成する手順を示すための断面図及びプ
ロセスフロー図である。

【図１２】本発明の第１，第３の実施形態にシングル・
ダマシン法を利用する場合の工程を示す断面図である。

【符号の説明】

１ シリコン基板 ２ トレンチ分離領域 ３ ソース・ドレイン領域 ４ サイドウオール ５ ゲート酸化膜 ６ ゲート電極 ７ 基板被覆膜 ９ａ 下側ＳｉＯ₂ 膜（絶縁膜） ９ｂ 上側ＳｉＯ₂ 膜（絶縁膜） １０ａ 下側カーボン膜（仮設膜） １０ｂ 上側カーボン膜（仮設膜） １１ コンタクトホール（スルーホール） １２ 配線用溝 １３ バリアメタル膜（配線） １４ Ａｌ合金膜（配線） １５ 被覆絶縁膜 １６ 開口部 １７ Ｃｕ合金膜（配線） １８ 基板被覆膜 １９ａ 下側ＳｉＮ膜（絶縁膜） １９ｂ 上側ＳｉＮ膜（絶縁膜） ２０ａ 下側ＳｉＯ₂ 膜（仮設膜） ２０ｂ 上側ＳｉＯ₂ 膜（仮設膜） ２２ 低誘電率膜 ２３ 開口部 ２４ ボンディングワイヤー

Claims (14)

【特許請求の範囲】
1. 【請求項１】 半導体基板と、 上記半導体基板の上方で上記半導体基板からの高さがそ
   れぞれ異なる位置に設けられ、それぞれ複数の配線を含
   む複数の配線層と、 上記複数の配線層のうちいずれか１つの配線層の各配線
   と上記半導体基板との間、又はそれぞれ相異なる配線層
   に属する２つの配線同士の間を縦方向に接続するプラグ
   と、 上記各配線層ごとに設けられ、共通の配線層に属する各
   配線に接して各配線同士を横方向に連結する複数の絶縁
   膜と、 上記複数の絶縁膜のうち少なくとも最上の絶縁膜を貫通
   する開口とを備え、 上記開口が形成された絶縁膜の直下の領域及びその上方
   の領域における配線及プラグの周囲は空気層となってい
   ることを特徴とする半導体装置。
2. 【請求項２】 請求項１に記載の半導体装置において、 上記絶縁膜は、上記各配線の上面及び下面に接するよう
   に、上記複数の配線層の各々に２つずつ設けられている
   ことを特徴とする半導体装置。
3. 【請求項３】 請求項１又は２に記載の半導体装置にお
   いて、 上記配線及び上記プラグの露出した表面の上に形成され
   た被覆絶縁膜をさらに備えていることを特徴とする半導
   体装置。
4. 【請求項４】 半導体基板と、 上記半導体基板の上方で上記半導体基板からの高さがそ
   れぞれ異なる位置に設けられ、各々複数の配線を含む複
   数の配線層と、 上記半導体基板と上記複数の配線層のうちいずれか１つ
   の配線層の各配線との間、又はそれぞれ相異なる配線層
   に属する２つの配線同士の間を縦方向に接続するプラグ
   と、 上記各配線層ごとに設けられ、共通の配線層に属する各
   配線に接して各配線同士を横方向に連結する複数の第１
   絶縁膜と、 上記複数の第１絶縁膜のうち少なくとも最上の絶縁膜を
   貫通する開口とを備え、 上記開口が形成された第１絶縁膜の直下の領域及びその
   上方の領域における配線及プラグの周囲は、比誘電率が
   ２．８以下の低誘電率膜で満たされていることを特徴と
   する半導体装置。
5. 【請求項５】 基板の上にプラグと配線とを順次積層し
   てなる複数の配線層を形成し、上記各配線層ごとに、上
   記各配線を横方向に連結する絶縁膜と、上記プラグ及び
   配線の周囲を埋める仮設膜とを形成する第１の工程と、 上記第１の工程で形成された上記絶縁膜及び仮設膜のう
   ち少なくとも最上の絶縁膜及び最上の仮設膜に開口を形
   成する第２の工程と、 上記絶縁膜を残したまま上記仮設膜を除去することによ
   り、上記仮設膜が存在していた領域の少なくとも一部を
   空気層にする第３の工程とを備えている半導体装置の製
   造方法。
6. 【請求項６】 請求項５記載の半導体装置の製造方法に
   おいて、 上記第１の工程は、 基板の上に第１の仮設膜を形成する第１の副工程と、 上記第１の仮設膜にスルーホールを形成する第２の副工
   程と、 上記スルーホールに埋め込まれた導電性物質からなるプ
   ラグを形成する第３の副工程と、 上記第３の副工程の後、基板の上に第２の仮設膜を形成
   する第４の副工程と、 上記第２の仮設膜に配線パターンを有する溝を形成する
   第５の副工程と、 上記溝に埋め込まれた導電性物質からなる配線を形成す
   る第６の副工程と、 上記第６の副工程の後、基板上に絶縁膜を形成する第７
   の副工程と複数回繰り返すことにより行なわれることを
   特徴とする半導体装置の製造方法。
7. 【請求項７】 請求項５記載の半導体装置の製造方法に
   おいて、 上記第１の工程は、 半導体基板の上方に、仮設膜を形成する第１の副工程
   と、 上記仮設膜に溝と該溝の底面から下方に延びて上記仮設
   膜を貫通するスルーホールとを形成する第２の副工程
   と、 上記溝に埋め込まれた導電性物質からなる配線と上記ス
   ルーホールに埋め込まれた導電性材料からなるプラグと
   をそれぞれ形成する第３の副工程と、 上記第３の副工程の後に、基板上に上記配線に接する絶
   縁膜を形成する第４の副工程とを複数回繰り返すことに
   より行なわれることを特徴とする半導体装置の製造方
   法。
8. 【請求項８】 請求項５記載の半導体装置の製造方法に
   おいて、 上記第１の工程は、 半導体基板の上方に、仮設膜を形成する第１の副工程
   と、 上記仮設膜にスルーホールを形成する第２の副工程と、 上記スルーホールを埋めるプラグと該プラグに接続され
   上記仮設膜の上に延びる配線とを形成する第３の副工程
   と、 上記第１の副工程と上記第２の副工程との間、及び上記
   第３の副工程の後のうち少なくともいずれか一方のとき
   に、基板上に絶縁膜を形成する第４の副工程とを複数回
   繰り返すことにより行なわれることを特徴とする半導体
   装置の製造方法。
9. 【請求項９】 請求項５に記載の半導体装置の製造方法
   において、 上記第１の工程では、上記仮設膜の中間に、溝を形成す
   るためのエッチングストッパとなる中間の絶縁膜を形成
   する工程をさらに備えていることを特徴とする半導体装
   置の製造方法。
10. 【請求項１０】 請求項５に記載の半導体装置の製造方
    法において、 上記第１の工程では、上記仮設膜としてカーボン膜を形
    成し、 上記第３の工程では、酸素を利用したアッシングにより
    カーボン膜を除去することを特徴とする半導体装置の製
    造方法。
11. 【請求項１１】 請求項５に記載の半導体装置の製造方
    法において、 上記第１の工程では、上記仮設膜を上記絶縁膜に対する
    エッチング選択比の高い物質により形成し、 上記第３の工程では、等方性エッチングにより上記仮設
    膜を除去することを特徴とする半導体装置の製造方法。
12. 【請求項１２】 請求項５に記載の半導体装置の製造方
    法において、 上記第３の工程の後に、少なくとも上記開口を介して上
    記空気層内に絶縁性物質を導入して、上記配線及びプラ
    グの露出している表面上に被覆絶縁膜を形成する工程を
    さらに備えていることを特徴とする半導体装置の製造方
    法。
13. 【請求項１３】 請求項５に記載の半導体装置の製造方
    法において、 上記第３の工程の後に、少なくとも上記開口を介して上
    記空気層内に絶縁性物質を導入して、上記空気層を上記
    絶縁膜よりも誘電率の低い物質で埋めてなる低誘電率膜
    を形成する工程をさらに備えていることを特徴とする半
    導体装置の製造方法。
14. 【請求項１４】 請求項１３に記載の半導体装置の製造
    方法において、 上記第３の工程の後、上記低誘電率膜を形成する工程の
    前に、上記複数層の配線のうち最上層の配線にボンディ
    ングワイヤーを接続する工程をさらに備え、 上記低誘電率膜を形成する工程では、上記最上層の配線
    と上記ボンディングワイヤとの接続部を覆うように低誘
    電率膜を形成することを特徴とする半導体装置の製造方
    法。