JP2007074004A - 層間絶縁構造およびその形成方法 - Google Patents

層間絶縁構造およびその形成方法 Download PDF

Info

Publication number
JP2007074004A
JP2007074004A JP2006340595A JP2006340595A JP2007074004A JP 2007074004 A JP2007074004 A JP 2007074004A JP 2006340595 A JP2006340595 A JP 2006340595A JP 2006340595 A JP2006340595 A JP 2006340595A JP 2007074004 A JP2007074004 A JP 2007074004A
Authority
JP
Japan
Prior art keywords
layer
structure according
interlayer insulating
insulating structure
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006340595A
Other languages
English (en)
Inventor
Ten Suu Shien
テン スー シェン
Wei Pan
パン ウェイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of JP2007074004A publication Critical patent/JP2007074004A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】層間絶縁体、あるいは層内絶縁体および層間絶縁体としてエアギャップを統合する銅のインタコネクトを製造する方法を提供すること。
【解決手段】層間絶縁構造の形成方法であって、第１の金属層を提供する工程と、第１の犠牲層を堆積する工程と、エッチング停止層を堆積する工程と、第２の犠牲層を堆積する工程と、２層のハードマスクを形成する工程と、２層のハードマスクをパターニングしてビアマスクおよびトレンチマスクを生成する工程と、第２の犠牲層をエッチングしてビアを形成する工程と、エッチング停止層の剥き出し部分と第１の犠牲層とをエッチングして第１の金属層を剥き出しにする工程と、第２の犠牲層をエッチングしてトレンチを形成する工程と、バリア金属および銅を堆積し、平坦化して第２の金属層を形成する工程と、第１および第２の犠牲層を分解して上記犠牲層をエアギャップと交換する工程とを包含する。
【選択図】図１２

Description

本発明は、半導体デバイスにおけるインタコネクトの層間分離に関し、より詳細には、銅のインタコネクトの極めて低い誘電率（ｋ）分離を生成するための集積化プロセスに関する。
銅のインタコネクトは、２重ダマシンプロセスを用いて形成される。低誘電率の絶縁体材料の導入は、銅のインタコネクトを介して低誘電率の誘電体材料の第１層を堆積することによって達成され得る。これは、任意のエッチング停止バリア絶縁体、および、次に低誘電率材料の第２層が続き得る。次に、銅のインタコネクトに達するまで低誘電率材料の第２層、任意のエッチング停止バリア絶縁体、および低誘電率材料の第１層を介して、ビアをエッチングする。次に、低誘電率材料の第２層にトレンチをエッチングして、銅のインタコネクトの別の層の形成を支援する。バリア金属および銅は、スパッタリング、化学蒸着（ＣＶＤ）法、電気化学的蒸着法、またはこれら方法の組み合わせによって堆積される。次に、堆積した銅（および、おそらくバリア金属）は化学的機械的研磨（ＣＭＰ）を用いて平坦化され、銅のインタコネクトを形成する。
銅に対する層内絶縁用にエアギャップが用いられてきたが、層間の銅層では酸化シリコンが用いらてきた。エアギャップは、ＵｎｉｔｙＴＭ犠牲ポリマーを分解して形成される。しかし、銅は酸化物と直接接触する。このことによって、銅は酸化物中に拡散され、リーク電流フローが隣接する銅線間に生じ得る。
従って、層間絶縁体、あるいは層内絶縁体および層間絶縁体としてエアギャップを統合する銅のインタコネクトを製造する方法を提供する。提供される方法により、犠牲ポリマーを堆積し、パターニングして、金属層を形成する。この犠牲ポリマーは分解して、アニーリング中にエアギャップになることができる。犠牲ポリマーとしての使用が可能な候補の１つは、１２ｗｔ％のメシチレン溶液として溶解されたブチルノルボルネンおよびトリエトキシシリルノルボルネンのコポリマーである。
第１の複数の金属線を含む第１の金属層と、第２の複数の金属線および該第１の金属層に接続された少なくとも１つのビアを備える第２の金属層と、第１の金属層と第２の金属層との間に挿入されたエアギャップとを備え、それにより上記目的が達成される。
第１の金属層を含む隣接した金属線間に挿入されたエアギャップをさらに備えてもよい。
第１の金属層は、バリア金属および銅を含んでもよい。
第１の金属層が少なくとも部分的に下層をなす酸化膜層をさらに含んでもよい。
第２の金属層が少なくとも部分的に下層をなす酸化膜層をさらに含んでもよい。
第１の金属線を含む金属線の第１の部分および第２の金属線を含む金属線の第２の部分は、エッジシールディング構造を形成してもよい。
複数のエッジシールディング構造は、デバイスの周囲に沿って広がり、それによってさらなる機械的な支持台が提供されてもよい。
層間絶縁構造を形成する方法であって、基板を覆う第１の金属層を提供する工程と、第１の金属層を覆う第１の犠牲層を堆積する工程と、第１の金属層を覆うエッチング停止層を堆積する工程と、エッチング停止層を覆う第２の犠牲層を堆積する工程と、第２の犠牲層を覆う２層のハードマスクを形成する工程と、２層のハードマスクをパターニングして、ビアマスクおよびトレンチマスクを生成する工程と、第２の犠牲層をエッチングして、エッチング停止層に達するまで部分的なビアを形成する工程と、エッチング停止層の剥き出しの部分をエッチングする工程と、第１の犠牲層をエッチングして、ビアを形成して、それによって第１の金属層を剥き出しにする工程と、第２の犠牲層をエッチングして、トレンチを形成する工程と、バリア金属および銅を堆積する工程と、バリア金属および銅を平坦化して、第２の金属層を形成する工程と、第１の犠牲層および第２の犠牲層を分解して、第１の犠牲層および第２の犠牲層をエアギャップと取り替える工程と包含し、それにより上記目的が達成される。
第１の金属層は銅を含んでもよい。
２層のハードマスクは、二酸化シリコン層、それに続く窒化シリコン層を含んでもよい。
２層のハードマスクは、窒化シリコン層、それに続く二酸化シリコンを含んでもよい。
第１の犠牲層を堆積する工程は、スピンコートする工程をさらに含んでもよい。
第１の犠牲層は犠牲ポリマーを含んでもよい。
犠牲ポリマーは、ブチルノルボルネンおよびトリエトキシシリルノルボルネンのコポリマーを含んでもよい。
犠牲ポリマーは、６〜１２ｗｔ％のメシチレン溶液として溶解されたブチルノルボルネンおよびトリエトキシシリルノルボルネンのコポリマーを含んでもよい。
犠牲ポリマーは、ＵｎｉｔｙＴＭ犠牲ポリマーを含んでもよい。
犠牲ポリマーは、６〜１２ｗｔ％のメシチレン溶液として溶解されたＵｎｉｔｙＴＭ犠牲ポリマーを含んでもよい。
エッチング停止層は二酸化シリコンを含んでもよい。
第２の犠牲層は犠牲ポリマーを含んでもよい。
１に近似する有効絶縁体誘電率を有する層間絶縁体構造を提供する。層間絶縁体の実施形態は、第１の複数の金属線を含む第１の金属層と、第２の複数の金属線と第１の金属層に接続された少なくとも１つのビアとを含む第２の金属層と、第１の金属層と第２の金属層との間に挿入されるエアギャップとを含む。１実施形態において、エアギャップはまた、どちらか一方の金属層上の金属線間にあり、層内絶縁体および層間絶縁体として作用する。
層間絶縁体、あるいは層内絶縁体および層間絶縁体としてエアギャップを統合する銅のインタコネクトを製造する方法を提供する。
図１は、初期段階の製造に続くデバイス領域１４を備える基板１２を含むインタコネクト構造１０を示す。図面に示される１実施形態において、基板１２と第１の絶縁体を覆うように形成される金属線との間の第１の絶縁体として酸化物が使用される。別の実施形態において、別の低誘電率材料を酸化物の代わりに用いることができる。すなわち、ＵｎｉｔｙＴＭ犠牲ポリマーを、記載されるように上部絶縁層の形成に関する使用のために用いることができる。
初期段階の製造が終了した後、第１の絶縁体層１６（これは、好適には二酸化シリコンであり、約５００ｎｍ〜１０００ｎｍの厚さである）が基板上に堆積して、ＣＭＰ平坦化をして、基板１２と第１の金属線（まだ形成されていない）との間に誘電体層を形成する。第１の犠牲層１８を、約５００ｎｍ〜８００ｎｍの厚さにスピンコートする。１実施形態において、第１の犠牲層１８は、ＵｎｉｔｙＴＭ犠牲ポリマーを含む。ＵｎｉｔｙＴＭ犠牲ポリマーは、オハイオ州クリーブランドのＢＦＧｏｏｄｒｉｃｈから市販されている。ＵｎｉｔｙＴＭ犠牲ポリマーは、ブチルノルボルネンおよびトリエトキシシリルノルボルネンのコポリマーである。ＵｎｉｔｙＴＭ犠牲ポリマーは、スピンコート用に６〜１２ｗｔ％のメシチレン溶液として溶解された。第１の犠牲層１８はＵｎｉｔｙＴＭ犠牲ポリマーであり、好適には、約３〜５分間、約９５℃〜１２０℃でソフトベークされる。このソフトベークに続いて硬化処理が行われる。このＵｎｉｔｙＴＭ犠牲ポリマーは、好適には、約１〜２時間、約２００℃〜２５０℃で真空または窒素環境下で硬化される。約２０ｎｍ〜５０ｎｍの厚さの窒化物ハードマスク２０の堆積に続いて、約２０ｎｍ〜５０ｎｍの厚さの酸化物ハードマスク２２の堆積が行われ、自己整合のビア形成のために第１の犠牲層１８上に二重のハードマスクを形成する。このことを図１に示す。あるいは、エッチングの手順をわずかに変更する必要があり得るが、酸化物ハードマスク２２を最初に形成して、上を覆う窒化物ハードマスク２０がその上に形成され得る。
第１のフォトレジスト層を酸化物ハードマスク２２上に堆積して、パターニングする。この酸化物ハードマスクをエッチングして、酸化物ハードマスクにビアの開口を形成する。説明を簡略化するため、図面に示されるように、複数のビアの開口が同時に形成されるが、１つのビアの開口について論じる。
第２のフォトレジスト層を、堆積し、パターニングして、トレンチマスクが形成される。窒化物ハードマスク２０を、酸化物ハードマスク２２に形成されたビアの開口でエッチングして、窒化物のビアの開口２４が形成される。次に、酸化物ハードマスクをエッチングして、トレンチの開口２６が形成される。図２に示されるように、ビアおよびトレンチをエッチングする前に、このレジストを剥ぎ取り得る。または、このレジストを完全の状態で残したまま、エッチングした後にレジストを剥ぎ取り得る。
図３は、パターニングが続く、ハードマスクの上部の平面図を示し、図２の断面図に対応する。ビアの開口２４は、図示されるように、トレンチ幅の方に大きくなり得る。
次に、図４を参照して、第１の犠牲層１８をエッチングし、酸化物ハードマスク２２または窒化物ハードマスク２０の一方が第１の犠牲層１８を保護していない箇所で、ビアの開口３０を形成する。第１の犠牲層１８をエッチングする方法は、第１の犠牲層で選択される材料による。第１の犠牲層にＵｎｉｔｙＴＭ犠牲ポリマーを用いる場合、ドライエッチングプロセス（例えば、酸素プラズマエッチング、または他の適切なエッチングプロセス）を用いてエッチングされ得る。
次に、図５を参照して、１実施形態において、酸化物ハードマスク２２を用いて、選択的に窒化物ハードマスク２０をエッチングして、酸化物にトレンチパターンを形成する。１実施形態において、図示されるように、窒化物ハードマスク２２をエッチングした後、酸化物ハードマスクを除去する。あるいは、酸化物ハードマスク２２を完全に残したまま、その後に続くエッチングプロセス中に除去する。次に、図６を参照して、窒化物ハードマスク２０を用いて、第１の犠牲層１８をエッチングして、トレンチ３２を形成する。ビア３０がデバイス領域１４に達するまで、第１の絶縁層１６をエッチングして、ビア３０を拡大する。別の実施形態において、二酸化シリコンをエッチング（例えば、Ｃ３Ｆ８およびアルゴンを含むプラズマを用いてもよい）する間、第１の犠牲層１８は、マスクとして作用する。さらに他の化学エッチングを利用して、第１の犠牲層をエッチングすることなく二酸化シリコンをエッチングすることもできる。次に、ＵｎｉｔｙＴＭ犠牲ポリマーを第１の犠牲層として用いる場合、第１の犠牲層１８を選択的にエッチング（好適には、酸素を含むプラズマを用いる）し、トレンチ３２を形成する。用いるエッチング手順またはエッチングプロセスに関係なく、生じる構造物は、図６で示されるように、トレンチおよびビアを形成している。
次に、図７を参照して、バリア金属４０および銅４２を堆積し、ＣＭＰ平坦化をする。１実施形態において、さらに窒化物ハードマスク２０を除去する。
別の実施形態において、第１の絶縁層も犠牲層（例えば、ＵｎｉｔｙＴＭ犠牲ポリマー）である。酸化物の薄膜を堆積し、ＣＭＰ平坦化をする。次に、初期の犠牲層を堆積する。あるいは、初期段階処理の後、二酸化シリコン層を約５０ｎｍ〜２００ｎｍに堆積して、続いて初期の犠牲層の堆積およびＣＭＰ平坦化をする。代替の酸化膜層を第１の層内の犠牲層で堆積する。１実施形態において、バリア金属の堆積および銅の堆積に続いて、初期の犠牲層を第１の銅レベルと基板との間に挿入する。処理の完了後、これにより、第１の銅レベルと基板との間にエアギャップが生成する。
次に、図８を参照して、第２の犠牲層４４を、約５００ｎｍ〜１５００ｎｍの厚さに堆積する。１実施形態において、この第２の犠牲層は、ＵｎｉｔｙＴＭ犠牲ポリマーであり、スピンコートによって堆積される。エッチング停止層４６を、約５０ｎｍ〜１００ｎｍの厚さに第２の犠牲層上に堆積する。エッチング停止材料は、好適には、二酸化シリコンである。同じ材料である必要はないが、好ましくは他の犠牲層と同じ材料である第３の犠牲層を、約５００ｎｍ〜８００ｎｍの厚さに堆積する。ＵｎｉｔｙＴＭ犠牲ポリマーを用いる場合、好適には、中間構造物１０を、約３分間、約１２０℃で加熱し、ＵｎｉｔｙＴＭ犠牲ポリマーを穏やかに硬化する。次に、２重のハードマスクを第３の犠牲層４８に覆うように形成する。１実施形態において、第２の窒化物ハードマスク５０を、約２０ｎｍ〜５０ｎｍの厚さに堆積し、続いて第２の酸化物ハードマスク５２を、約２０ｎｍ〜５０ｎｍの厚さに堆積する。
上述したように、第３のフォトレジスト層を酸化物ハードマスク５２上に堆積し、パターニングする。酸化物ハードマスクをエッチングし、酸化物ハードマスクにビアの開口を形成する。図面に示されるように、複数のビアの開口が、同時に形成されるが、説明を簡略化するために、１つのビアの開口について説明する。
第４のフォトレジスト層を堆積し、パターニングして、トレンチマスクを形成する。酸化物ハードマスク５２に形成されるビアの開口で窒化物ハードマスク５０をエッチングして、窒化物ビアの開口を形成する。次に、酸化物ハードマスクをエッチングして、トレンチの開口を形成する。
第３の犠牲層４８をエッチングして、部分的なビアを形成する。１実施形態において、エッチング停止層４６の剥き出し部分に沿って第２の酸化物ハードマスクを除去し、エッチング停止層４６にビアの開口を形成する。第２の犠牲層をエッチングして、第２のレベルのビア６０を形成し、第３の犠牲層をエッチングして、第２のレベルのトレンチ６２を形成する間、第２の窒化物ハードマスクおよびエッチング停止層はマスクとして作用する。図９は、インタコネクト構造１０を示し、第２層のビアおよびトレンチの形成が続く。
別の実施形態において、第２の酸化物ハードマスクを、第２の窒化物ハードマスクの前に堆積する。この場合、第３のフォトレジスト層を、第２の窒化物ハードマスク上に堆積して、第２の酸化物ハードマスクにおいてビアの開口がエッチングされ得るようにパターニングする。次に、酸化物ハードマスクにおいてビアの開口をエッチングする。第４のフォトレジスト層を堆積して、トレンチマスクを第２の窒化物ハードマスクへとパターニングする。次に、エッチング停止層４６に至るまで第３の犠牲層４８をエッチングする。次に、第２の窒化物ハードマスクを除去する。第２の酸化物ハードマスクの除去に引き続き、ビアの開口より下方でエッチング停止層の一部を剥き出しにする。次に、第３の犠牲層および第２の犠牲層をエッチングして、図９に示されるようにビア構造およびトレンチ構造を形成する。
次に、図１０を参照すると、バリア金属７０および銅７２を堆積して、ＣＭＰ平坦化をする。１実施形態において、さらに第２の窒化物ハードマスクを除去する。
さらなる犠牲層、エッチング停止層、およびハードマスクを堆積する工程を繰り返し、続いて上述したように、パターニングする工程および選択的なエッチング工程を用いて、さらなるインタコネクトレベルを形成し得る。図１１に示すように、３つのインタコネクトレベルの全てが形成されている。上記プロセスを繰り返すことによって、さらなるレベルもまた可能である。最後のインタコネクトレベルを完了すると、窒化シリコンおよび窒化ボロンのキャッピング層８０を、約５ｎｍ〜１０ｎｍの厚さに堆積して、好適にはフォトレジストを用いてパターニングして、最上層の銅層を保護する。このキャッピング層は、好適には、最上層の金属線のトレンチよりわずかに大きくなるが、寸法的にはあまり重大な意味を持たない。次に、残っている全てのフォトレジスト材を剥ぎ取る。パシベーション層８２（好適には酸化物）を、約５００ｎｍ〜１５００ｎｍの厚さに堆積する。
次に、図１２を参照すると、全ての犠牲層を分解して、エアギャップ１００を有するインタコネクト構造１０を生成する。エアギャップ層１００は、層間絶縁体および層内絶縁体として機能する。ＵｎｉｔｙＴＭ犠牲ポリマーを用いた実施形態において、好適には、インタコネクト構造１０を、約４２５℃〜５００℃の温度で、窒素パージされた加熱炉でアニールして、ＵｎｉｔｙＴＭ犠牲ポリマーを分解して、全ての覆っている酸化物に浸透することを可能にする。
上述のプロセスに引き続き、エアギャップを層間絶縁体と層内絶縁体との両方として形成する。従って、エッチング停止層／スペースホルダーの酸化シリコンが非常に薄い場合、有効誘電率は、当然極めて１に近似する。極めて多くのインタコネクト層を有する集積回路に関して、エッチング停止層／スペースホルダーの酸化物の厚さは、機械的強度を強めるように厚くする必要があり得る。このことは、システムの有効誘電率を増大させる。最上層の銅表面は、窒化物を用いて保護される。銅と直接接触する酸化シリコンはない。従って、銅の拡散問題はなくなる。隣接した銅線間のリーク電流および銅層間のリーク電流が、極めて小さくなることが期待される。概略図は接触した２つの堆積物を示した。左側は、普通のインタコネクトになる傾向があった。右側の堆積物は、エッジシールディングを図示している。エッジシールディングは、エッチング停止層／スペースホルダーの酸化膜層および銅線の機械的な支持台のために必要とされる。１実施形態において、エッジシールディングをデバイスの周囲に分散して、さらなる機械的な支持台を提供する。別の実施形態において、エッジシールディングを、チップ領域の全体に渡る要点においてさらに提供する。エッジシールディングを、電源供給のバスラインまたはアースラインの１つとして用いてもよい。
エッチング停止層／スペースホルダーの酸化シリコンを、バリア金属を介して金属線に接着する。従って、バリア金属と銅とエッチング停止層／スペースホルダーの酸化物に対するバリア金属との間の良好な接着がより好ましい。この用途に対する好適なバリア金属は、ＴｉまたはＴｉＮである。
いくつかのスペースホルダーに加えて、好適な実施形態を説明してきたが、本発明は、任意の特定の実施形態に限定されない。どちらかと言えば、本発明の範囲は、上掲の特許請求の範囲およびその均等物によって規定される。
１に近似する有効誘電率を有する層間絶縁構造を提供する。層間絶縁の実施形態は、第１の複数の金属線を含む第１の金属層と、第２の複数の金属線、および第１の金属層に接続された少なくとも１つのビアとを含む第２の金属層と、第１の金属層と第２の金属層との間に挿入されたエアギャップとを含む。１実施形態において、エアギャップは、さらに、どちらか一方の金属層上の金属線間に存在して、層内絶縁および層間絶縁として役に立つ。また、犠牲ポリマーを堆積して、パターニングして、金属層を形成する方法を提供する。犠牲ポリマーを分解して、アニール中にエアギャップになることができる。
図１は、初期層およびハードマスクの堆積が続くインタコネクト構造の断面図である。 図２は、マスクする工程が続くインタコネクト構造の断面図である。 図３は、２重ハードマスクの上部を示す平面図である。 図４は、部分的なビアの形成の形成が続く断面図である。 図５は、窒化物トレンチマスクの形成が続く断面図である。 図６は、トレンチおよびビアの形成が続く断面図である。 図７は、バリア金属およびインタコネクトの堆積が続く断面図である。 図８は、さらなるインタコネクト層を形成するための層の堆積が続く断面図である。 図９は、さらなるトレンチおよびビアの形成が続く断面図である。 図１０は、バリア金属およびインタコネクトの堆積が続く断面図である。 図１１は、パシベーションが続く３つのインタコネクトレベルを示す断面図である。 図１２は、全ての犠牲層が分解して、インタコネクト間にエアギャップの形成が続く断面図である。

Claims (45)

  1. 第１の金属層と、第２の金属層と、該第１の金属層と該第２の金属層との間に形成されたエアギャップとを備える、層間絶縁構造。
  2. 前記第１の金属層と前記第２の金属層との間に第３の金属層が設けられている、請求項１に記載の層間絶縁構造。
  3. 前記第１の金属層は、少なくとも１つの第１金属線を備え、該第１金属線に隣接してエアーギャップが設けられている、請求項１に記載の層間絶縁構造。
  4. 前記第２の金属層は、少なくとも１つの第２金属線を備え、該第２金属線に隣接してエアーギャップが設けられている、請求項３に記載の層間絶縁構造。
  5. 前記第１の金属線および前記第２の金属線の表面が、それぞれ平坦化されている、請求項４に記載の層間絶縁構造。
  6. 前記第１金属線および前記第２金属線は、それぞれ、バリア金属および銅を有する、請求項４に記載の層間絶縁構造。
  7. 前記バリア金属は、前記第１金属線および前記第２金属線の底面および側面にそれぞれ設けられている、請求項６に記載の層間絶縁構造。
  8. 前記第１の金属層は、第１の酸化膜層上に設けられている、請求項１に記載の層間絶縁構造。
  9. 前記第２の金属層は、第２の酸化膜層上に設けられている、請求項１に記載の層間絶縁構造。
  10. 前記第１の金属線のいずれかと、前記第２の金属線のいずれかとが、ビアによって接続されている、請求項４に記載の層間絶縁構造。
  11. 前記ビアは、バリア金属および銅を有する、請求項１０に記載の層間絶縁構造。
  12. 前記バリア金属は、前記ビアの底面および側面に設けられている、請求項１１に記載の層間絶縁構造。
  13. 前記バリア金属は、ＴｉまたはＴｉＮである、請求項７または１１に記載の層間絶縁構造。
  14. 前記第１の金属層は基板上に設けられており、該基板がデバイス領域を有し、前記第１の金属層におけるいずれかの前記第１の金属線は、該デバイス領域に接続されている、請求項３に記載の層間絶縁構造。
  15. 前記第２の金属層のための機械的な支持台をさらに有する、請求項４に記載の層間絶縁構造。
  16. 前記支持台は、ビアを含んでいる、請求項１５に記載の層間絶縁構造。
  17. 前記第１の金属層は基板上に設けられており、該基板がデバイス領域を有し、前記第１の金属層における前記第１の金属線は、該デバイス領域および前記ビアに接続された第１部分を含んでおり、
    前記支持台は、該第１部分をさらに含んでいる、請求項１６に記載の層間絶縁構造。
  18. 前記支持台に含まれる前記ビアと前記第１金属線の第１部分とが、上下方向に重なっている、請求項１７に記載の層間絶縁構造。
  19. 前記支持台は、前記デバイス領域の周囲に分散している、請求項１８に記載の層間絶縁構造。
  20. 前記支持台は、チップ領域の全体にわたる要点に設けられている、請求項１８に記載の層間絶縁構造。
  21. 前記ビアを含む前記支持台は、電源供給のバスラインとして用いられる、請求項１８に記載の層間絶縁構造。
  22. 前記ビアを含む前記支持台は、アースラインとして用いられる、請求項１８に記載の層間絶縁構造。
  23. 前記第２の金属層上に、エアーギャップと、該エアーギャップを介して積層された金属層とを有する１または複数の積層構造が積層されている、請求項１に記載の層間絶縁構造。
  24. 前記金属層における最上層に位置する金属層が窒化物でキャップされている、請求項２３に記載の層間絶縁構造。
  25. 前記窒化物がパシベーション層で覆われている、請求項２４に記載の層間絶縁構造。
  26. 前記パシベーション層が酸化物である、請求項２５に記載の層間絶縁構造。
  27. 層間絶縁構造を形成する方法であって、
    基板上に第１の金属層を形成する工程と、
    該第１の金属層を覆う第１の犠牲層を堆積する工程と、
    該第１の犠牲層上に酸化膜層を堆積する工程と、
    該酸化膜層上に第２の犠牲層を堆積する工程と、
    該第２の犠牲層上に金属を堆積して第２金属層を形成する工程と、
    次いで、前記第１の犠牲層および前記第２の犠牲層を分解して、該第１の犠牲層および第２の犠牲層をエアギャップとする工程と
    を包含する、層間絶縁構造の形成方法。
  28. 前記第２の犠牲層を堆積する工程に次いで、該第２の犠牲層を覆うハードマスクを形成して、該ハードマスクをパターニングする工程をさらに包含する、請求項２７に記載の層間絶縁構造の形成方法。
  29. 前記ハードマスクが、前記第１の犠牲層にビアを形成するためのビアマスクと、前記第２の犠牲層にトレンチを形成するためのトレンチマスクとを有する、請求項２８に記載の層間絶縁構造の形成方法。
  30. 前記ハードマスクをパターニングする工程に次いで、前記第１の犠牲層にビアを形成する工程をさらに包含する、請求項２８に記載の層間絶縁構造の形成方法。
  31. 前記第１の犠牲層に前記ビアが形成された後に、前記トレンチマスクにて露出された前記第２の犠牲層を前記酸化膜層までエッチングすることによってトレンチを形成する工程をさらに包含する、請求項３０に記載の層間絶縁構造の形成方法。
  32. 前記第２金属層を形成する工程において、前記ビア内および前記トレンチ内に金属がそれぞれ堆積される、請求項３１に記載の層間絶縁構造の形成方法。
  33. 前記第２金属層を形成する工程において、前記ビア内および前記トレンチ内にバリア金属および銅が順番に堆積される、請求項３２に記載の層間絶縁構造の形成方法。
  34. 前記バリア金属および前記銅を堆積した後に、該バリア金属および該銅を平坦化する工程をさらに包含する、請求項３３に記載の層間絶縁構造の形成方法。
  35. 前記第１の金属層が銅である、請求項２７に記載の層間絶縁構造の形成方法。
  36. 前記ビアマスクは二酸化シリコン層であり、前記トレンチマスクは窒化シリコン層である、請求項２９に記載の層間絶縁構造の形成方法。
  37. 前記ビアマスクは、窒化シリコン層であり、前記トレンチマスクは二酸化シリコンである、請求項２９に記載の層間絶縁構造の形成方法。
  38. 前記第１の犠牲層を堆積する工程において、該第１の犠牲層がスピンコートされる、請求項２７に記載の層間絶縁構造の形成方法。
  39. 前記第１の犠牲層は犠牲ポリマーを含む、請求項２７に記載の層間絶縁構造の形成方法。
  40. 前記犠牲ポリマーは、ブチルノルボルネンおよびトリエトキシシリルノルボルネンのコポリマーを含む、請求項３９に記載の層間絶縁構造の形成方法。
  41. 前記犠牲ポリマーは、６〜１２ｗｔ％のメシチレン溶液として溶解されたブチルノルボルネンおよびトリエトキシシリルノルボルネンのコポリマーを含む、請求項３９に記載の層間絶縁構造の形成方法。
  42. 前記犠牲ポリマーは、Ｕｎｉｔｙ（商品名）犠牲ポリマーを含む、請求項３９に記載の層間絶縁構造の形成方法。
  43. 前記犠牲ポリマーは、６〜１２ｗｔ％のメシチレン溶液として溶解されたＵｎｉｔｙ（商品名）犠牲ポリマーを含む、請求項３９に記載の層間絶縁構造の形成方法。
  44. 前記酸化膜層が二酸化シリコンである、請求項２７に記載の層間絶縁構造の形成方法。
  45. 前記第２の犠牲層は犠牲ポリマーである、請求項２７に記載の層間絶縁構造の形成方法。
JP2006340595A 2001-09-28 2006-12-18 層間絶縁構造およびその形成方法 Pending JP2007074004A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/967,594 US6555467B2 (en) 2001-09-28 2001-09-28 Method of making air gaps copper interconnect

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002276401A Division JP4656803B2 (ja) 2001-09-28 2002-09-20 エアギャップの銅のインタコネクト

Publications (1)

Publication Number Publication Date
JP2007074004A true JP2007074004A (ja) 2007-03-22

Family

ID=25513021

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2002276401A Expired - Fee Related JP4656803B2 (ja) 2001-09-28 2002-09-20 エアギャップの銅のインタコネクト
JP2006340595A Pending JP2007074004A (ja) 2001-09-28 2006-12-18 層間絶縁構造およびその形成方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2002276401A Expired - Fee Related JP4656803B2 (ja) 2001-09-28 2002-09-20 エアギャップの銅のインタコネクト

Country Status (2)

Country Link
US (3) US6555467B2 (ja)
JP (2) JP4656803B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010248373A (ja) * 2009-04-15 2010-11-04 Sumitomo Bakelite Co Ltd 樹脂組成物およびそれを用いた半導体装置
US8026150B2 (en) 2008-06-09 2011-09-27 Tokyo Electron Limited Semiconductor device manufacturing method and storage medium
JPWO2013161249A1 (ja) * 2012-04-24 2015-12-21 株式会社ソシオネクスト 半導体装置
JP2020094167A (ja) * 2018-12-11 2020-06-18 住友ベークライト株式会社 樹脂組成物および電子デバイス製造方法

Families Citing this family (221)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002059939A2 (en) * 2000-11-22 2002-08-01 The Johns Hopkins University Method for fabricating a semiconductor device
JP3563030B2 (ja) * 2000-12-06 2004-09-08 シャープ株式会社 半導体装置の製造方法
JP2002198370A (ja) * 2000-12-26 2002-07-12 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
US6984892B2 (en) * 2001-03-28 2006-01-10 Lam Research Corporation Semiconductor structure implementing low-K dielectric materials and supporting stubs
US6835616B1 (en) 2002-01-29 2004-12-28 Cypress Semiconductor Corporation Method of forming a floating metal structure in an integrated circuit
US7026235B1 (en) * 2002-02-07 2006-04-11 Cypress Semiconductor Corporation Dual-damascene process and associated floating metal structures
US6908829B2 (en) * 2002-03-11 2005-06-21 Intel Corporation Method of forming an air gap intermetal layer dielectric (ILD) by utilizing a dielectric material to bridge underlying metal lines
US20030183916A1 (en) * 2002-03-27 2003-10-02 John Heck Packaging microelectromechanical systems
DE10227615A1 (de) * 2002-06-20 2004-01-15 Infineon Technologies Ag Schicht-Anordnung und Verfahren zum Herstellen einer Schicht-Anordnung
JP4334844B2 (ja) * 2002-06-26 2009-09-30 東京エレクトロン株式会社 デバイス用溝構造体の製造方法
JP3974470B2 (ja) * 2002-07-22 2007-09-12 株式会社東芝 半導体装置
US6838372B2 (en) * 2002-09-25 2005-01-04 Cookson Electronics, Inc. Via interconnect forming process and electronic component product thereof
US6867125B2 (en) * 2002-09-26 2005-03-15 Intel Corporation Creating air gap in multi-level metal interconnects using electron beam to remove sacrificial material
US7126223B2 (en) * 2002-09-30 2006-10-24 Intel Corporation Semiconductor device formed with an air gap using etch back of inter layer dielectric (ILD)
US6949456B2 (en) * 2002-10-31 2005-09-27 Asm Japan K.K. Method for manufacturing semiconductor device having porous structure with air-gaps
US7138329B2 (en) * 2002-11-15 2006-11-21 United Microelectronics Corporation Air gap for tungsten/aluminum plug applications
US7449407B2 (en) * 2002-11-15 2008-11-11 United Microelectronics Corporation Air gap for dual damascene applications
US6917109B2 (en) * 2002-11-15 2005-07-12 United Micorelectronics, Corp. Air gap structure and formation method for reducing undesired capacitive coupling between interconnects in an integrated circuit device
US7294934B2 (en) * 2002-11-21 2007-11-13 Intel Corporation Low-K dielectric structure and method
US6861332B2 (en) * 2002-11-21 2005-03-01 Intel Corporation Air gap interconnect method
US6787456B1 (en) * 2003-03-20 2004-09-07 Agency For Science, Technology And Research Wafer-level inter-connector formation method
US6890828B2 (en) * 2003-06-05 2005-05-10 International Business Machines Corporation Method for supporting a bond pad in a multilevel interconnect structure and support structure formed thereby
US6913946B2 (en) * 2003-06-13 2005-07-05 Aptos Corporation Method of making an ultimate low dielectric device
US6995073B2 (en) * 2003-07-16 2006-02-07 Intel Corporation Air gap integration
JP2005038971A (ja) * 2003-07-17 2005-02-10 Ebara Corp 半導体装置及びその製造方法
TW200504932A (en) * 2003-07-31 2005-02-01 Winbond Electronics Corp Dual-damascene opening structure, and fabrication method for dual-damascene interconnect
FR2858876B1 (fr) * 2003-08-12 2006-03-03 St Microelectronics Sa Procede de formation sous une couche mince d'un premier materiau de portions d'un autre materiau et/ou de zones de vide
US7361991B2 (en) * 2003-09-19 2008-04-22 International Business Machines Corporation Closed air gap interconnect structure
DE10353767B4 (de) * 2003-11-17 2005-09-29 Infineon Technologies Ag Vorrichtung zur Häusung einer mikromechanischen Struktur und Verfahren zur Herstellung derselben
US7084479B2 (en) * 2003-12-08 2006-08-01 International Business Machines Corporation Line level air gaps
KR100571391B1 (ko) * 2003-12-23 2006-04-14 동부아남반도체 주식회사 반도체 소자의 금속 배선 구조의 제조 방법
TWI273671B (en) * 2004-03-18 2007-02-11 Imec Inter Uni Micro Electr Method of manufacturing a semiconductor device having damascene structures with air gaps
US7224068B2 (en) * 2004-04-06 2007-05-29 Taiwan Semiconductor Manufacturing Company, Ltd. Stable metal structure with tungsten plug
TWI229411B (en) * 2004-04-20 2005-03-11 Powerchip Semiconductor Corp Method of manufacturing a semiconductor device
US7005371B2 (en) * 2004-04-29 2006-02-28 International Business Machines Corporation Method of forming suspended transmission line structures in back end of line processing
US20060006538A1 (en) * 2004-07-02 2006-01-12 Lsi Logic Corporation Extreme low-K interconnect structure and method
US7094669B2 (en) * 2004-08-03 2006-08-22 Chartered Semiconductor Manufacturing Ltd Structure and method of liner air gap formation
US7294568B2 (en) * 2004-08-20 2007-11-13 Intel Corporation Formation of air gaps in an interconnect structure using a thin permeable hard mask and resulting structures
US20060125102A1 (en) * 2004-12-15 2006-06-15 Zhen-Cheng Wu Back end of line integration scheme
US7309653B2 (en) * 2005-02-24 2007-12-18 International Business Machines Corporation Method of forming damascene filament wires and the structure so formed
JP4679193B2 (ja) * 2005-03-22 2011-04-27 株式会社東芝 半導体装置の製造方法及び半導体装置
US7071099B1 (en) * 2005-05-19 2006-07-04 International Business Machines Corporation Forming of local and global wiring for semiconductor product
JP4197694B2 (ja) * 2005-08-10 2008-12-17 株式会社東芝 半導体装置およびその製造方法
CN1996589B (zh) * 2005-12-31 2010-10-13 上海集成电路研发中心有限公司 利用空气填充降低介电常数的大马士革结构及其制造方法
US7695897B2 (en) * 2006-05-08 2010-04-13 International Business Machines Corporation Structures and methods for low-k or ultra low-k interlayer dielectric pattern transfer
US7534696B2 (en) * 2006-05-08 2009-05-19 International Business Machines Corporation Multilayer interconnect structure containing air gaps and method for making
JP2008103610A (ja) * 2006-10-20 2008-05-01 Matsushita Electric Ind Co Ltd 半導体集積回路の配線構造およびその設計方法と設計装置
US7871922B2 (en) * 2007-04-10 2011-01-18 Taiwan Semiconductor Manufacturing Co., Ltd. Methods for forming interconnect structures that include forming air gaps between conductive structures
US7718525B2 (en) * 2007-06-29 2010-05-18 International Business Machines Corporation Metal interconnect forming methods and IC chip including metal interconnect
US7994639B2 (en) * 2007-07-31 2011-08-09 International Business Machines Corporation Microelectronic structure including dual damascene structure and high contrast alignment mark
US7829994B2 (en) * 2007-09-24 2010-11-09 Sixis, Inc. Semiconductor substrate elastomeric stack
US7709966B2 (en) * 2007-09-25 2010-05-04 Sixis, Inc. Large substrate structural vias
US20090087562A1 (en) * 2007-09-27 2009-04-02 Long Hua Lee Method of preparing cross-linked organic glasses for air-gap sacrificial layers
US8299622B2 (en) 2008-08-05 2012-10-30 International Business Machines Corporation IC having viabar interconnection and related method
US8110342B2 (en) * 2008-08-18 2012-02-07 United Microelectronics Corp. Method for forming an opening
JP2010108966A (ja) 2008-10-28 2010-05-13 Elpida Memory Inc 半導体装置及び半導体装置の製造方法
US8129834B2 (en) * 2009-01-26 2012-03-06 Research Triangle Institute Integral metal structure with conductive post portions
US8456009B2 (en) * 2010-02-18 2013-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure having an air-gap region and a method of manufacturing the same
JP2011238897A (ja) * 2010-04-13 2011-11-24 Canon Inc 検出装置及びその製造方法並びに検出システム
US9324576B2 (en) 2010-05-27 2016-04-26 Applied Materials, Inc. Selective etch for silicon films
US8765573B2 (en) 2010-09-20 2014-07-01 Applied Materials, Inc. Air gap formation
US8329575B2 (en) 2010-12-22 2012-12-11 Applied Materials, Inc. Fabrication of through-silicon vias on silicon wafers
US10283321B2 (en) 2011-01-18 2019-05-07 Applied Materials, Inc. Semiconductor processing system and methods using capacitively coupled plasma
US8999856B2 (en) 2011-03-14 2015-04-07 Applied Materials, Inc. Methods for etch of sin films
US9064815B2 (en) 2011-03-14 2015-06-23 Applied Materials, Inc. Methods for etch of metal and metal-oxide films
US8742598B2 (en) * 2011-10-05 2014-06-03 Infineon Technologies Ag Semiconductor structure and method for making same
US8808563B2 (en) 2011-10-07 2014-08-19 Applied Materials, Inc. Selective etch of silicon by way of metastable hydrogen termination
US8624394B2 (en) 2011-12-07 2014-01-07 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated technology for partial air gap low K deposition
US8859418B2 (en) * 2012-01-11 2014-10-14 Globalfoundries Inc. Methods of forming conductive structures using a dual metal hard mask technique
US9267739B2 (en) 2012-07-18 2016-02-23 Applied Materials, Inc. Pedestal with multi-zone temperature control and multiple purge capabilities
US9373517B2 (en) 2012-08-02 2016-06-21 Applied Materials, Inc. Semiconductor processing with DC assisted RF power for improved control
US9034770B2 (en) 2012-09-17 2015-05-19 Applied Materials, Inc. Differential silicon oxide etch
US9023734B2 (en) 2012-09-18 2015-05-05 Applied Materials, Inc. Radical-component oxide etch
US9390937B2 (en) 2012-09-20 2016-07-12 Applied Materials, Inc. Silicon-carbon-nitride selective etch
US9132436B2 (en) 2012-09-21 2015-09-15 Applied Materials, Inc. Chemical control features in wafer process equipment
JP6061610B2 (ja) * 2012-10-18 2017-01-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9728563B2 (en) * 2012-10-26 2017-08-08 Applied Materials, Inc. Combinatorial masking
US8969212B2 (en) 2012-11-20 2015-03-03 Applied Materials, Inc. Dry-etch selectivity
US8980763B2 (en) 2012-11-30 2015-03-17 Applied Materials, Inc. Dry-etch for selective tungsten removal
US9111877B2 (en) 2012-12-18 2015-08-18 Applied Materials, Inc. Non-local plasma oxide etch
US8921234B2 (en) 2012-12-21 2014-12-30 Applied Materials, Inc. Selective titanium nitride etching
US10256079B2 (en) 2013-02-08 2019-04-09 Applied Materials, Inc. Semiconductor processing systems having multiple plasma configurations
US9362130B2 (en) 2013-03-01 2016-06-07 Applied Materials, Inc. Enhanced etching processes using remote plasma sources
US8921235B2 (en) 2013-03-04 2014-12-30 Applied Materials, Inc. Controlled air gap formation
US9040422B2 (en) 2013-03-05 2015-05-26 Applied Materials, Inc. Selective titanium nitride removal
US20140271097A1 (en) 2013-03-15 2014-09-18 Applied Materials, Inc. Processing systems and methods for halide scavenging
US20140273432A1 (en) * 2013-03-15 2014-09-18 Byung-hee Kim Fabricating method of semiconductor device
JP2014209522A (ja) * 2013-04-16 2014-11-06 富士通株式会社 半導体装置及びその製造方法
KR102037830B1 (ko) * 2013-05-20 2019-10-29 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9493879B2 (en) 2013-07-12 2016-11-15 Applied Materials, Inc. Selective sputtering for pattern transfer
US9773648B2 (en) 2013-08-30 2017-09-26 Applied Materials, Inc. Dual discharge modes operation for remote plasma
US9576809B2 (en) 2013-11-04 2017-02-21 Applied Materials, Inc. Etch suppression with germanium
US9520303B2 (en) 2013-11-12 2016-12-13 Applied Materials, Inc. Aluminum selective etch
US9245762B2 (en) 2013-12-02 2016-01-26 Applied Materials, Inc. Procedure for etch rate consistency
US9287095B2 (en) 2013-12-17 2016-03-15 Applied Materials, Inc. Semiconductor system assemblies and methods of operation
US9287134B2 (en) 2014-01-17 2016-03-15 Applied Materials, Inc. Titanium oxide etch
US9396989B2 (en) 2014-01-27 2016-07-19 Applied Materials, Inc. Air gaps between copper lines
US9293568B2 (en) 2014-01-27 2016-03-22 Applied Materials, Inc. Method of fin patterning
US9385028B2 (en) 2014-02-03 2016-07-05 Applied Materials, Inc. Air gap process
US9499898B2 (en) 2014-03-03 2016-11-22 Applied Materials, Inc. Layered thin film heater and method of fabrication
US9299575B2 (en) 2014-03-17 2016-03-29 Applied Materials, Inc. Gas-phase tungsten etch
US9299537B2 (en) 2014-03-20 2016-03-29 Applied Materials, Inc. Radial waveguide systems and methods for post-match control of microwaves
US9903020B2 (en) 2014-03-31 2018-02-27 Applied Materials, Inc. Generation of compact alumina passivation layers on aluminum plasma equipment components
US9269590B2 (en) 2014-04-07 2016-02-23 Applied Materials, Inc. Spacer formation
US9309598B2 (en) 2014-05-28 2016-04-12 Applied Materials, Inc. Oxide and metal removal
US9406523B2 (en) 2014-06-19 2016-08-02 Applied Materials, Inc. Highly selective doped oxide removal method
US9378969B2 (en) 2014-06-19 2016-06-28 Applied Materials, Inc. Low temperature gas-phase carbon removal
US9679852B2 (en) 2014-07-01 2017-06-13 Micron Technology, Inc. Semiconductor constructions
US9269668B2 (en) 2014-07-17 2016-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect having air gaps and polymer wrapped conductive lines
US9425058B2 (en) 2014-07-24 2016-08-23 Applied Materials, Inc. Simplified litho-etch-litho-etch process
US10163792B2 (en) * 2014-07-28 2018-12-25 Qualcomm Incorporated Semiconductor device having an airgap defined at least partially by a protective structure
US9378978B2 (en) 2014-07-31 2016-06-28 Applied Materials, Inc. Integrated oxide recess and floating gate fin trimming
US9496167B2 (en) 2014-07-31 2016-11-15 Applied Materials, Inc. Integrated bit-line airgap formation and gate stack post clean
US9159606B1 (en) * 2014-07-31 2015-10-13 Applied Materials, Inc. Metal air gap
US9659753B2 (en) 2014-08-07 2017-05-23 Applied Materials, Inc. Grooved insulator to reduce leakage current
US9553102B2 (en) 2014-08-19 2017-01-24 Applied Materials, Inc. Tungsten separation
US9355856B2 (en) 2014-09-12 2016-05-31 Applied Materials, Inc. V trench dry etch
US9368364B2 (en) 2014-09-24 2016-06-14 Applied Materials, Inc. Silicon etch process with tunable selectivity to SiO2 and other materials
US9478434B2 (en) 2014-09-24 2016-10-25 Applied Materials, Inc. Chlorine-based hardmask removal
US9613822B2 (en) 2014-09-25 2017-04-04 Applied Materials, Inc. Oxide etch selectivity enhancement
US9355922B2 (en) 2014-10-14 2016-05-31 Applied Materials, Inc. Systems and methods for internal surface conditioning in plasma processing equipment
US9966240B2 (en) 2014-10-14 2018-05-08 Applied Materials, Inc. Systems and methods for internal surface conditioning assessment in plasma processing equipment
US9502293B2 (en) * 2014-11-18 2016-11-22 Globalfoundries Inc. Self-aligned via process flow
US11637002B2 (en) 2014-11-26 2023-04-25 Applied Materials, Inc. Methods and systems to enhance process uniformity
US9299583B1 (en) 2014-12-05 2016-03-29 Applied Materials, Inc. Aluminum oxide selective etch
US10224210B2 (en) 2014-12-09 2019-03-05 Applied Materials, Inc. Plasma processing system with direct outlet toroidal plasma source
US10573496B2 (en) 2014-12-09 2020-02-25 Applied Materials, Inc. Direct outlet toroidal plasma source
CN107004601B (zh) 2014-12-22 2021-05-14 英特尔公司 受益于气隙集成电容的过孔自对准和短路改善
US9502258B2 (en) 2014-12-23 2016-11-22 Applied Materials, Inc. Anisotropic gap etch
US9343272B1 (en) 2015-01-08 2016-05-17 Applied Materials, Inc. Self-aligned process
US11257693B2 (en) 2015-01-09 2022-02-22 Applied Materials, Inc. Methods and systems to improve pedestal temperature control
US9373522B1 (en) 2015-01-22 2016-06-21 Applied Mateials, Inc. Titanium nitride removal
US9449846B2 (en) 2015-01-28 2016-09-20 Applied Materials, Inc. Vertical gate separation
US9728437B2 (en) 2015-02-03 2017-08-08 Applied Materials, Inc. High temperature chuck for plasma processing systems
US20160225652A1 (en) 2015-02-03 2016-08-04 Applied Materials, Inc. Low temperature chuck for plasma processing systems
US9881805B2 (en) 2015-03-02 2018-01-30 Applied Materials, Inc. Silicon selective removal
US9431292B1 (en) * 2015-04-29 2016-08-30 Globalfoundries Inc. Alternate dual damascene method for forming interconnects
US9741593B2 (en) 2015-08-06 2017-08-22 Applied Materials, Inc. Thermal management systems and methods for wafer processing systems
US9691645B2 (en) 2015-08-06 2017-06-27 Applied Materials, Inc. Bolted wafer chuck thermal management systems and methods for wafer processing systems
US9349605B1 (en) 2015-08-07 2016-05-24 Applied Materials, Inc. Oxide etch selectivity systems and methods
US10504700B2 (en) 2015-08-27 2019-12-10 Applied Materials, Inc. Plasma etching systems and methods with secondary plasma injection
US10256141B2 (en) * 2015-09-23 2019-04-09 Intel Corporation Maskless air gap to prevent via punch through
KR102334736B1 (ko) * 2015-12-03 2021-12-03 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102616823B1 (ko) * 2015-12-16 2023-12-22 삼성전자주식회사 반도체 장치
US9991249B2 (en) 2016-02-11 2018-06-05 Samsung Electronics Co., Ltd. Integrated circuit and computer-implemented method of manufacturing the same
US9837355B2 (en) 2016-03-22 2017-12-05 International Business Machines Corporation Method for maximizing air gap in back end of the line interconnect through via landing modification
US10522371B2 (en) 2016-05-19 2019-12-31 Applied Materials, Inc. Systems and methods for improved semiconductor etching and component protection
US10504754B2 (en) 2016-05-19 2019-12-10 Applied Materials, Inc. Systems and methods for improved semiconductor etching and component protection
US9865484B1 (en) 2016-06-29 2018-01-09 Applied Materials, Inc. Selective etch using material modification and RF pulsing
US10269706B2 (en) * 2016-07-26 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
JP6872553B2 (ja) * 2016-08-25 2021-05-19 ソニーセミコンダクタソリューションズ株式会社 半導体装置、撮像装置、および半導体装置の製造方法
US10629473B2 (en) 2016-09-09 2020-04-21 Applied Materials, Inc. Footing removal for nitride spacer
US10062575B2 (en) 2016-09-09 2018-08-28 Applied Materials, Inc. Poly directional etch by oxidation
US10546729B2 (en) 2016-10-04 2020-01-28 Applied Materials, Inc. Dual-channel showerhead with improved profile
US9721789B1 (en) 2016-10-04 2017-08-01 Applied Materials, Inc. Saving ion-damaged spacers
US10062585B2 (en) 2016-10-04 2018-08-28 Applied Materials, Inc. Oxygen compatible plasma source
US9934942B1 (en) 2016-10-04 2018-04-03 Applied Materials, Inc. Chamber with flow-through source
US10062579B2 (en) 2016-10-07 2018-08-28 Applied Materials, Inc. Selective SiN lateral recess
US9947549B1 (en) 2016-10-10 2018-04-17 Applied Materials, Inc. Cobalt-containing material removal
US9768034B1 (en) 2016-11-11 2017-09-19 Applied Materials, Inc. Removal methods for high aspect ratio structures
US10163696B2 (en) 2016-11-11 2018-12-25 Applied Materials, Inc. Selective cobalt removal for bottom up gapfill
US10242908B2 (en) 2016-11-14 2019-03-26 Applied Materials, Inc. Airgap formation with damage-free copper
US10026621B2 (en) 2016-11-14 2018-07-17 Applied Materials, Inc. SiN spacer profile patterning
US10170517B2 (en) * 2016-12-13 2019-01-01 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming image sensor device
US10566206B2 (en) 2016-12-27 2020-02-18 Applied Materials, Inc. Systems and methods for anisotropic material breakthrough
US10998260B2 (en) 2016-12-30 2021-05-04 Intel Corporation Microelectronic devices having air gap structures integrated with interconnect for reduced parasitic capacitances
US10727114B2 (en) 2017-01-13 2020-07-28 International Business Machines Corporation Interconnect structure including airgaps and substractively etched metal lines
US10403507B2 (en) 2017-02-03 2019-09-03 Applied Materials, Inc. Shaped etch profile with oxidation
US10431429B2 (en) 2017-02-03 2019-10-01 Applied Materials, Inc. Systems and methods for radial and azimuthal control of plasma uniformity
US10043684B1 (en) 2017-02-06 2018-08-07 Applied Materials, Inc. Self-limiting atomic thermal etching systems and methods
US10319739B2 (en) 2017-02-08 2019-06-11 Applied Materials, Inc. Accommodating imperfectly aligned memory holes
US10943834B2 (en) 2017-03-13 2021-03-09 Applied Materials, Inc. Replacement contact process
US11094581B2 (en) 2017-03-22 2021-08-17 The Hong Kong University Of Science And Technology IC structure with air gaps and protective layer and method for manufacturing the same
US10319649B2 (en) 2017-04-11 2019-06-11 Applied Materials, Inc. Optical emission spectroscopy (OES) for remote plasma monitoring
US11276559B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Semiconductor processing chamber for multiple precursor flow
US11276590B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Multi-zone semiconductor substrate supports
US10497579B2 (en) 2017-05-31 2019-12-03 Applied Materials, Inc. Water-free etching methods
US10049891B1 (en) 2017-05-31 2018-08-14 Applied Materials, Inc. Selective in situ cobalt residue removal
US10920320B2 (en) 2017-06-16 2021-02-16 Applied Materials, Inc. Plasma health determination in semiconductor substrate processing reactors
US10541246B2 (en) 2017-06-26 2020-01-21 Applied Materials, Inc. 3D flash memory cells which discourage cross-cell electrical tunneling
US10727080B2 (en) 2017-07-07 2020-07-28 Applied Materials, Inc. Tantalum-containing material removal
US10541184B2 (en) 2017-07-11 2020-01-21 Applied Materials, Inc. Optical emission spectroscopic techniques for monitoring etching
US10354889B2 (en) 2017-07-17 2019-07-16 Applied Materials, Inc. Non-halogen etching of silicon-containing materials
US10170336B1 (en) 2017-08-04 2019-01-01 Applied Materials, Inc. Methods for anisotropic control of selective silicon removal
US10043674B1 (en) 2017-08-04 2018-08-07 Applied Materials, Inc. Germanium etching systems and methods
US10297458B2 (en) 2017-08-07 2019-05-21 Applied Materials, Inc. Process window widening using coated parts in plasma etch processes
US10515896B2 (en) * 2017-08-31 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure for semiconductor device and methods of fabrication thereof
CN109545684B (zh) * 2017-09-22 2020-11-27 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US10283324B1 (en) 2017-10-24 2019-05-07 Applied Materials, Inc. Oxygen treatment for nitride etching
US10128086B1 (en) 2017-10-24 2018-11-13 Applied Materials, Inc. Silicon pretreatment for nitride removal
US11764062B2 (en) * 2017-11-13 2023-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor structure
US10256112B1 (en) 2017-12-08 2019-04-09 Applied Materials, Inc. Selective tungsten removal
US10903054B2 (en) 2017-12-19 2021-01-26 Applied Materials, Inc. Multi-zone gas distribution systems and methods
US11328909B2 (en) 2017-12-22 2022-05-10 Applied Materials, Inc. Chamber conditioning and removal processes
US10854426B2 (en) 2018-01-08 2020-12-01 Applied Materials, Inc. Metal recess for semiconductor structures
US10964512B2 (en) 2018-02-15 2021-03-30 Applied Materials, Inc. Semiconductor processing chamber multistage mixing apparatus and methods
US10679870B2 (en) 2018-02-15 2020-06-09 Applied Materials, Inc. Semiconductor processing chamber multistage mixing apparatus
TWI716818B (zh) 2018-02-28 2021-01-21 美商應用材料股份有限公司 形成氣隙的系統及方法
US10593560B2 (en) 2018-03-01 2020-03-17 Applied Materials, Inc. Magnetic induction plasma source for semiconductor processes and equipment
US10319600B1 (en) 2018-03-12 2019-06-11 Applied Materials, Inc. Thermal silicon etch
US10497573B2 (en) 2018-03-13 2019-12-03 Applied Materials, Inc. Selective atomic layer etching of semiconductor materials
US10573527B2 (en) 2018-04-06 2020-02-25 Applied Materials, Inc. Gas-phase selective etching systems and methods
US10490406B2 (en) 2018-04-10 2019-11-26 Appled Materials, Inc. Systems and methods for material breakthrough
US10699879B2 (en) 2018-04-17 2020-06-30 Applied Materials, Inc. Two piece electrode assembly with gap for plasma control
US10886137B2 (en) 2018-04-30 2021-01-05 Applied Materials, Inc. Selective nitride removal
US11244898B2 (en) * 2018-06-29 2022-02-08 Taiwan Semiconductor Manufacturing Co., Ltd Integrated circuit interconnect structures with air gaps
US10872778B2 (en) 2018-07-06 2020-12-22 Applied Materials, Inc. Systems and methods utilizing solid-phase etchants
US10755941B2 (en) 2018-07-06 2020-08-25 Applied Materials, Inc. Self-limiting selective etching systems and methods
US10672642B2 (en) 2018-07-24 2020-06-02 Applied Materials, Inc. Systems and methods for pedestal configuration
US10892198B2 (en) 2018-09-14 2021-01-12 Applied Materials, Inc. Systems and methods for improved performance in semiconductor processing
US11049755B2 (en) 2018-09-14 2021-06-29 Applied Materials, Inc. Semiconductor substrate supports with embedded RF shield
US11062887B2 (en) 2018-09-17 2021-07-13 Applied Materials, Inc. High temperature RF heater pedestals
US11417534B2 (en) 2018-09-21 2022-08-16 Applied Materials, Inc. Selective material removal
US11682560B2 (en) 2018-10-11 2023-06-20 Applied Materials, Inc. Systems and methods for hafnium-containing film removal
US10796949B2 (en) 2018-10-19 2020-10-06 International Business Machines Corporation Airgap vias in electrical interconnects
US11121002B2 (en) 2018-10-24 2021-09-14 Applied Materials, Inc. Systems and methods for etching metals and metal derivatives
US11437242B2 (en) 2018-11-27 2022-09-06 Applied Materials, Inc. Selective removal of silicon-containing materials
KR102634459B1 (ko) 2018-12-24 2024-02-05 삼성전자주식회사 반도체 장치 및 그 제조 방법
US11721527B2 (en) 2019-01-07 2023-08-08 Applied Materials, Inc. Processing chamber mixing systems
US10920319B2 (en) 2019-01-11 2021-02-16 Applied Materials, Inc. Ceramic showerheads with conductive electrodes
US11139302B2 (en) 2019-06-10 2021-10-05 Micron Technology, Inc. Integrated assemblies comprising spaces between bitlines and comprising conductive plates operationally proximate the bitlines, and methods of forming integrated assemblies

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02220464A (ja) * 1989-02-22 1990-09-03 Toshiba Corp 半導体装置及びその製造方法
JPH08102449A (ja) * 1994-08-23 1996-04-16 Texas Instr Inc <Ti> 有機含有誘電率材料を用いた自己整合コンタクト
JPH09237831A (ja) * 1995-12-28 1997-09-09 Toshiba Corp 半導体装置及びその製造方法
JPH11126820A (ja) * 1997-08-21 1999-05-11 Matsushita Electron Corp 半導体装置とその製造方法
JPH11317450A (ja) * 1998-05-06 1999-11-16 Sony Corp 半導体装置の製造方法
JP2000124306A (ja) * 1998-10-14 2000-04-28 Fujitsu Ltd 半導体装置及びその製造方法
JP2000294633A (ja) * 1999-04-07 2000-10-20 Sony Corp 半導体装置およびその製造方法
JP2001514798A (ja) * 1997-01-21 2001-09-11 ザ ビー．エフ．グッドリッチ カンパニー 超低静電容量配線のためのエアギャップを備える半導体装置の製造
JP2001267325A (ja) * 2000-02-10 2001-09-28 Internatl Business Mach Corp <Ibm> 低誘電率集積回路のクラック止めと酸素バリア

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69333551T2 (de) * 1993-02-04 2005-06-23 Cornell Research Foundation, Inc. Einzelmaskenprozess zum Herstellen von Mikrostrukturen, Einkristallherstellungsverfahren
US6057224A (en) * 1996-03-29 2000-05-02 Vlsi Technology, Inc. Methods for making semiconductor devices having air dielectric interconnect structures
US5821169A (en) * 1996-08-05 1998-10-13 Sharp Microelectronics Technology,Inc. Hard mask method for transferring a multi-level photoresist pattern
JP3526376B2 (ja) * 1996-08-21 2004-05-10 株式会社東芝 半導体装置及びその製造方法
US6140226A (en) * 1998-01-16 2000-10-31 International Business Machines Corporation Dual damascene processing for semiconductor chip interconnects
US6204165B1 (en) * 1999-06-24 2001-03-20 International Business Machines Corporation Practical air dielectric interconnections by post-processing standard CMOS wafers
US6556962B1 (en) * 1999-07-02 2003-04-29 Intel Corporation Method for reducing network costs and its application to domino circuits
US6596624B1 (en) * 1999-07-31 2003-07-22 International Business Machines Corporation Process for making low dielectric constant hollow chip structures by removing sacrificial dielectric material after the chip is joined to a chip carrier
JP2001102447A (ja) * 1999-09-30 2001-04-13 Mitsubishi Electric Corp コンタクト構造の製造方法
US20020160563A1 (en) * 2000-03-14 2002-10-31 International Business Machines Corporation Practical air dielectric interconnections by post-processing standard CMOS wafers
US6423629B1 (en) * 2000-05-31 2002-07-23 Kie Y. Ahn Multilevel copper interconnects with low-k dielectrics and air gaps
US6413852B1 (en) * 2000-08-31 2002-07-02 International Business Machines Corporation Method of forming multilevel interconnect structure containing air gaps including utilizing both sacrificial and placeholder material
US20020145201A1 (en) * 2001-04-04 2002-10-10 Armbrust Douglas Scott Method and apparatus for making air gap insulation for semiconductor devices
US20020187629A1 (en) * 2001-06-06 2002-12-12 I-Hsiung Huang Method for dual damascene process without using gap-filling materials
US20030008490A1 (en) * 2001-07-09 2003-01-09 Guoqiang Xing Dual hardmask process for the formation of copper/low-k interconnects

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02220464A (ja) * 1989-02-22 1990-09-03 Toshiba Corp 半導体装置及びその製造方法
JPH08102449A (ja) * 1994-08-23 1996-04-16 Texas Instr Inc <Ti> 有機含有誘電率材料を用いた自己整合コンタクト
JPH09237831A (ja) * 1995-12-28 1997-09-09 Toshiba Corp 半導体装置及びその製造方法
JP2001514798A (ja) * 1997-01-21 2001-09-11 ザ ビー．エフ．グッドリッチ カンパニー 超低静電容量配線のためのエアギャップを備える半導体装置の製造
JPH11126820A (ja) * 1997-08-21 1999-05-11 Matsushita Electron Corp 半導体装置とその製造方法
JPH11317450A (ja) * 1998-05-06 1999-11-16 Sony Corp 半導体装置の製造方法
JP2000124306A (ja) * 1998-10-14 2000-04-28 Fujitsu Ltd 半導体装置及びその製造方法
JP2000294633A (ja) * 1999-04-07 2000-10-20 Sony Corp 半導体装置およびその製造方法
JP2001267325A (ja) * 2000-02-10 2001-09-28 Internatl Business Mach Corp <Ibm> 低誘電率集積回路のクラック止めと酸素バリア

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8026150B2 (en) 2008-06-09 2011-09-27 Tokyo Electron Limited Semiconductor device manufacturing method and storage medium
JP2010248373A (ja) * 2009-04-15 2010-11-04 Sumitomo Bakelite Co Ltd 樹脂組成物およびそれを用いた半導体装置
JPWO2013161249A1 (ja) * 2012-04-24 2015-12-21 株式会社ソシオネクスト 半導体装置
JP2020094167A (ja) * 2018-12-11 2020-06-18 住友ベークライト株式会社 樹脂組成物および電子デバイス製造方法
JP7287076B2 (ja) 2018-12-11 2023-06-06 住友ベークライト株式会社 樹脂組成物および電子デバイス製造方法

Also Published As

Publication number Publication date
US6841844B2 (en) 2005-01-11
US20030064581A1 (en) 2003-04-03
US20030064577A1 (en) 2003-04-03
JP4656803B2 (ja) 2011-03-23
US6642138B2 (en) 2003-11-04
US6555467B2 (en) 2003-04-29
JP2003163264A (ja) 2003-06-06
US20030127740A1 (en) 2003-07-10

Similar Documents

Publication Publication Date Title
JP4656803B2 (ja) エアギャップの銅のインタコネクト
KR100482180B1 (ko) 반도체 소자 제조방법
US6051508A (en) Manufacturing method of semiconductor device
EP0388862B1 (en) Fabrication method of a semiconductor device having a planarized surface
CN1925151A (zh) 半导体结构及其制造方法
JP4293752B2 (ja) 半導体装置の製造方法
US6645864B1 (en) Physical vapor deposition of an amorphous silicon liner to eliminate resist poisoning
US20050140012A1 (en) Method for forming copper wiring of semiconductor device
US6682999B1 (en) Semiconductor device having multilevel interconnections and method of manufacture thereof
JP2008010824A (ja) 半導体メモリ素子の製造方法
KR100571407B1 (ko) 반도체 소자의 배선 제조 방법
US7365025B2 (en) Methods of forming dual-damascene interconnect structures on semiconductor substrates using multiple planarization layers having different porosity characteristics
US6143644A (en) Method to prevent passivation from keyhole damage and resist extrusion
KR100613384B1 (ko) 반도체 소자의 배선 형성방법
US7504334B2 (en) Semiconductor device and method for manufacturing same
KR100398584B1 (ko) 반도체 소자의 제조 방법
KR100349346B1 (ko) 반도체장치의 배선패턴 형성방법
KR100571408B1 (ko) 반도체 소자의 듀얼 다마신 배선 제조 방법
JPH025412A (ja) 集積回路基板上の装置をメタリゼーション層へ接続させる方法
US20040124528A1 (en) Metal line structures in semiconductor devices and methods of forming the same
KR970005683B1 (ko) 반도체 소자의 금속배선 형성방법
KR100996161B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법
KR100458589B1 (ko) 반도체 소자 제조 방법
KR100678008B1 (ko) 반도체 소자의 금속 배선 형성 방법
US20050142843A1 (en) Method for forming metallic interconnects in semiconductor devices

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080708

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090907

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091104

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091216

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100309

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100401

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20100702