JPH02220464A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH02220464A
JPH02220464A JP1040198A JP4019889A JPH02220464A JP H02220464 A JPH02220464 A JP H02220464A JP 1040198 A JP1040198 A JP 1040198A JP 4019889 A JP4019889 A JP 4019889A JP H02220464 A JPH02220464 A JP H02220464A
Authority
JP
Japan
Prior art keywords
wiring
interlayer insulating
insulating film
parts
pillars
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1040198A
Other languages
English (en)
Inventor
Kenichi Tomita
健一 冨田
Tomotoshi Inoue
井上 智利
Toshiyuki Terada
俊幸 寺田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP1040198A priority Critical patent/JPH02220464A/ja
Priority to US07/479,998 priority patent/US5034799A/en
Publication of JPH02220464A publication Critical patent/JPH02220464A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226Via connections in a multilevel interconnection structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5221Crossover interconnections
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/642Capacitive arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は中空配線構造を有する半導体装置及びその製造
方法に関する。
(従来の技術) 近年スパーコンピューターや通信機器には高速性に優れ
た集積回路(IC)が多用されている。
この様なICには高速性を生かすために数々の工夫がな
されており、特に配線については、配線容量を極力抑え
た構造の所謂中空配線が使用されている。この中空配線
を備えたICを第5図に示した餐希申寺噸喘断面図に沿
って説明する。
先ず、シリコン基板(1)上のフィールド絶縁膜(5、
)で囲まれた領域に電界効果トランジスタ(FET)(
Q)や拡散層(D)を形成し、これらを含む全面にSi
O2膜を形成する。この後FET (Q)及び拡散層(
D)上のS iO2膜の所望箇所を開孔して第1層間絶
縁膜(5゜)を形成する。この絶縁膜(5゜)上及び開
孔内に、(第5図(a))。
次いで、全面にS i 02膜を堆積し、この膜のうち
フィールド絶縁膜(5□)及び第1層配線上の所望箇所
に開孔(H)、(H2)を形成して第2層間絶縁膜(6
)を設ける。この開孔(Hl)は第1及び第2層間絶縁
膜(5゜)、(8)を通して形成されるため、開孔(H
2)と比べ深い(第5図(b))。
さらに、第2層間絶縁膜(6)上にAg層を被着し後、
エツチングにより所望形状に加工して第2層配線(7)
及びこの配線から延在した配線支持用柱(8)及び接続
部(8□)を形成する。この際開孔(Hl)が深いため
A、9が底まで入らず、開孔(Hl)内部がAΩで完全
に埋まりにくい(第5図(C))。
最後に、第1及び第2層間絶縁膜(5゜)。
(6)を除去することにより、中空配線が完成する。
この中空配線構造は配線間が真空或は低誘電率の気体で
満たされるため、配線容易が小さく、高速用ICに適し
ている(第5図(d))。
しかしながら、この様な高速用ICにも以下の問題があ
る。
■ 第1及び第2層配線(3) 、 (7)は一般に熱
伝導性の低い気体で覆われるため、通電中に生じた熱が
放散されにくい。特にこの問題は、金属がくぼんで通電
しにくくなった部分(円で囲む領域A、B、C)で顕著
になり、この部分(A) 、 (B) 。
(C)が局部的に高温になって、配線(7)と支持用柱
(8□)間の切断或いは、配線(7)自体の断線を引き
起こす。
■ 配線支持用柱(8、)は、第1及び第2層間絶縁膜
(5□)、(6)を貫通して設けた開孔(Hl)の形成
後、この内部にAρを被着して形成されるため、開孔(
Hl)の奥までAl1が入りに<<、下部でANが欠け
る。この問題は多層配線の上層配線を支える支持用柱に
なるほど顕著になる。これにより柱(8□)によって第
2層配線(7)はうまく支えられなくなってたわみ、或
いは以上述べた様に、従来の半導体装置では、通電中の
発熱によって配線が断線かる問題及び、配線を形の整っ
た支持用柱で支持できない事に起因する配線のショート
という問題があった。
本発明は上記問題点に鑑みなされたもので、高信頼性を
もって配線を良好に支持ししかも発熱性に適した配線支
持用柱を備えた半導体装置を提供する事を第1の目的と
する。
また、この様な配線支持用柱を備えた半導体装置を容易
に形成することのできる半導体装置の製造方法を提供す
る事を第2の目的とする。
〔発明の構成〕
(課題を解決するための手段) 本発明は上記目的を達成するためになされたもので、第
1の発明は基板と、この基板上又はこの基板上に絶縁膜
を介して形成された配線支持用柱と、周囲が真空又は気
体で覆われると共に前記支持用柱で支持された配線とを
備えた半導体装置において、前記支持用柱が金属を含む
材料で設けられると共に前記基板表面と平行方向の径の
長さが一部太くなっている事を特徴とする半導体装置を
提供するものである。
また、第2の発明は基板上に層間絶縁膜と配線層を交互
に設ける工程と、その後層間絶縁膜を除去する工程とを
備えた半導体装置の製造方法において、夫々の前記層間
絶縁膜に配線支持用柱を形成し、前記支持用柱を積層す
ることにより前記配線層を支持する積層支持柱を形成す
る事を特徴とする半導体装置の製造方法を提供するもの
である。
(作 用) 本発明によれば、配線支持用柱に熱伝導性及び放熱作用
の高い金属を主とする材料を用い、しかもその径を一部
大きくして表面積を広く稼いでいるため、中空配線に発
生した通電時の熱を効果的に逃がすことができる。
さらに、種々の異なる高さの配線支持用柱を、夫々の配
線形成工程にて分割して形成するために、この柱の高さ
に拘わることなく整った形状の柱を得ることができる。
(実施例) 本発明の詳細を実施例によって説明する。
第1図は本発明の第1の実施例に係るGaAsICを製
造工程順に示した断面図である。
先ず。半絶縁性GaAsIC板(1)表面に拡散層(図
示せず)を設け、この上に電極(2)を形成する事によ
って、素子例えばショットキーゲート型電界効果トラン
ジスタを完成させる。その後全面に例えばS io 2
膜を堆積し、所望の箇所に開孔設けて第1層間絶縁膜(
5)を形成する。次いで全面にApを被着した後これを
エツチングによって加工し、第1層配線(3)と、配線
支持用柱(4□)及び電極(2)とのコンタクト部(4
□)を夫々形成する。ここで配線支持用柱(4、)は爲
媚嘲小後述する高い柱の− 部になる様に予め形成している(第1図(a))。
さらに、S io 2膜を全面に堆積し、この膜のうち
支持用柱(4□)及び第1層配線(3)の所望箇所上を
開孔して第2層間絶縁膜(6)を形成する。
その後全面にANを被着し、これを所望の配線形状にエ
ツチングで加工することにより、第2層配線(7)と、
この配線から延在した配線支持用柱(8)及び第1層配
線とのコンタクト部(8゜)を形成する(第1図(b)
)。
その後第1図(b)に示した工程と同様にして第3層間
絶縁膜(9)と、第3層配線(10)及びこれから延在
した配線支持用柱(11□)やコンタクト部(112)
を夫々形成する(第1図(C))。
最後に第1.第2及び第3層間絶縁膜(5) 、 (6
) 。
(9)をウェットエツチングにより除去する事によりて
、第1.第2及び第3層配線からなる中空配線が完成す
る(第1図(d))。
この様に形成された中空配線例えば第3層配線(10)
は、3つの配線支持用柱(4□)、(8、)。
(111”)を順次積層して形成した柱(以下積層支持
柱と呼ぶ)によって支持される。この積層支持柱はその
つなぎ目の径が広がっているために、積層しない従来の
支持用柱と比べ表面積が大きい。
この表面積の増加は50〜100%程度にできる場合に
よってはこれ以上も可能である。従って通電中に発生し
た熱を速やかに放散することができ、中空配線の断線を
防止できる。
また、積層支持柱形成に当たり、個々の支持用柱(4)
、  (8)、  (111)を通常の配線パターンと
同一工程にて配線パターンと別に設けるだけで良いので
、従来技術をそのまま用い、しかも工程数の増加はない
さらに、従来3層以上の配線の支持用柱を整った形に形
成するのは困難であったが、この製造方法では、高さに
拘わることなく、強固で欠損のな柱の形成が容易に行え
る。
次に本発明の第2の実施例を第2図に沿って説明する。
尚、先の実施例と同一部分の説明は以後省略した。
先ず、先の実施例と同様の工程を経て、第1層間絶縁膜
(5)を設けた後、所望箇所を開孔し、選択CVD法に
よって、この開孔にタングステンの支持用柱(4、)を
形成する。この際絶縁膜(5)の高さより多少高めにタ
ングステンを成長させる事によって、支持用柱(4□)
は、頭部に笠ができる(第2図(a))。
次いで、電極(2)上の第1層間絶縁膜(5)に開孔を
形成した後Alを全面に被着し、これを所望の配線形状
にエツチングで加工して第1層配線(3)を形成する。
この後全面にS L O2膜(6□)を堆積し、この上
にフォトレジスト(62)を塗布するこれにより表面の
段差はほぼなくなる(第2図(b))。
さらに、エッチバック法によりこのレジスト(62)を
エツチングしてゆき、Sio2膜(6、)を削りこれを
平坦化した所で止め、第2層間絶縁膜(63)を形成す
る。この後第2図(a)の工程と同様にして支持用柱(
8、)を形成する(第2図(C))。
しかる後、第1層配線(3)上の第2層間絶縁膜(63
)に開孔を形成し、第2図(b)の工程と同様にして第
2層配線(7)を形成する(第2図(d))。
その後、第2図(b)及び第2図(C)と同様の工程を
経て、平坦化した第3層間絶縁膜(9)を形成する。
次いでこの支持用柱(8□)上の第3層間絶縁膜(9)
に開孔を形成して、この開孔にタングステンの支持用柱
(11□)を選択CVD法で形成する。
この後、再び第2層配線(7)上の所定の第3層間絶縁
膜(9)に開孔を設け、さらに、全面にA、Qを被着し
てこれを配線形状にエツチングで加工することにより第
3層配線(lO)と、これが延在して第2層配線(7)
に接触するコンタクト部<112’)を夫々形成する(
第2図(e))。
最後にウェットエツチングによって第1.第2図及び第
3層間絶縁膜(5)、(63)、(9)を除去し、3層
構造の中空配線が完成する(第2図(r))。
このGaAs ICも先述したものと同様の効果を有す
る。また、その他に、積層支持柱は、配線の材料である
アルミニウムに比べ堅いタングステンでできているため
、より高次の高い所に形成される配線を歪むことなく強
固に支持できる。しかもこの柱には高融点金属でできて
いるために、通電中の加熱に起因する変形に強い。例え
ばAΩであればこの様な熱に対してエレクトロマイグレ
ーションを引き起こし、変形してしまう。
さらに、本発明の第3の実施例を第3図に示す。
これは先に説明した第2の実施例中でのコンタクト部間
(4)、  (8)、  (11□)に相当する部分を
支持用柱と同じ工程でしかも同じ選択CVD法で形成す
るものである。この実施例も第2の実施例と同様の効果
がある。その他、配線間をつなぐ材料は全てタングステ
ンであるため、この中空配線は第2の実施例以上の強度
を持ち、信頼性が高い。
最後に、本発明の第4の実施例を第4図に示す。
これは配線支持用柱(4)、  C13)、  (11
,)を第2及び第3の実施例と同様に夫々タングステン
の選択CVD法で形成したものである。その際、夫々の
柱の径を変えることによって、積層支持柱の径が下方部
にいくに従って太くなるようにしたものである。これに
より積層支持柱は、その表面積が増し、しかも安定に配
線を支持できる。その他、積層支持柱の中心部を太くし
ても構わない。
本発明は上記実施例に限られるものではない。
例えば、ここでは基板にC;aAsを用いたが、他の化
合物半導体例えばInPでも良く、或はStやGe等で
あっても構わない。基板をSiにした場合には、半絶縁
性を呈するGaAsとは異なり一般に導電型を呈するた
め、支持用柱は基板上に絶縁膜を介して形成される。
また、配線にはアルミニウムを用いたが、アルミニウム
とSi或いはCuとの合金や、Auを主成分とする材料
を用いても良い。配線構造は単層に限るものではなく、
例えば下からT i / P t・/Auの如く3層の
ものでも差し支えない。
さらに、配線支持用柱は、金属を含む熱伝導性の良い材
料であれば良く、アルミニウムやタングステンの他、硅
化タングステン、モリブデン、硅化チタン等の選択形成
可能な材料が好ましい。
尚、本発明は上記記載に限られるものではなくその主旨
を逸脱しない範囲内で種々変形して実施する事ができる
〔発明の効果〕
上記構成によれば、高い信頼性によって配線を支持でき
しかも放熱性に適した配線支持用柱を備えた半導体装置
を容易に形成できる。
【図面の簡単な説明】
第1図は本発明の第1図の実施例を示す図、第2図は本
発明の第2の実施例を示す図、第3図は本発明の第3の
実施例を示す図、第4図は本発明の第4の実施例を示す
図、第5図は従来例を示す図である。 1・・・基板        2・・・電極3・・・第
1層配線 4、、 8.、 lli・・配線支持用柱42.82,
112・・・コンタクト部5・・・第1層間絶縁膜  
 6・・・第2層間絶縁膜5・・・第1層間絶縁膜 6・・・第2層間絶縁膜 7・・・第2層配線 9・・・第3層間絶縁膜 10・・・第3層配線

Claims (4)

    【特許請求の範囲】
  1. (1)基板と、この基板上又はこの基板上に絶縁膜を介
    して形成された配線支持用柱と、周囲が真空又は気体で
    覆われると共に前記支持用柱で支持された配線とを備え
    た半導体装置において、前記支持用柱が金属を含む材料
    で設けられると共にその径の長さが一部太くなっている
    事を特徴とする半導体装置。
  2. (2)前記支持用柱の径は前記支持用柱の下方になるに
    従ってより太くなっている事を特徴とする請求項1記載
    の半導体装置。
  3. (3)基板上に層間絶縁膜と配線層を交互に設ける工程
    と、この配線層を支持するための配線支持用柱を前記層
    間絶縁膜に開口を設けて形成する工程と、その後層間絶
    縁膜を除去する工程とを備えた半導体装置の製造方法に
    おいて、前記層間絶縁膜形成の都度この層間絶縁膜の前
    記配線支持用柱形成部に開口を設けて配線支持用柱を積
    層形成する事を特徴とする半導体装置の製造方法。
  4. (4)前記配線支持用を選択CVD法で形成した事を特
    徴とする請求項3記載の半導体装置の製造方法。
JP1040198A 1989-02-22 1989-02-22 半導体装置及びその製造方法 Pending JPH02220464A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP1040198A JPH02220464A (ja) 1989-02-22 1989-02-22 半導体装置及びその製造方法
US07/479,998 US5034799A (en) 1989-02-22 1990-02-14 Semiconductor integrated circuit device having a hollow multi-layered lead structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1040198A JPH02220464A (ja) 1989-02-22 1989-02-22 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH02220464A true JPH02220464A (ja) 1990-09-03

Family

ID=12574088

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1040198A Pending JPH02220464A (ja) 1989-02-22 1989-02-22 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US5034799A (ja)
JP (1) JPH02220464A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003163264A (ja) * 2001-09-28 2003-06-06 Sharp Corp エアギャップの銅のインタコネクト
JP2010021384A (ja) * 2008-07-11 2010-01-28 Murata Mfg Co Ltd インダクタおよびフィルタ
JP2010108966A (ja) * 2008-10-28 2010-05-13 Elpida Memory Inc 半導体装置及び半導体装置の製造方法

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3238395B2 (ja) * 1990-09-28 2001-12-10 株式会社東芝 半導体集積回路
DE4135654A1 (de) * 1991-10-29 2003-03-27 Lockheed Corp Dichtgepackte Verbindungsstruktur, die eine Abstandshalterstruktur und einen Zwischenraum enthält
EP0550910A1 (en) * 1991-12-31 1993-07-14 Texas Instruments Incorporated Advanced low RC multi-level interconnect technology for high performance integrated circuits
US5504375A (en) * 1992-03-02 1996-04-02 International Business Machines Corporation Asymmetric studs and connecting lines to minimize stress
JPH0722583A (ja) * 1992-12-15 1995-01-24 Internatl Business Mach Corp <Ibm> 多層回路装置
JPH07335721A (ja) * 1994-06-13 1995-12-22 Mitsubishi Electric Corp アライメントマークを有する半導体装置
US5625232A (en) * 1994-07-15 1997-04-29 Texas Instruments Incorporated Reliability of metal leads in high speed LSI semiconductors using dummy vias
US5670828A (en) * 1995-02-21 1997-09-23 Advanced Micro Devices, Inc. Tunneling technology for reducing intra-conductive layer capacitance
JP2679680B2 (ja) * 1995-04-24 1997-11-19 日本電気株式会社 半導体装置の製造方法
FR2737342B1 (fr) * 1995-07-25 1997-08-22 Thomson Csf Composant semiconducteur avec dissipateur thermique integre
JP2785768B2 (ja) * 1995-09-14 1998-08-13 日本電気株式会社 半導体装置の製造方法
US5900668A (en) * 1995-11-30 1999-05-04 Advanced Micro Devices, Inc. Low capacitance interconnection
US6057224A (en) * 1996-03-29 2000-05-02 Vlsi Technology, Inc. Methods for making semiconductor devices having air dielectric interconnect structures
US5953626A (en) * 1996-06-05 1999-09-14 Advanced Micro Devices, Inc. Dissolvable dielectric method
US6429120B1 (en) 2000-01-18 2002-08-06 Micron Technology, Inc. Methods and apparatus for making integrated-circuit wiring from copper, silver, gold, and other metals
US5854515A (en) * 1996-07-23 1998-12-29 Advanced Micro Devices, Inc. Integrated circuit having conductors of enhanced cross-sectional area
US5847462A (en) * 1996-11-14 1998-12-08 Advanced Micro Devices, Inc. Integrated circuit having conductors of enhanced cross-sectional area with etch stop barrier layer
JPH10163315A (ja) * 1996-11-28 1998-06-19 Nec Ic Microcomput Syst Ltd 半導体回路装置
JP2962272B2 (ja) * 1997-04-18 1999-10-12 日本電気株式会社 半導体装置の製造方法
US6037248A (en) * 1997-06-13 2000-03-14 Micron Technology, Inc. Method of fabricating integrated circuit wiring with low RC time delay
US5969421A (en) * 1997-11-18 1999-10-19 Lucent Technologies Inc. Integrated circuit conductors that avoid current crowding
US6110760A (en) * 1998-02-12 2000-08-29 Micron Technology, Inc. Methods of forming electrically conductive interconnections and electrically interconnected substrates
US6016000A (en) * 1998-04-22 2000-01-18 Cvc, Inc. Ultra high-speed chip semiconductor integrated circuit interconnect structure and fabrication method using free-space dielectrics
US6284656B1 (en) 1998-08-04 2001-09-04 Micron Technology, Inc. Copper metallurgy in integrated circuits
US6288442B1 (en) * 1998-09-10 2001-09-11 Micron Technology, Inc. Integrated circuit with oxidation-resistant polymeric layer
US6218282B1 (en) * 1999-02-18 2001-04-17 Advanced Micro Devices, Inc. Method of forming low dielectric tungsten lined interconnection system
US6331733B1 (en) 1999-08-10 2001-12-18 Easic Corporation Semiconductor device
TW554514B (en) * 1999-05-26 2003-09-21 Tadahiro Ohmi Gas insulation wiring structure integrated circuit
US6780755B2 (en) * 1999-11-18 2004-08-24 University Of South Florida Gas dome dielectric system for ULSI interconnects
US7211512B1 (en) * 2000-01-18 2007-05-01 Micron Technology, Inc. Selective electroless-plated copper metallization
US6420262B1 (en) 2000-01-18 2002-07-16 Micron Technology, Inc. Structures and methods to enhance copper metallization
US7262130B1 (en) 2000-01-18 2007-08-28 Micron Technology, Inc. Methods for making integrated-circuit wiring from copper, silver, gold, and other metals
US6376370B1 (en) 2000-01-18 2002-04-23 Micron Technology, Inc. Process for providing seed layers for using aluminum, copper, gold and silver metallurgy process for providing seed layers for using aluminum, copper, gold and silver metallurgy
US6423629B1 (en) 2000-05-31 2002-07-23 Kie Y. Ahn Multilevel copper interconnects with low-k dielectrics and air gaps
US6674167B1 (en) 2000-05-31 2004-01-06 Micron Technology, Inc. Multilevel copper interconnect with double passivation
US7271489B2 (en) * 2003-10-15 2007-09-18 Megica Corporation Post passivation interconnection schemes on top of the IC chips
US6984892B2 (en) * 2001-03-28 2006-01-10 Lam Research Corporation Semiconductor structure implementing low-K dielectric materials and supporting stubs
US20030008243A1 (en) * 2001-07-09 2003-01-09 Micron Technology, Inc. Copper electroless deposition technology for ULSI metalization
US7049219B1 (en) * 2002-11-08 2006-05-23 Micron Technology, Inc. Coating of copper and silver air bridge structures to improve electromigration resistance and other applications
US7220665B2 (en) 2003-08-05 2007-05-22 Micron Technology, Inc. H2 plasma treatment
US7608538B2 (en) * 2007-01-05 2009-10-27 International Business Machines Corporation Formation of vertical devices by electroplating
CN114744002A (zh) * 2015-03-31 2022-07-12 索尼半导体解决方案公司 半导体装置
EP3729495A4 (en) * 2017-12-22 2021-08-11 INTEL Corporation INTERCONNECTION STRUCTURES FOR INTEGRATED CIRCUITS

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3647585A (en) * 1969-05-23 1972-03-07 Bell Telephone Labor Inc Method of eliminating pinhole shorts in an air-isolated crossover
US3925880A (en) * 1971-04-29 1975-12-16 Signetics Corp Semiconductor assembly with beam lead construction and method
JPS4834686A (ja) * 1971-09-09 1973-05-21
JPS57133648A (en) * 1981-02-12 1982-08-18 Nec Corp Integrated circuit device
JPS60244045A (ja) * 1984-05-18 1985-12-03 Hitachi Ltd 半導体装置
US4899435A (en) * 1988-09-28 1990-02-13 Panos Trakas Sprue bushing assembly and method of making same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003163264A (ja) * 2001-09-28 2003-06-06 Sharp Corp エアギャップの銅のインタコネクト
JP2007074004A (ja) * 2001-09-28 2007-03-22 Sharp Corp 層間絶縁構造およびその形成方法
JP4656803B2 (ja) * 2001-09-28 2011-03-23 シャープ株式会社 エアギャップの銅のインタコネクト
JP2010021384A (ja) * 2008-07-11 2010-01-28 Murata Mfg Co Ltd インダクタおよびフィルタ
US8134221B2 (en) 2008-07-11 2012-03-13 Murata Manufacturing Co., Ltd. Inductor and filter
JP2010108966A (ja) * 2008-10-28 2010-05-13 Elpida Memory Inc 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
US5034799A (en) 1991-07-23

Similar Documents

Publication Publication Date Title
JPH02220464A (ja) 半導体装置及びその製造方法
US6028367A (en) Bonds pads equipped with heat dissipating rings and method for forming
US6255712B1 (en) Semi-sacrificial diamond for air dielectric formation
JPH0845936A (ja) ダミーリードを用いた高速lsi半導体装置およびその信頼性改善方法
JP3101248B2 (ja) 金属−金属キャパシタを集積回路に組み込むための方法
JPH07193024A (ja) 半導体装置およびその製造方法
JPH11214504A (ja) 半導体装置およびその製造方法
JPS6035536A (ja) 多層配線の製造方法
JPS62104138A (ja) 半導体装置
JP2002261160A (ja) 半導体装置及びその製造方法
JPH118304A (ja) 半導体装置の製造方法
JPH07153756A (ja) 半導体集積回路装置
KR20020057340A (ko) 반도체 소자의 다층 배선 구조 및 그 제조방법
JPH03116852A (ja) 半導体装置
JPH0936229A (ja) 半導体集積回路装置およびその製造方法
JPH08274098A (ja) 半導体装置及び半導体装置の製造方法
JP2000232109A (ja) 半導体装置ならびにその製造方法
JP2005183888A (ja) 半導体装置及び半導体装置の製造方法
JPH05129297A (ja) 半導体装置およびその製造方法
JPH1168047A (ja) 半導体装置の製造方法およびキャパシタ
JPH11274471A (ja) 半導体素子の製造方法
JPS60245149A (ja) 半導体装置の製造方法
JPS62214665A (ja) 半導体装置
JPH01143238A (ja) 半導体装置の製造方法
JPH10270550A (ja) 半導体装置の製造方法