JPH01143238A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01143238A JPH01143238A JP29972987A JP29972987A JPH01143238A JP H01143238 A JPH01143238 A JP H01143238A JP 29972987 A JP29972987 A JP 29972987A JP 29972987 A JP29972987 A JP 29972987A JP H01143238 A JPH01143238 A JP H01143238A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- insulating film
- film
- interlayer insulating
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000010410 layer Substances 0.000 claims abstract description 57
- 239000011229 interlayer Substances 0.000 claims abstract description 20
- 238000002844 melting Methods 0.000 claims abstract description 12
- 230000008018 melting Effects 0.000 claims abstract description 12
- 229910052751 metal Inorganic materials 0.000 claims abstract description 12
- 239000002184 metal Substances 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims abstract description 8
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 7
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 15
- 239000010703 silicon Substances 0.000 claims description 15
- 238000010438 heat treatment Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 abstract description 10
- 229910052721 tungsten Inorganic materials 0.000 abstract description 10
- 239000010937 tungsten Substances 0.000 abstract description 10
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 abstract description 10
- 229910021342 tungsten silicide Inorganic materials 0.000 abstract description 10
- 229910052782 aluminium Inorganic materials 0.000 abstract description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract 5
- 238000007669 thermal treatment Methods 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野］
本発明は半導体装置の製造方法に関し、特に多層配線の
異なる配線層間での接続を行う方法に関する。
異なる配線層間での接続を行う方法に関する。
従来、半導体装置の多層配線においては、異なる配線層
にある配線間の接続が必要とされる場合が多い。この場
合の接続方法としては、下層の配線を形成しかつこの上
に層間絶縁膜を形成した上で、この層間絶縁膜に下層配
線を露呈させるスルーホールの開口を行い、この開口を
含む領域に上層配線層をスパッタ法や蒸着法などで形成
する方法がとられている。
にある配線間の接続が必要とされる場合が多い。この場
合の接続方法としては、下層の配線を形成しかつこの上
に層間絶縁膜を形成した上で、この層間絶縁膜に下層配
線を露呈させるスルーホールの開口を行い、この開口を
含む領域に上層配線層をスパッタ法や蒸着法などで形成
する方法がとられている。
上述した従来の接続方法では、眉間絶縁膜に開口するス
ルーホールの段差により、この個所での平坦性が悪くな
り、この上に形成した上層配線層のカバレッジが低下さ
れて段切れ等が発生し、異なる配線層間の接続ができな
いことがあるという問題がある。
ルーホールの段差により、この個所での平坦性が悪くな
り、この上に形成した上層配線層のカバレッジが低下さ
れて段切れ等が発生し、異なる配線層間の接続ができな
いことがあるという問題がある。
特に、この現象は半導体装置の高集積化に伴って素子や
スルーホールが微細化されるのにつれて顕著になる。
スルーホールが微細化されるのにつれて顕著になる。
本発明は、スルーホールにおける平坦性を改善して好適
な配線層間での接続が実現できる半導体装置の製造方法
を提供することを目的としている。
な配線層間での接続が実現できる半導体装置の製造方法
を提供することを目的としている。
Ｃ問題点を解決するための手段〕
本発明の半導体装置の製造方法は、半導体基板の絶縁股
上に少なくとも上面が高融点金属で構成された下層配線
を形成する工程と、この下層配線上に層間絶縁膜を被着
する工程と、この層間絶縁膜の一部に前記下層配線が露
呈されるスルーホールを開設する工程と、このスルーホ
ールを含む全面にシリコン多結晶膜を形成する工程と、
熱処理を施して前記下層配線に接触する部分のシリコン
多結晶膜を高融点金属珪化物層として形成する工程と、
未反応の前記シリコン多結晶膜を除去する工程と、前記
高融点金属珪化物層を含む層間絶縁膜上に上層配線を形
成する工程を有している。
上に少なくとも上面が高融点金属で構成された下層配線
を形成する工程と、この下層配線上に層間絶縁膜を被着
する工程と、この層間絶縁膜の一部に前記下層配線が露
呈されるスルーホールを開設する工程と、このスルーホ
ールを含む全面にシリコン多結晶膜を形成する工程と、
熱処理を施して前記下層配線に接触する部分のシリコン
多結晶膜を高融点金属珪化物層として形成する工程と、
未反応の前記シリコン多結晶膜を除去する工程と、前記
高融点金属珪化物層を含む層間絶縁膜上に上層配線を形
成する工程を有している。
次に、本発明を図面を参照して説明する。
（第］実施例）
第１図（ａ）及び（ｂ）は本発明の第１実施例を工程順
に示す縦断面図である。
に示す縦断面図である。
先ず、第１図（ａ）のように、半導体基板１の絶縁膜上
に下層配線として高融点金属からなるタングステン配線
２を所要パターンに形成する。この上にシリコン酸化膜
等の層間絶縁膜３を形成し、かつこれを選択エツチング
して前記タングステン配線２との接続をとるためのスル
ーホールを開口する。
に下層配線として高融点金属からなるタングステン配線
２を所要パターンに形成する。この上にシリコン酸化膜
等の層間絶縁膜３を形成し、かつこれを選択エツチング
して前記タングステン配線２との接続をとるためのスル
ーホールを開口する。
そして、このスルーホールを含む層間絶縁膜３上にシリ
コン多結晶膜４を形成し、かつ熱処理を加えることによ
りタングステン配線２とシリコン多結晶膜４とが接触し
ているスルーホール部にタングステン珪化物層５を形成
する。
コン多結晶膜４を形成し、かつ熱処理を加えることによ
りタングステン配線２とシリコン多結晶膜４とが接触し
ているスルーホール部にタングステン珪化物層５を形成
する。
次いで、第１図（ｂ）のように、タングステン珪化物層
５を残し、未反応のシリコン多結晶膜４を選択的にエツ
チングした後、上層配線のアルミニウム膜６を形成する
。これにより、タングステン配線とアルミニウム膜６と
タングステン珪化物層５を介して電気接続されることに
なる。
５を残し、未反応のシリコン多結晶膜４を選択的にエツ
チングした後、上層配線のアルミニウム膜６を形成する
。これにより、タングステン配線とアルミニウム膜６と
タングステン珪化物層５を介して電気接続されることに
なる。
したがって、この方法によれば、層間絶縁膜３に開設さ
れたスルーホールはタングステン珪化物層５によって埋
設されるので、スルーホール個所における平坦性が改善
される。このため、アルミニウム膜６におけるカバレッ
ジが良好なものとなり、断線等による接続不良が防止で
きる。
れたスルーホールはタングステン珪化物層５によって埋
設されるので、スルーホール個所における平坦性が改善
される。このため、アルミニウム膜６におけるカバレッ
ジが良好なものとなり、断線等による接続不良が防止で
きる。
（第２実施例）
第２図（ａ）及び（ｂ）は 本発明の第２実施例を製造
工程順に示す縦断面図である。
工程順に示す縦断面図である。
先ず、第２図（ａ）のように、半導体基板１の絶縁膜上
に下層配線としてアルミニウム層２Ａとタングステン層
２Ｂの二層膜を形成し、これを所要の配線パターンに形
成する。この上に層間絶縁膜３を形成し、更に下層配線
との接続を行うためのスルーホールを開口する。
に下層配線としてアルミニウム層２Ａとタングステン層
２Ｂの二層膜を形成し、これを所要の配線パターンに形
成する。この上に層間絶縁膜３を形成し、更に下層配線
との接続を行うためのスルーホールを開口する。
そして、この上にシリコン多結晶膜４を形成して熱処理
を加えることによりタングステン層２Ｂとシリコン多結
晶膜４とが接触していスルーホール部にタングステン珪
化物層５を形成する。
を加えることによりタングステン層２Ｂとシリコン多結
晶膜４とが接触していスルーホール部にタングステン珪
化物層５を形成する。
次いで、第２図（ｂ）のように、タングステン珪化物層
５を残してシリコン多結晶膜４を選択的にエツチング除
去した後、上層配線のアルミニウム層６を形成すること
により、下層配線と上層配線とをタングステン珪化物層
５を介して相互に電気接続することができる。
５を残してシリコン多結晶膜４を選択的にエツチング除
去した後、上層配線のアルミニウム層６を形成すること
により、下層配線と上層配線とをタングステン珪化物層
５を介して相互に電気接続することができる。
この実施例においても前記第１実施例と同し効果を得る
ことができる。
ことができる。
ここで、下層配線はタングステンの他にモリブデン等の
他の高融点金属を使用してもよい。
他の高融点金属を使用してもよい。
［発明の効果］
以上説明したように本発明は、少な（とも上面が高融点
金属で構成される下層配線の上に設けた層間絶縁膜にス
ルーホールを開設し、全面にシリコン多結晶膜を形成し
かつこれを熱処理してその一部を高融点金属珪化物層と
し、更に未反応のシリコン多結晶膜を除去した後にこの
高融点金属珪化物層を含む層間絶縁膜上に上層配線を形
成して多層配線構造を構成しているので、スルーホール
部分における平坦性を改善し、断線等の生しることがな
い高信頌性の異層配線間の接続構造を構成できる効果が
ある。
金属で構成される下層配線の上に設けた層間絶縁膜にス
ルーホールを開設し、全面にシリコン多結晶膜を形成し
かつこれを熱処理してその一部を高融点金属珪化物層と
し、更に未反応のシリコン多結晶膜を除去した後にこの
高融点金属珪化物層を含む層間絶縁膜上に上層配線を形
成して多層配線構造を構成しているので、スルーホール
部分における平坦性を改善し、断線等の生しることがな
い高信頌性の異層配線間の接続構造を構成できる効果が
ある。
第１図（ａ）及び（ｂ）は本発明の第１実施例を製造工
程順に示す縦断面図、第２図（ａ）及び（ｂ）は本発明
の第２実施例を製造工程順に示す継断面図である。 １・・・半導体基板、２．２Ａ、２Ｂ・・・下層配線、
３・・・層間絶縁膜、４・・・シリコン多結晶膜、５・
・・タングステン珪化物層、６・・・上層配線。 第１図
程順に示す縦断面図、第２図（ａ）及び（ｂ）は本発明
の第２実施例を製造工程順に示す継断面図である。 １・・・半導体基板、２．２Ａ、２Ｂ・・・下層配線、
３・・・層間絶縁膜、４・・・シリコン多結晶膜、５・
・・タングステン珪化物層、６・・・上層配線。 第１図
Claims (1)
- （１）半導体基板の絶縁膜上に少なくとも上面が高融点
金属で構成された下層配線を形成する工程と、この下層
配線上に層間絶縁膜を被着する工程と、この層間絶縁膜
の一部に前記下層配線が露呈されるスルーホールを開設
する工程と、このスルーホールを含む全面にシリコン多
結晶膜を形成する工程と、熱処理を施して前記下層配線
に接触する部分のシリコン多結晶膜を高融点金属珪化物
層として形成する工程と、未反応の前記シリコン多結晶
膜を除去する工程と、前記高融点金属珪化物層を含む層
間絶縁膜上に上層配線を形成する工程を有することを特
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29972987A JPH01143238A (ja) | 1987-11-30 | 1987-11-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29972987A JPH01143238A (ja) | 1987-11-30 | 1987-11-30 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01143238A true JPH01143238A (ja) | 1989-06-05 |
Family
ID=17876255
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29972987A Pending JPH01143238A (ja) | 1987-11-30 | 1987-11-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01143238A (ja) |
-
1987
- 1987-11-30 JP JP29972987A patent/JPH01143238A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5756396A (en) | Method of making a multi-layer wiring structure having conductive sidewall etch stoppers and a stacked plug interconnect | |
| JPS62279661A (ja) | 集積回路に貫通導体を形成する方法 | |
| EP0175604B1 (en) | A process for forming vias on integrated circuits | |
| TWI344685B (en) | An integrated circuit device and a process for forming the same | |
| JPH04229618A (ja) | 集積回路デバイスの接点及びその形成方法 | |
| JP2000012688A (ja) | 半導体装置及びその製造方法 | |
| KR940002757B1 (ko) | 바이폴라형 반도체장치 | |
| JPS59169154A (ja) | 半導体装置の製造方法 | |
| JPH01143238A (ja) | 半導体装置の製造方法 | |
| JPH08204002A (ja) | 半導体集積回路装置の製造方法 | |
| JPH04355951A (ja) | 半導体装置及びその製造方法 | |
| JPH02183536A (ja) | 半導体装置 | |
| JPH05347360A (ja) | 多層配線構造およびその製造方法 | |
| JPH08236622A (ja) | 半導体装置及びその製造方法 | |
| JPH0268952A (ja) | 半導体装置及びその製造方法 | |
| JPH05304216A (ja) | 半導体装置 | |
| JPH04188753A (ja) | 多層配線半導体装置 | |
| JPS6347952A (ja) | 半導体装置 | |
| JPS62104138A (ja) | 半導体装置 | |
| JPH0340449A (ja) | 集積回路を有する半導体装置 | |
| JP3391447B2 (ja) | 半導体装置の製造方法 | |
| JPS6085514A (ja) | 半導体装置の製造方法 | |
| JPH0542139B2 (ja) | ||
| JPH09129726A (ja) | 半導体装置およびその製造方法 | |
| JPS60124950A (ja) | 多層配線構造を有する半導体装置 |