JPS6085514A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS6085514A
JPS6085514A JP19262383A JP19262383A JPS6085514A JP S6085514 A JPS6085514 A JP S6085514A JP 19262383 A JP19262383 A JP 19262383A JP 19262383 A JP19262383 A JP 19262383A JP S6085514 A JPS6085514 A JP S6085514A
Authority
JP
Japan
Prior art keywords
layer
wiring
region
metal
recessed part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19262383A
Other languages
English (en)
Inventor
Shohei Shima
昇平 嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP19262383A priority Critical patent/JPS6085514A/ja
Publication of JPS6085514A publication Critical patent/JPS6085514A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 本発明は、微細半導体装置の製造の為、微細コンタクト
を有する信頼性の高い配線形成技術を用いた半導体装置
の製造方法に関する。
〔従来技術とその問題点〕
半導体素子の分野においては、近年、ますます高集積化
に対する要望が高まっている。これに対して、素子の寸
法の微細化が進んでおり、対応して様々な微細加工技術
が開発されている。
一方、素子の寸法が微細化されるに従って、従来は問題
とならなかった点で、新しい問題が発生してきた。例え
ば配線金属と半導体基板との接続孔についていえば、従
来は溶液によるエツチングによって接続孔の側壁にはテ
ーパが形成され配線金属の被覆は問題とならなかった。
しかしながら。
近年の乾式エツチング法による微細加工技術によれば、
形成された微細接続孔はその側壁は垂直になっている。
この骨な接続孔に対しての配線金属の被覆状態を第1図
に示す。第1図は、半導体基板11中に、不純物拡散鎖
酸12が設けられた後、全面上にIP縁13を形成して
、さらに絶縁膜13の所望の領域に微細コンタクト孔1
4ft設けた後、配線金属15を設けた状態である。配
線金属の形成は、通常、スパッタ・蒸着等の方法で実施
されるが、これらの方法で形成された配線金属の被覆状
態は第1図に示すように接続孔周辺下部において極端に
膜厚が薄い状態になる。特に、接続孔が微細化されるに
従ってこの幅間は強くなり、例えば接続孔の大きさ〜1
μ、高さ〜lμの場合には、この接続孔周辺下部の膜厚
は平面部のそれの20%以下にもなる。配線金属の膜厚
が1μの場合、0.2μ以下になる。
このような接続孔における配線金属の被覆状態は配線の
信頼性を著しく低下させる。特に、多用されているAA
配線の場合には、膜厚の薄い部分での電流密度が増加す
るために通常の素子動作状態においてもlX10’L/
cJ以上にも達する可能性がある。よってエレクトロマ
イグレーションによりht配線の断線が非常に発生し易
くなり、コンタクト部の信頼性の大巾な低下を招く。
従って、微細コンタクトを有する信頼性の高い配線を形
成するにはコンタクト部において配線の被覆状態を良好
にして、1配線の膜厚が薄くなることを防止する必要が
らる。
〔発明の目的〕
本発明の目的は、微細コンタクトを有する配線形成技術
においてコンタクト部の配線膜厚を厚く形成して、信頼
性の高い微細配線を有する半導体装置を実現することに
ある。
〔発明の概要〕
すなわち本発明は、配線金属を形成した後に、流動性を
もたした金属膜を配線金属上に形成し、ついで熱処理に
よって該金属膜を焼き固めた後、エツチングによって、
コンタクト部にのみ焼き固めた金属膜を残して、コンタ
クト部での配線膜厚を実質的に厚くすることを特徴とす
るものである。
〔発明の効果〕
本発明によれば、信頼性の高い微細配線を有する半導体
装置が潜られる。
〔発明の実施例〕
第2図(al〜(C1は本発明の一実施例全工程110
に図示したものである。以下工程順に説明する。
第2図(alは、半導体基板21中に不純物拡散領域2
2を形成した後、半導体基板全面上に絶縁膜23ケ設け
、次いで絶縁膜23の所望の領域に、その側面が垂直な
〜1μ以下の径をもつ微細コンタクト24を形成した後
、んL配線膜25を形成した状態である。
しかる後に、 At配線膜の全面上に、タンタルペース
トもしくはタンタルを溶液化したもの26を厚さ0.1
μ以上に被覆する(第2図(b))。この時、タンタル
膜は、粘性があるために、第2図(b)に示すように、
微細なコンタクト部においては蒸着・スパッタ等で形成
した場合と異なり、むしろコンタクト部で厚く形成でき
る。しかる後K 400℃以上の不活性ガス中で熱処理
を加えると、金属タンタルがコンタクト四部を埋めるよ
うにして形成できる。
しかしながら、このようにして形成されたタンタル膜は
その抵抗値がバルク値よりも若干、高くなるために、こ
のままの状態では、配線の抵抗値を高くしてしまう。信
頼性の高い虹配線を得るにはコンタクト部のみの膜厚を
厚くすればよいから。
コンタクト凹部にのみタンタル膜を残せばよい。
したがって、全面に形成されたタンタル膜をAtと選択
性のある等方性のエツチング方法でエツチングすること
により、コンタクト凹部にのみタンクル27を残すこと
ができる(第2図(C))。エツチング法の一例として
は、OF4と02ガスを用いたCDB(chemica
l dry etching)法がある。このようにコ
ンタクト凹部にのみタンタルを残してから、配線パター
ニングによりNL配線を形成する。このAt配線は、コ
ンタクト部において導電性のあるタンタルによって、実
質的に膜厚が厚くなっている。
従って、配線電流密度は平担部よりも小さくなることに
より、エレクトロマイグレーションによるht配線の断
線不良を著しく減らすことができる。
その為、微細コンタクトを有する素子に対して、高い配
線信頼性を保証することができるようになった。さらに
多層配線構造を有する素子に対しても本発明を実施する
ことによりてコンタクト上部の絶縁膜の被覆性が改善さ
れる効果がある。
本発明の実施例として、流動性を有するタンタル材料を
コンタクト凹部に埋め込む金属として挙げたが、その他
、Mo 、 W 、 Tiなどのhtとの選択性エツチ
ングが実現できる金属の溶液、ペーストを用いるならな
んでもよい。
【図面の簡単な説明】
第1図は従来の製造方法による半導体装置の構造を示す
断面図、第2図は本発明による半導体装置の製造方法の
一実施例を示す工程断面図である。 21・・・半導体基板、22・・・不純物拡散領域。 23・・・絶縁層、24・・・微細コンタクト。 25・・At配線局、 26・・・金属のペーストによ
る膜。 27・・・埋め込捷れた金属層。 代理人 弁理士 側近 憲佑(ほか1名)第 1 図 第2図 必− ?7

Claims (1)

    【特許請求の範囲】
  1. 素子が形成された半導体基板上に絶縁膜を形成する工程
    と、上記絶縁膜中の所望の領域に半導体基板と配線金属
    との接続孔を設ける工程と1次いで配線金属膜を全面に
    形成する工程と、該配線金属膜上に金属を含む流動性物
    質を形成する工程と、該流動性物質を焼き固めるだめの
    熱処理をする工程と、その後、熱処理された流動性物質
    をエツチングして接続孔部にのみ残す工程と、次いで配
    線パターンを形成する工程とを有することを特徴とする
    半導体装置の製造方法。
JP19262383A 1983-10-17 1983-10-17 半導体装置の製造方法 Pending JPS6085514A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19262383A JPS6085514A (ja) 1983-10-17 1983-10-17 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19262383A JPS6085514A (ja) 1983-10-17 1983-10-17 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS6085514A true JPS6085514A (ja) 1985-05-15

Family

ID=16294329

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19262383A Pending JPS6085514A (ja) 1983-10-17 1983-10-17 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS6085514A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS614244A (ja) * 1984-06-18 1986-01-10 Sony Corp 半導体装置の製造方法
FR2634317A1 (fr) * 1988-07-12 1990-01-19 Philips Nv Procede pour fabriquer un dispositif semiconducteur ayant au moins un niveau de prise de contact a travers des ouvertures de contact de petites dimensions
JPH0247831A (ja) * 1988-08-10 1990-02-16 Toshiba Corp 半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS614244A (ja) * 1984-06-18 1986-01-10 Sony Corp 半導体装置の製造方法
FR2634317A1 (fr) * 1988-07-12 1990-01-19 Philips Nv Procede pour fabriquer un dispositif semiconducteur ayant au moins un niveau de prise de contact a travers des ouvertures de contact de petites dimensions
JPH0247831A (ja) * 1988-08-10 1990-02-16 Toshiba Corp 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
EP0127020B1 (en) Method of manufacturing multi-layer semiconductor device
JPH04290232A (ja) 溝埋込み配線形成方法
JPH0779106B2 (ja) 半導体集積回路の製造方法
JPS59104131A (ja) 半導体装置の製造方法
US6051880A (en) Base layer structure covering a hole of decreasing diameter in an insulation layer in a semiconductor device
JPS5815250A (ja) 半導体装置の製造方法
JPH04229618A (ja) 集積回路デバイスの接点及びその形成方法
KR900001652B1 (ko) 반도체 장치 및 그 제조방법
JPH063804B2 (ja) 半導体装置製造方法
JP3632981B2 (ja) 多層配線基板および多層配線装置の製造方法
JPS6085514A (ja) 半導体装置の製造方法
JPS61208241A (ja) 半導体装置の製造方法
JPS6039849A (ja) 半導体装置の製造方法
KR920001913B1 (ko) 패턴층을 이용한 반도체 제조방법
JPS6322067B2 (ja)
JP2000124248A (ja) 半導体装置の製造方法
JPH08330251A (ja) 半導体装置の製造方法
JP2727587B2 (ja) 多層配線法
JPH01140645A (ja) 半導体集積回路装置の製造方法
JPS6146051A (ja) 配線方法
JPH04162719A (ja) 半導体装置
JPH04152526A (ja) 半導体素子の製造方法
JPS6273645A (ja) 半導体装置の製造方法
JPS59163838A (ja) 半導体装置の製造方法
JPS6366425B2 (ja)