JP3632981B2 - 多層配線基板および多層配線装置の製造方法 - Google Patents
多層配線基板および多層配線装置の製造方法 Download PDFInfo
- Publication number
- JP3632981B2 JP3632981B2 JP20233093A JP20233093A JP3632981B2 JP 3632981 B2 JP3632981 B2 JP 3632981B2 JP 20233093 A JP20233093 A JP 20233093A JP 20233093 A JP20233093 A JP 20233093A JP 3632981 B2 JP3632981 B2 JP 3632981B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- interlayer insulating
- contact hole
- plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
Description
【0001】
【産業上の利用分野】
本発明は、多層配線基板の製造方法に係り、特に配線が高密度に形成された多層配線基板の製造方法に関する。
【0002】
【従来の技術】
近年、半導体集積回路技術の発達により電子機器の小型化、薄型化、高性能化が進められており、これに伴い回路基板上に半導体チップを高密度に実装することが重要な課題となっている。
【0003】
従って、多層配線基板内の配線も近年高密度化の方向にあり、配線の微細化、多層化が進んでいる。微細配線を形成するために従来は図5に示すように、基板1表面に絶縁層2を介して形成された薄膜金属層3からなる第1層配線上に、層間絶縁膜4を形成してこれにコンタクトホール9を形成し(図5(a) )、この後さらに薄膜金属層8を形成し(図5(b) )、レジストパターン13(図5(c) )を介して、薄膜金属層8をエッチングし第2層配線のパターンを得る(図5(d) )という方法がとられている。
【0004】
しかしながらこの方法で多層配線を形成しようとすると、コンタクトホール9上の絶縁膜が凹状となっているため、さらにこの上に第2層配線と第3層配線を接続するためのコンタクトホールを形成するとコンタクトホールがいっそう深くなるため、配線の段切れが生じ易くなる。このため、図6に示すように3層以上の配線(3,8,13)を形成する多層配線ではコンタクトホール9の位置をずらして設ける必要があり、結果的には配線密度の低下を招くことになる。
【0005】
また、層間接続部を有する配線層材料としては、絶縁層との密着性、耐蝕性などの問題からアルミニウムや金が使用されてきたが、アルミニウムは抵抗が高く、金はコストが高いという問題があった。
【0006】
このため、配線層間の接続部分の上部が凹状とならないようにコンタクトホールに金属を埋め込むようにした接続法を用いる試みがなされている。例えば、図6に示すように、後に形成する絶縁層4と同程度の膜厚の金属膜をあらかじめ蒸着法あるいはスパッタリング法などによって形成しておくようにし、その上に塗布法により絶縁膜4を形成し表面を平坦化するという方法も提案されている。しかしながらこの方法では完全に平坦化するのは困難であり、金属膜が突出した形状になってしまい、後に形成するコンタクトホール周辺は他の部分より盛り上がってしまい、かえって逆効果になってしまう。
【0007】
また、この金属膜の材料としては特に限定はないが、低抵抗で低コストの層間接続を達成するために、銅や銅合金を用いる場合は、腐食防止と絶縁膜中への拡散を防止するためにこの金属膜形成後にこの上層を被覆保護する工程を設けなければならず、工数が増大するという問題がある。
【0008】
このような問題を解決するため、エッチング工程を必要としない方法として選択成長法があり、半導体チップの製造工程では実用化されている。この方法は、絶縁膜中に形成されたコンタクトホール底部に露出した配線部分のみに選択的にタングステンなどの金属を、化学的気相成長法により成長させ、平坦な層間接続部を得ようとするものである。しかしながら、この方法では使用する金属材料が化学的気相成長法および選択成長の可能な材料に限定される。現在、一般的に使用されている金属材料はタングステンであり、高融点材料で腐食されにくく、絶縁膜への拡散も少ないため、比較的使用し易い材料であるが、抵抗率が高くコンタクト抵抗を下げることが困難となっている。さらに化学的気相成長工程では基板温度が比較的高温となるため、絶縁膜としても耐熱性の高い材料が必要となり、誘電率が高く電気的特性に優れた有機絶縁膜では高温プロセスに絶えることができず必然的に使用不可能となってしまうという問題がある。
【0009】
【発明が解決しようとする課題】
このように、高密度配線を有する多層配線を実現するためには、コンタクトホールに金属が埋め込まれ平坦化された層間接続が必要となる。しかしながら、いずれの方法によっても、高密度化に際して特性が良好で信頼性の高い多層配線を得ることができないという問題があった。
【0010】
本発明は前記実情に鑑みてなされたもので、高密度化が容易で信頼性の高い多層配線を提供することを目的とする。
【0011】
上記した課題を解決するために本発明は、所定の層間絶縁膜に形成されるコンタクトホール上に所定の配線層を介してさらに他のコンタクトホールが配置される他の層間絶縁膜を形成する多層配線基板の製造方法であって、前記層間絶縁膜を形成する工程は、第1の配線層上に層間接続のための凹部を構成する側壁部を有すると共に第2の配線層を反転したパターンで厚い部分を有する層間絶縁膜を形成する工程と、前記層間絶縁膜上に電気めっきのための電極を形成する工程と、前記電極上に凹部におけるめっき膜の析出速度が他の領域に比して速くなるようにポリエチレングリコールもしくはチオ尿素のうち少なくともいずれか一方が添加されているめっき浴を用いて電気めっきすることにより、前記電極上にめっき膜を形成する工程と、前記層間絶縁膜表面の前記めっき膜及び前記電極を除去する工程と、を有しており、前記コンタクトホール上に所定の配線層を介して他のコンタクトホールを形成するよう、前記層間絶縁膜を形成する工程を任意に繰り返す多層配線基板の製造方法を提供する。
【0016】
【作用】
上記方法によれば、例えば有機添加剤を用いためっき液の場合、凹部に厚いめっき膜が得られ、平坦な表面を得ることができる点に着目してなされたもので、絶縁膜にコンタクトホールを形成した後、めっきを行い平坦な基板表面を得たのち、このめっき膜を等方的にエッチングして、エッチングが絶縁膜の表面まで進行した時点で終了させれば、コンタクトホール内にのみ選択的にめっき膜が残され、埋め込みが完了する。このようにして、コンタクトホールの形成にのみ露光現像工程を用いるのみで、埋め込みが完了し、工数が少ない上、寸法の変換誤差が極めて小さくなる。
【0017】
ここで、電気めっきによる銅あるいは銅合金膜等の形成工程において、めっき浴には有機物を適量添加することにより、析出膜表面の平坦化を促進することができる。さらに好ましくはめっき工程中の陰極電流密度は析出金属膜に焦げが発生せず、かつ局部への電流集中による異常成長が起こらない範囲でなるべく高電流密度を用いるようにする。
【0018】
この工程において、コンタクトホールの形成後、チタン、ニッケル、バナジウム、ニオブ、タンタル、クロム、モリブデン、タングステンなどの高融点金属を電気めっきの陰極の一部として用いることにより、めっきによる銅あるいは銅合金は絶縁膜に直接触れることがなくなり、銅あるいは銅合金の腐食防止、絶縁膜への拡散防止をはかることができ、また絶縁膜との接着力を高めることができる。さらに電気めっきによる金属膜の形成に際しては、有機窒素化合物、有機硫黄化合物、ポリエーテル化合物を適量添加することにより、凹凸のある表面に対しては凸部で凹部に比べて有機物が優先的に吸着するため、めっき膜の析出を抑制する。この結果凸部ではめっき膜の析出速度が遅くなり凹部では速くなるため、めっきを続行した場合、結果として表面の凹凸がなくなり、表面が平坦化される。このようにして形成された金属膜は、コンタクトホール部を除き、均一な膜厚となり、一方コンタクトホール部は他の部分に比べて厚くなる。従ってこの膜をエッチング速度が厚さ方向に均一であるようなエッチャントを用いてエッチングするようにすれば、コンタクトホール内部の銅あるいは銅合金を選択的に残し、他の部分の金属膜を除去することが可能となる。
【0019】
はじめに本発明に関連する技術を図面を参照しながら説明し、その後本発明の実施例の説明を行なう。
以下に、第1の関連技術についての説明を行なう。
【0020】
まず、基板1の表面に絶縁膜2を形成し、この上層に第1層配線膜3として銅薄膜パターンを形成し、この上層に、フォトニースUR−314と指称されている東レ社製の感光性ポリイミドを塗布し、露光現像を行い、1辺20μm 程度のコンタクトホール9を形成する。こののち、400℃で30分程度の熱処理を行い、層間絶縁膜4を形成する(図1(a) )。ここでポリイミドは熱処理後の膜厚が20μm 程度となるように塗布時の膜厚を設定する。また段切れを防ぐため、コンタクトホールの底部と側壁との角度が100度以上となるように露光現像条件をコントロールする。
【0021】
次いで、スパッタリング法によりチタン(Ti)膜5および銅(Cu)膜6を順次連続的に積層し、全体としての膜厚が1μm 程度となるようにする。ここで銅膜はめっき陰極として作用するものである。またチタンは高融点金属であり、層間絶縁膜であるポリイミドあるいは第1層配線である銅と、めっき陰極および上層のめっき膜とのとの相互拡散を防止するバリアとして作用する。従って膜厚は薄くて良い。銅とポリイミドが直接接するように形成されると、ポリイミド中の酸素によって銅が酸化され、密着性が低下し、剥離し易くなる。また連続的に形成するのはチタン表面が酸化されやすいためである。このように真空を破ることなく連続的に上層の膜を形成することにより、自然酸化膜が介在することなく低抵抗の膜が形成される。
【0022】
このようにして、基板1を図2に示すように電気めっき装置に設置し、この陰極にめっき陰極として銅膜6を接続する。ここでめっき浴としては、硫酸銅75g/l ,硫酸(比重1.84)100ml/l からなる溶液にポリエチレングリコール100mg/l とチオ尿素10mg/lを添加したものを用い、液温を25℃に設定して電流密度5A/dm2 で攪拌しながらめっきを行い膜厚20μm 程度の銅めっき膜7を形成する。コンタクトホールによる段差は1μm 程度であるため、20μm 程度のめっき膜を形成するようにすれば十分に平坦な表面を得ることができる(図1(c) )。
【0023】
この後、図1(d) に示すように基板1表面に形成された銅めっき膜7を、過硫酸アンモニウム、硫酸、エタノールからなる混合溶液でエッチングし、基板表面の銅膜6(めっき陰極)も含めて除去し、コンタクトホール内にのみ残留せしめる。
【0024】
次いで、図1(e) に示すように,基板1主面上のチタン膜5をEDTA、アンモニア、過酸化水素水からなるエッチング液でエッチング除去する。
【0025】
このようにして埋め込みを行った基板1に第2配線層としてチタン−銅−チタンの積層薄膜8を形成する(図1(f) )。
【0026】
ここで必要に応じて層間絶縁膜の形成から、この工程を繰り返し、多層配線を形成するようにしてもよい。
【0027】
このようにして、コンタクトホール9の形成に露光現像工程を用いるのみで、埋め込みが完了し、工数が少なく、寸法変換誤差が極めて小さく高精度の多層配線を行うことが可能となる。
【0028】
なお、上記した第1の関連技術では第1層配線と第2層配線とが直接接続された例について説明したが、第1層配線と第2層配線とが直接接続されず、間に1層または多層の他の配線層が介在し、間接的に第1層配線と第2層配線とが接続されるようにしてもよい。
【0029】
以下に、第2の関連技術についての説明を行なう。
この方法は、めっきに先立ち第2層配線の反転パターンを描くようにレジストパターン10を形成しておき、パターンめっきを行い、めっき後にレジストパターン10を除去して出来た凹部に塗布絶縁膜4を充填するようにし、コンタクトホールの埋め込みと第2層配線の形成とを同時に行うようにしたことを特徴とする。
【0030】
すなわち、めっき陰極の形成工程(図1(a) および図1(b) )までは前記第1の関連技術と同様に行い、次に図3(a) に示すようにAZ−4903と指称されているヘキストジャパン社製の厚膜レジストを、スピンコート法により塗布して膜厚25μm のめっきレジスト層を形成し90℃でベーキングを行う。この後、露光現像により第2配線層の配線パターンを開口させ、レジストパターン10を得る。
【0031】
次いで前記第1の関連技術と同様にしてめっき装置に設置し、同様の条件でめっきを行い、図3(b) に示すように膜厚20μm 程度の銅めっき膜7を形成する。この後図3(c) に示すようにレジストパターン10をアセトンで除去し、銅めっきによって形成された第2配線層の配線パターン以外の銅膜すなわち基板表面のめっき陰極として用いた銅膜6を、過硫酸アンモニウム、硫酸、エタノールからなる混合溶液でエッチングする。さらに、この後基板1主面上のチタン膜5をEDTA、アンモニア、過酸化水素水からなるエッチング液でエッチング除去する。
【0032】
この後第2配線層の形成されている基板表面に感光性ポリイミド(フォトニースUR−3140)を塗布し、露光現像により、第2配線層上に形成されて突出している感光性ポリイミド4を除去する(図3(d) )。
【0033】
この後必要に応じて再度感光性ポリイミドを塗布すれば、さらに平坦な表面を得ることができる。
【0034】
このようにして容易に多層配線を得ることが可能となる。図3(d) の露光現像工程では、パターン精度はあまり必要でなく、ややずれが生じてもよい。
【0035】
また、図3(d) に示した露光現像工程は、十分に平坦化されて感光性ポリイミドが塗布されている場合は省略しても良く、この場合露光現像工程が完全に1回省略できることになる。
【0036】
また、さらに多層の配線を形成する場合は再度感光性ポリイミドを塗布し前述した工程を繰り返すようにすればよい。
【0037】
かかる方法によれば、表面の凹凸はコンタクトホールの深さに対して±5%以内に抑えることができ、層間絶縁膜の厚さを20μm もしくは30μm とした場合でも表面の凹凸は±5%以内に抑えることができる。これは従来のステップ・ビア法の場合、形成後の表面の凹凸の程度がコンタクトホールの深さに対して±25%程度であったのに比べ、表面の凹凸が大幅に向上していることがわかる。また表面の凹凸の程度が大幅に減少した結果、3層以上の配線層を有する多層配線においてもコンタクトホールの位置をずらしたりする必要がなくなり、コンタクトホール上にコンタクトホールを設けることができ、従来のステップ・ビア法に比べ、配線密度が約20%向上した。
【0038】
さらに従来のコンタクトホールに金属膜を充填し、後から絶縁材料で基板面を覆い平坦化する方法に比べ、露光現像工程が配線層1層あたり1回ですむため、配線層数が5層の多層配線を形成した結果、工程数が約20%削減され歩留まりが向上する。
【0039】
さらに従来のタングステンによるコンタクトホール内の埋め込み接続に比べ接続抵抗は約1/3に低下している。
【0040】
このように本発明の関連技術にかかる製造方法で得た多層配線は、配線密度、工程数、電気特性の面で極めて優れたものとなっている。
【0041】
なお、上記した第2の関連技術において、めっきレジストとしての感光性ポリイミドの塗布後に高融点金属膜としてのチタン膜5およびめっき陰極としての銅膜6を形成するようにすれば、めっきレジストとしての感光性ポリイミドをそのまま層間絶縁膜として利用でき、工数が大幅に低減される。
以下、本発明の実施例を説明する。
この方法では、高融点金属膜であるチタン膜5およびめっき陰極としての銅膜6の形成に先立ち、第2層配線の反転パターンを描くように、レジストパターン10を形成しておき、パターンめっきを行い、めっき後に全面を軽くエッチングしレジストパターン10上のチタン膜5および銅膜6を除去し、レジストパターン10はそのまま層間絶縁膜として利用するようにしている。
【0042】
すなわち、コンタクトホール9の形成(図1(a) )までは前記第1の実施例と同様に行い、次に図4(a) に示すようにUR−3140と指称されている東レ社製の感光性ポリイミドをスピンコート法により塗布して膜厚20μm の絶縁層を形成する。この後露光現像により第2配線層の配線パターンを開口させ、レジストパターン10を得る。そして400℃,30分の熱処理を行い、次いでスパッタリング法により高融点金属膜であるチタン膜5およびめっき陰極としての銅膜6を形成する。
【0043】
この後、前記第2の関連技術と同様にしてめっき装置に設置し、同様の条件でめっきを行い、図4(b) に示すように、膜厚25μm 程度の銅めっき膜7を形成する。
【0044】
この後図4(c) に示すように、過硫酸アンモニウム、硫酸、エタノールからなる混合溶液で軽くエッチングし、銅めっき膜の内、第2配線層の配線パターン以外の銅膜すなわち基板表面のめっき陰極として用いた銅膜6がエッチングされる深さまでエッチングしチタン膜5を露呈せしめる。そしてさらに、基板1主面上の高融点金属膜であるチタン膜5をEDTA、アンモニア、過酸化水素水からなるエッチング液でエッチング除去する。
【0045】
このようにして平坦な基板表面をもつ多層配線がきわめてめて容易に形成される。
【0046】
この方法によれば、前記第2の関連技術に比べ工数が大幅に低減される。
【0047】
【発明の効果】
以上説明してきたように本発明によれば、工数が少なく、寸法変換誤差の小さい多層配線を得ることが可能となる。
【図面の簡単な説明】
【図1】本発明の第1の実施例の多層配線の製造工程図
【図2】同工程で用いられるめっき装置を示す図
【図3】本発明の第2の実施例の多層配線の製造工程図
【図4】本発明の第3の実施例の多層配線の製造工程図
【図5】従来例の多層配線の製造工程図
【図6】多層配線基板を示す図
【符号の説明】
1 基板
2 絶縁膜
3 第1配線層
4 層間絶縁膜
5 チタン膜
6 銅膜(めっき陰極)
7 銅めっき膜
8 第2配線層
9 コンタクトホール
10 レジストパターン
【産業上の利用分野】
本発明は、多層配線基板の製造方法に係り、特に配線が高密度に形成された多層配線基板の製造方法に関する。
【0002】
【従来の技術】
近年、半導体集積回路技術の発達により電子機器の小型化、薄型化、高性能化が進められており、これに伴い回路基板上に半導体チップを高密度に実装することが重要な課題となっている。
【0003】
従って、多層配線基板内の配線も近年高密度化の方向にあり、配線の微細化、多層化が進んでいる。微細配線を形成するために従来は図5に示すように、基板1表面に絶縁層2を介して形成された薄膜金属層3からなる第1層配線上に、層間絶縁膜4を形成してこれにコンタクトホール9を形成し(図5(a) )、この後さらに薄膜金属層8を形成し(図5(b) )、レジストパターン13(図5(c) )を介して、薄膜金属層8をエッチングし第2層配線のパターンを得る(図5(d) )という方法がとられている。
【0004】
しかしながらこの方法で多層配線を形成しようとすると、コンタクトホール9上の絶縁膜が凹状となっているため、さらにこの上に第2層配線と第3層配線を接続するためのコンタクトホールを形成するとコンタクトホールがいっそう深くなるため、配線の段切れが生じ易くなる。このため、図6に示すように3層以上の配線(3,8,13)を形成する多層配線ではコンタクトホール9の位置をずらして設ける必要があり、結果的には配線密度の低下を招くことになる。
【0005】
また、層間接続部を有する配線層材料としては、絶縁層との密着性、耐蝕性などの問題からアルミニウムや金が使用されてきたが、アルミニウムは抵抗が高く、金はコストが高いという問題があった。
【0006】
このため、配線層間の接続部分の上部が凹状とならないようにコンタクトホールに金属を埋め込むようにした接続法を用いる試みがなされている。例えば、図6に示すように、後に形成する絶縁層4と同程度の膜厚の金属膜をあらかじめ蒸着法あるいはスパッタリング法などによって形成しておくようにし、その上に塗布法により絶縁膜4を形成し表面を平坦化するという方法も提案されている。しかしながらこの方法では完全に平坦化するのは困難であり、金属膜が突出した形状になってしまい、後に形成するコンタクトホール周辺は他の部分より盛り上がってしまい、かえって逆効果になってしまう。
【0007】
また、この金属膜の材料としては特に限定はないが、低抵抗で低コストの層間接続を達成するために、銅や銅合金を用いる場合は、腐食防止と絶縁膜中への拡散を防止するためにこの金属膜形成後にこの上層を被覆保護する工程を設けなければならず、工数が増大するという問題がある。
【0008】
このような問題を解決するため、エッチング工程を必要としない方法として選択成長法があり、半導体チップの製造工程では実用化されている。この方法は、絶縁膜中に形成されたコンタクトホール底部に露出した配線部分のみに選択的にタングステンなどの金属を、化学的気相成長法により成長させ、平坦な層間接続部を得ようとするものである。しかしながら、この方法では使用する金属材料が化学的気相成長法および選択成長の可能な材料に限定される。現在、一般的に使用されている金属材料はタングステンであり、高融点材料で腐食されにくく、絶縁膜への拡散も少ないため、比較的使用し易い材料であるが、抵抗率が高くコンタクト抵抗を下げることが困難となっている。さらに化学的気相成長工程では基板温度が比較的高温となるため、絶縁膜としても耐熱性の高い材料が必要となり、誘電率が高く電気的特性に優れた有機絶縁膜では高温プロセスに絶えることができず必然的に使用不可能となってしまうという問題がある。
【0009】
【発明が解決しようとする課題】
このように、高密度配線を有する多層配線を実現するためには、コンタクトホールに金属が埋め込まれ平坦化された層間接続が必要となる。しかしながら、いずれの方法によっても、高密度化に際して特性が良好で信頼性の高い多層配線を得ることができないという問題があった。
【0010】
本発明は前記実情に鑑みてなされたもので、高密度化が容易で信頼性の高い多層配線を提供することを目的とする。
【0011】
上記した課題を解決するために本発明は、所定の層間絶縁膜に形成されるコンタクトホール上に所定の配線層を介してさらに他のコンタクトホールが配置される他の層間絶縁膜を形成する多層配線基板の製造方法であって、前記層間絶縁膜を形成する工程は、第1の配線層上に層間接続のための凹部を構成する側壁部を有すると共に第2の配線層を反転したパターンで厚い部分を有する層間絶縁膜を形成する工程と、前記層間絶縁膜上に電気めっきのための電極を形成する工程と、前記電極上に凹部におけるめっき膜の析出速度が他の領域に比して速くなるようにポリエチレングリコールもしくはチオ尿素のうち少なくともいずれか一方が添加されているめっき浴を用いて電気めっきすることにより、前記電極上にめっき膜を形成する工程と、前記層間絶縁膜表面の前記めっき膜及び前記電極を除去する工程と、を有しており、前記コンタクトホール上に所定の配線層を介して他のコンタクトホールを形成するよう、前記層間絶縁膜を形成する工程を任意に繰り返す多層配線基板の製造方法を提供する。
【0016】
【作用】
上記方法によれば、例えば有機添加剤を用いためっき液の場合、凹部に厚いめっき膜が得られ、平坦な表面を得ることができる点に着目してなされたもので、絶縁膜にコンタクトホールを形成した後、めっきを行い平坦な基板表面を得たのち、このめっき膜を等方的にエッチングして、エッチングが絶縁膜の表面まで進行した時点で終了させれば、コンタクトホール内にのみ選択的にめっき膜が残され、埋め込みが完了する。このようにして、コンタクトホールの形成にのみ露光現像工程を用いるのみで、埋め込みが完了し、工数が少ない上、寸法の変換誤差が極めて小さくなる。
【0017】
ここで、電気めっきによる銅あるいは銅合金膜等の形成工程において、めっき浴には有機物を適量添加することにより、析出膜表面の平坦化を促進することができる。さらに好ましくはめっき工程中の陰極電流密度は析出金属膜に焦げが発生せず、かつ局部への電流集中による異常成長が起こらない範囲でなるべく高電流密度を用いるようにする。
【0018】
この工程において、コンタクトホールの形成後、チタン、ニッケル、バナジウム、ニオブ、タンタル、クロム、モリブデン、タングステンなどの高融点金属を電気めっきの陰極の一部として用いることにより、めっきによる銅あるいは銅合金は絶縁膜に直接触れることがなくなり、銅あるいは銅合金の腐食防止、絶縁膜への拡散防止をはかることができ、また絶縁膜との接着力を高めることができる。さらに電気めっきによる金属膜の形成に際しては、有機窒素化合物、有機硫黄化合物、ポリエーテル化合物を適量添加することにより、凹凸のある表面に対しては凸部で凹部に比べて有機物が優先的に吸着するため、めっき膜の析出を抑制する。この結果凸部ではめっき膜の析出速度が遅くなり凹部では速くなるため、めっきを続行した場合、結果として表面の凹凸がなくなり、表面が平坦化される。このようにして形成された金属膜は、コンタクトホール部を除き、均一な膜厚となり、一方コンタクトホール部は他の部分に比べて厚くなる。従ってこの膜をエッチング速度が厚さ方向に均一であるようなエッチャントを用いてエッチングするようにすれば、コンタクトホール内部の銅あるいは銅合金を選択的に残し、他の部分の金属膜を除去することが可能となる。
【0019】
はじめに本発明に関連する技術を図面を参照しながら説明し、その後本発明の実施例の説明を行なう。
以下に、第1の関連技術についての説明を行なう。
【0020】
まず、基板1の表面に絶縁膜2を形成し、この上層に第1層配線膜3として銅薄膜パターンを形成し、この上層に、フォトニースUR−314と指称されている東レ社製の感光性ポリイミドを塗布し、露光現像を行い、1辺20μm 程度のコンタクトホール9を形成する。こののち、400℃で30分程度の熱処理を行い、層間絶縁膜4を形成する(図1(a) )。ここでポリイミドは熱処理後の膜厚が20μm 程度となるように塗布時の膜厚を設定する。また段切れを防ぐため、コンタクトホールの底部と側壁との角度が100度以上となるように露光現像条件をコントロールする。
【0021】
次いで、スパッタリング法によりチタン(Ti)膜5および銅(Cu)膜6を順次連続的に積層し、全体としての膜厚が1μm 程度となるようにする。ここで銅膜はめっき陰極として作用するものである。またチタンは高融点金属であり、層間絶縁膜であるポリイミドあるいは第1層配線である銅と、めっき陰極および上層のめっき膜とのとの相互拡散を防止するバリアとして作用する。従って膜厚は薄くて良い。銅とポリイミドが直接接するように形成されると、ポリイミド中の酸素によって銅が酸化され、密着性が低下し、剥離し易くなる。また連続的に形成するのはチタン表面が酸化されやすいためである。このように真空を破ることなく連続的に上層の膜を形成することにより、自然酸化膜が介在することなく低抵抗の膜が形成される。
【0022】
このようにして、基板1を図2に示すように電気めっき装置に設置し、この陰極にめっき陰極として銅膜6を接続する。ここでめっき浴としては、硫酸銅75g/l ,硫酸(比重1.84)100ml/l からなる溶液にポリエチレングリコール100mg/l とチオ尿素10mg/lを添加したものを用い、液温を25℃に設定して電流密度5A/dm2 で攪拌しながらめっきを行い膜厚20μm 程度の銅めっき膜7を形成する。コンタクトホールによる段差は1μm 程度であるため、20μm 程度のめっき膜を形成するようにすれば十分に平坦な表面を得ることができる(図1(c) )。
【0023】
この後、図1(d) に示すように基板1表面に形成された銅めっき膜7を、過硫酸アンモニウム、硫酸、エタノールからなる混合溶液でエッチングし、基板表面の銅膜6(めっき陰極)も含めて除去し、コンタクトホール内にのみ残留せしめる。
【0024】
次いで、図1(e) に示すように,基板1主面上のチタン膜5をEDTA、アンモニア、過酸化水素水からなるエッチング液でエッチング除去する。
【0025】
このようにして埋め込みを行った基板1に第2配線層としてチタン−銅−チタンの積層薄膜8を形成する(図1(f) )。
【0026】
ここで必要に応じて層間絶縁膜の形成から、この工程を繰り返し、多層配線を形成するようにしてもよい。
【0027】
このようにして、コンタクトホール9の形成に露光現像工程を用いるのみで、埋め込みが完了し、工数が少なく、寸法変換誤差が極めて小さく高精度の多層配線を行うことが可能となる。
【0028】
なお、上記した第1の関連技術では第1層配線と第2層配線とが直接接続された例について説明したが、第1層配線と第2層配線とが直接接続されず、間に1層または多層の他の配線層が介在し、間接的に第1層配線と第2層配線とが接続されるようにしてもよい。
【0029】
以下に、第2の関連技術についての説明を行なう。
この方法は、めっきに先立ち第2層配線の反転パターンを描くようにレジストパターン10を形成しておき、パターンめっきを行い、めっき後にレジストパターン10を除去して出来た凹部に塗布絶縁膜4を充填するようにし、コンタクトホールの埋め込みと第2層配線の形成とを同時に行うようにしたことを特徴とする。
【0030】
すなわち、めっき陰極の形成工程(図1(a) および図1(b) )までは前記第1の関連技術と同様に行い、次に図3(a) に示すようにAZ−4903と指称されているヘキストジャパン社製の厚膜レジストを、スピンコート法により塗布して膜厚25μm のめっきレジスト層を形成し90℃でベーキングを行う。この後、露光現像により第2配線層の配線パターンを開口させ、レジストパターン10を得る。
【0031】
次いで前記第1の関連技術と同様にしてめっき装置に設置し、同様の条件でめっきを行い、図3(b) に示すように膜厚20μm 程度の銅めっき膜7を形成する。この後図3(c) に示すようにレジストパターン10をアセトンで除去し、銅めっきによって形成された第2配線層の配線パターン以外の銅膜すなわち基板表面のめっき陰極として用いた銅膜6を、過硫酸アンモニウム、硫酸、エタノールからなる混合溶液でエッチングする。さらに、この後基板1主面上のチタン膜5をEDTA、アンモニア、過酸化水素水からなるエッチング液でエッチング除去する。
【0032】
この後第2配線層の形成されている基板表面に感光性ポリイミド(フォトニースUR−3140)を塗布し、露光現像により、第2配線層上に形成されて突出している感光性ポリイミド4を除去する(図3(d) )。
【0033】
この後必要に応じて再度感光性ポリイミドを塗布すれば、さらに平坦な表面を得ることができる。
【0034】
このようにして容易に多層配線を得ることが可能となる。図3(d) の露光現像工程では、パターン精度はあまり必要でなく、ややずれが生じてもよい。
【0035】
また、図3(d) に示した露光現像工程は、十分に平坦化されて感光性ポリイミドが塗布されている場合は省略しても良く、この場合露光現像工程が完全に1回省略できることになる。
【0036】
また、さらに多層の配線を形成する場合は再度感光性ポリイミドを塗布し前述した工程を繰り返すようにすればよい。
【0037】
かかる方法によれば、表面の凹凸はコンタクトホールの深さに対して±5%以内に抑えることができ、層間絶縁膜の厚さを20μm もしくは30μm とした場合でも表面の凹凸は±5%以内に抑えることができる。これは従来のステップ・ビア法の場合、形成後の表面の凹凸の程度がコンタクトホールの深さに対して±25%程度であったのに比べ、表面の凹凸が大幅に向上していることがわかる。また表面の凹凸の程度が大幅に減少した結果、3層以上の配線層を有する多層配線においてもコンタクトホールの位置をずらしたりする必要がなくなり、コンタクトホール上にコンタクトホールを設けることができ、従来のステップ・ビア法に比べ、配線密度が約20%向上した。
【0038】
さらに従来のコンタクトホールに金属膜を充填し、後から絶縁材料で基板面を覆い平坦化する方法に比べ、露光現像工程が配線層1層あたり1回ですむため、配線層数が5層の多層配線を形成した結果、工程数が約20%削減され歩留まりが向上する。
【0039】
さらに従来のタングステンによるコンタクトホール内の埋め込み接続に比べ接続抵抗は約1/3に低下している。
【0040】
このように本発明の関連技術にかかる製造方法で得た多層配線は、配線密度、工程数、電気特性の面で極めて優れたものとなっている。
【0041】
なお、上記した第2の関連技術において、めっきレジストとしての感光性ポリイミドの塗布後に高融点金属膜としてのチタン膜5およびめっき陰極としての銅膜6を形成するようにすれば、めっきレジストとしての感光性ポリイミドをそのまま層間絶縁膜として利用でき、工数が大幅に低減される。
以下、本発明の実施例を説明する。
この方法では、高融点金属膜であるチタン膜5およびめっき陰極としての銅膜6の形成に先立ち、第2層配線の反転パターンを描くように、レジストパターン10を形成しておき、パターンめっきを行い、めっき後に全面を軽くエッチングしレジストパターン10上のチタン膜5および銅膜6を除去し、レジストパターン10はそのまま層間絶縁膜として利用するようにしている。
【0042】
すなわち、コンタクトホール9の形成(図1(a) )までは前記第1の実施例と同様に行い、次に図4(a) に示すようにUR−3140と指称されている東レ社製の感光性ポリイミドをスピンコート法により塗布して膜厚20μm の絶縁層を形成する。この後露光現像により第2配線層の配線パターンを開口させ、レジストパターン10を得る。そして400℃,30分の熱処理を行い、次いでスパッタリング法により高融点金属膜であるチタン膜5およびめっき陰極としての銅膜6を形成する。
【0043】
この後、前記第2の関連技術と同様にしてめっき装置に設置し、同様の条件でめっきを行い、図4(b) に示すように、膜厚25μm 程度の銅めっき膜7を形成する。
【0044】
この後図4(c) に示すように、過硫酸アンモニウム、硫酸、エタノールからなる混合溶液で軽くエッチングし、銅めっき膜の内、第2配線層の配線パターン以外の銅膜すなわち基板表面のめっき陰極として用いた銅膜6がエッチングされる深さまでエッチングしチタン膜5を露呈せしめる。そしてさらに、基板1主面上の高融点金属膜であるチタン膜5をEDTA、アンモニア、過酸化水素水からなるエッチング液でエッチング除去する。
【0045】
このようにして平坦な基板表面をもつ多層配線がきわめてめて容易に形成される。
【0046】
この方法によれば、前記第2の関連技術に比べ工数が大幅に低減される。
【0047】
【発明の効果】
以上説明してきたように本発明によれば、工数が少なく、寸法変換誤差の小さい多層配線を得ることが可能となる。
【図面の簡単な説明】
【図1】本発明の第1の実施例の多層配線の製造工程図
【図2】同工程で用いられるめっき装置を示す図
【図3】本発明の第2の実施例の多層配線の製造工程図
【図4】本発明の第3の実施例の多層配線の製造工程図
【図5】従来例の多層配線の製造工程図
【図6】多層配線基板を示す図
【符号の説明】
1 基板
2 絶縁膜
3 第1配線層
4 層間絶縁膜
5 チタン膜
6 銅膜(めっき陰極)
7 銅めっき膜
8 第2配線層
9 コンタクトホール
10 レジストパターン
Claims (4)
- 所定の層間絶縁膜に形成されるコンタクトホール上に所定の配線層を介してさらに他のコンタクトホールが配置される他の層間絶縁膜を形成する多層配線基板の製造方法であって、
第1の配線層上に層間接続のための凹部を構成する側壁部を有すると共に第2の配線層を反転したパターンで厚い部分を有する前記所定の層間絶縁膜を形成する工程と、
前記所定の層間絶縁膜上全面、ならびに前記凹部に対応する前記第1の配線層表面に電気めっきのための電極を形成する工程と、
前記電極上に凹部におけるめっき膜の析出速度が他の領域に比して速くなるようにポリエチレングリコールが添加されているめっき浴を用いて電気めっきすることにより、前記所定の層間絶縁膜の厚い部分の上までめっき膜を形成する工程と、
前記所定の層間絶縁膜の厚い部分の表面の前記めっき膜及び前記電極が除去されるまで、前記めっき膜を全面にわたって除去する工程と、を有しており、
前記コンタクトホール上に所定の配線層を介して他のコンタクトホールを形成するよう、前記各工程を任意に順次繰り返すことを特徴とする多層配線基板の製造方法。 - 所定の層間絶縁膜に形成されるコンタクトホール上に所定の配線層を介してさらに他のコンタクトホールが配置される他の層間絶縁膜を形成する多層配線基板の製造方法であって、
第1の配線層上に層間接続のための凹部を構成する側壁部を有すると共に第2の配線層を反転したパターンで厚い部分を有する前記所定の層間絶縁膜を形成する工程と、
前記所定の層間絶縁膜上全面、ならびに前記凹部に対応する前記第1の配線層表面に電気めっきのための電極を形成する工程と、
前記電極上に凹部におけるめっき膜の析出速度が他の領域に比して速くなるようにチオ尿素が添加されているめっき浴を用いて電気めっきすることにより、前記所定の層間絶縁膜の厚い部分の上までめっき膜を形成する工程と、
前記所定の層間絶縁膜の厚い部分の表面の前記めっき膜及び前記電極が除去されるまで、前記めっき膜を全面にわたって除去する工程と、を有しており、
前記コンタクトホール上に所定の配線層を介して他のコンタクトホールを形成するよう、前記各工程を任意に順次繰り返すことを特徴とする多層配線基板の製造方法。 - 電気めっきのための電極を形成する工程は、層間絶縁膜とめっき膜との相互拡散を防止するバリアとこのバリア表面に形成される銅または銅合金からなる膜とを備える電極を形成する工程であることを特徴とする請求項1または2記載の多層配線装置の製造方法。
- バリアは、タンタル、チタン、ニッケル、バナジウム、ニオブ、クロム、モリブデン、タングステンのうち、少なくとも一種を用いて、蒸着あるいはスパッタリングにより形成することを特徴とする請求項3記載の多層配線装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20233093A JP3632981B2 (ja) | 1993-08-16 | 1993-08-16 | 多層配線基板および多層配線装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20233093A JP3632981B2 (ja) | 1993-08-16 | 1993-08-16 | 多層配線基板および多層配線装置の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002363403A Division JP2003229668A (ja) | 2002-12-16 | 2002-12-16 | 多層配線装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0758201A JPH0758201A (ja) | 1995-03-03 |
JP3632981B2 true JP3632981B2 (ja) | 2005-03-30 |
Family
ID=16455769
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20233093A Expired - Fee Related JP3632981B2 (ja) | 1993-08-16 | 1993-08-16 | 多層配線基板および多層配線装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3632981B2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6069068A (en) * | 1997-05-30 | 2000-05-30 | International Business Machines Corporation | Sub-quarter-micron copper interconnections with improved electromigration resistance and reduced defect sensitivity |
US6117784A (en) * | 1997-11-12 | 2000-09-12 | International Business Machines Corporation | Process for integrated circuit wiring |
JP3149846B2 (ja) | 1998-04-17 | 2001-03-26 | 日本電気株式会社 | 半導体装置及びその製造方法 |
JP3164213B2 (ja) | 1998-08-20 | 2001-05-08 | 日本電気株式会社 | 埋め込み金属配線の形成方法 |
MY144503A (en) | 1998-09-14 | 2011-09-30 | Ibiden Co Ltd | Printed circuit board and method for its production |
FR2785761B1 (fr) * | 1998-11-05 | 2002-01-25 | Rapide Circuit Imprime Rci | Procede pour realiser des connexions electriques |
JP3635219B2 (ja) * | 1999-03-11 | 2005-04-06 | 新光電気工業株式会社 | 半導体装置用多層基板及びその製造方法 |
JP4551206B2 (ja) * | 2004-12-15 | 2010-09-22 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 集積回路チップ上の電気めっき相互接続構造 |
JP5039923B2 (ja) * | 2008-12-10 | 2012-10-03 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 集積回路チップ上の電気めっき相互接続構造 |
JP5419793B2 (ja) * | 2010-04-22 | 2014-02-19 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 集積回路チップ上の電気めっき相互接続構造 |
-
1993
- 1993-08-16 JP JP20233093A patent/JP3632981B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0758201A (ja) | 1995-03-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4746621A (en) | Planar tungsten interconnect | |
EP0450381B1 (en) | Multilayer interconnection structure | |
US6384481B1 (en) | Single step electroplating process for interconnect via fill and metal line patterning | |
KR100302215B1 (ko) | 반도체장치의배선 | |
JPH05206064A (ja) | 半導体装置の製造方法 | |
JPS6110256A (ja) | 集積回路の接点孔への相互接続線の自動位置決め方法 | |
JP3632981B2 (ja) | 多層配線基板および多層配線装置の製造方法 | |
JP2001217248A (ja) | 半導体装置の配線形成方法 | |
JPH1064996A (ja) | 半導体装置の自己整合的金属配線形成方法 | |
KR0185230B1 (ko) | 금속배선 및 반도체장치 | |
JPH08306774A (ja) | 半導体装置及びその製造方法 | |
JPH09213794A (ja) | 半導体装置およびその製造方法 | |
JPH04277696A (ja) | 多層配線基板及びその製造方法 | |
KR100435137B1 (ko) | 두꺼운도체를갖는모노리식마이크로파집적회로를제조하는방법 | |
JP2985326B2 (ja) | 半導体装置の製造方法 | |
JP2003229668A (ja) | 多層配線装置の製造方法 | |
US5247204A (en) | Semiconductor device having multilayer interconnection structure | |
JP2570139B2 (ja) | 半導体装置の埋め込み配線の形成方法 | |
JP2737762B2 (ja) | 半導体装置の製造方法 | |
KR920001913B1 (ko) | 패턴층을 이용한 반도체 제조방법 | |
KR920001912B1 (ko) | 산화막과 폴리이미드를 이용한 반도체 제조방법. | |
JPS6085514A (ja) | 半導体装置の製造方法 | |
JPH0799199A (ja) | 半導体装置の製造方法 | |
JPH0425159A (ja) | 電極配線の形成方法 | |
JPH04307737A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040914 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041112 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041220 |
|
LAPS | Cancellation because of no payment of annual fees |