KR920001912B1 - 산화막과 폴리이미드를 이용한 반도체 제조방법. - Google Patents

산화막과 폴리이미드를 이용한 반도체 제조방법. Download PDF

Info

Publication number
KR920001912B1
KR920001912B1 KR1019890011893A KR890011893A KR920001912B1 KR 920001912 B1 KR920001912 B1 KR 920001912B1 KR 1019890011893 A KR1019890011893 A KR 1019890011893A KR 890011893 A KR890011893 A KR 890011893A KR 920001912 B1 KR920001912 B1 KR 920001912B1
Authority
KR
South Korea
Prior art keywords
metal layer
polyimide
oxide film
connection hole
layer
Prior art date
Application number
KR1019890011893A
Other languages
English (en)
Other versions
KR910005435A (ko
Inventor
이진희
심규환
최영규
강진영
Original Assignee
재단법인 한국전자통신 연구소
경상현
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인 한국전자통신 연구소, 경상현 filed Critical 재단법인 한국전자통신 연구소
Priority to KR1019890011893A priority Critical patent/KR920001912B1/ko
Publication of KR910005435A publication Critical patent/KR910005435A/ko
Application granted granted Critical
Publication of KR920001912B1 publication Critical patent/KR920001912B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

내용 없음.

Description

산화막과 폴리이미드를 이용한 반도체 제조방법
제1도는 종래의 금속층 접속공 형성방법에 의한 반도체의 개략도.
제2도는 본 발명의 금속층 접속공을 평탄하게 형성하는 제조순서를 나타낸 것으로,
a도는 제1금속층위에 1차 산화막과 1차 폴리이미드를 중착하고 음의 기울기를 갖는 금속층 접속공의 열린 상태를 나타낸 개략도.
b도는 산화막을 식각하는 상태를 나타낸 개략도.
c도는 금속층을 증착하는 상태를 나타낸 개략도.
d도는 2차 산화막과 2차폴리이미드를 중착하는 상태를 나타낸 개략도.
e도는 금속층 접속공의 금속층까지 에치백하는 상태를 나타낸 개략도.
f도는 제2금속층을 형성하여 금속층 접속공의 금속층을 완성하는 상태를 나타낸 개략도.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체기판 2 : 제1금속층
3 : 1차 산화막 4 : 1차 폴리이미드층
5, 5a : 금속층 6 : 2차 산화막
7 : 2차 폴리이미드층 8 : 제2금속층
본 발명은 반도체 제조방법에 관한 것으로, 특히 반도체 소자의 제조공정중에 다층금속의 하층 금속배선과 상층 금속배선을 연결하는 금속층 접속공에서 상기의 두 금속 배선을 안정되게 연결하도록 한 산화막과 폴리이미드를 이용한 반도체 제조방법에 관한 것이다.
일반적으로 반도체 기판위에 다수의 금속층을 형성하면서 반도체를 제조하는 경우에는 하층금속 배선과 상층 금속배선을 연결하되, 연결에 따른 접촉저항이 최소가 되게하고, 이후의 공정단계에서 단차 회복성이 양호해야 한다는 것은 잘 알려진 사실이다.
종래에는 제1도에 도시한 바와 같이 반도체기판(11)위에 제1금속층(12)을 형성하고, 층간절연막(13)을 형성하면서 중앙부에 금속층 접속공(14)이 형성되도록 한 후 바로 제2금속층(15)을 증착하는 제조방법을 이용하였었다.
그러나 상기와 같은 종래의 제조방법에 의하여서는, 하층 금속배선인 제1금속층(12)과 금속층 접속공(14)의 가장자리(15a)에서 금속층의 두께, 즉 단면적이 불균일해지면서 이에 따른 접촉저항이 커지게 되고, 상층 금속배선인 제2금속층(15)이 금속층 접속공(14)으로 밀려 들어가면서 홀(hole)(15b)이 발생하게 되어, 다음 공정인 절연막 형성 공정에서 단차 회복성이 나빠지는 현상이 발생하므로 금속배선의 신뢰성을 저하시키게 되는 문제점이 있었다.
이에 따라 본 발명은 상층 금속층을 증착할때 접촉저항이 커지지 않도록 하면서 금속층 접속공에 의해 금속층의 두께가 변하는 것을 방지하도록 한 것을 목적으로 한다.
이를 위해서 본 발명은 층간 절연막 대신 사진전사기술이 가능한 폴리이미드(polyimide)와 산화막을 사용한 것으로, 금속층 접속공 부위를 형성하는 단계와, 금속층 접속공에 금속층을 형성하는 단계와, 산화막과 제2폴리이미드를 입히는 단계와, 금속층 접속공의 금속층까지 에치백(Etch-back)하는 단계와, 그 위에 상층금속층을 형성하는 단계들에 의해 반도체가 제조되도록 함으로써, 상층 금속배선 즉 상층 금속층의 두께가 균일해지도록 한 것이다.
본 발명의 한 실시예에 따른 제조방법을 첨부도면에 의거 상세히 기술하여 보면 다음과 같다.
제2도는 본 발명의 금속층 접속공을 평탄하게 형성하는 제조순서를 나타낸 것으로, 금속층 접속공에 금속층이 매립되면서 금속층 접속공에서 제2금속층의 두께가 변화되지 않도록 한다.
a도는 제1금속층위에 1차 산화막과 1차 폴리이미드를 중착하고 음의 기울기를 갖는 금속층 접속공의 열린 상태를 나타낸 것으로, 반도체기판(1)상에 하층 금속배선이 되는 제1금속층(2)을 형성하고 있고, 그 위에 플라즈마 유도 화학적 기상증착(Plazama Enhanced Chemical Vapor Deposition)방법으로 1차 산화막(3)을 증착한 후, 다시 네가티브(Negative)형 폴리이미드(Polyimide)를 코팅한 다음 패턴을 하고 열처리를 하여 음의 기울기를 갖는 금속층 접속공의 열린 상태 즉 공간의 금속층 접속공(4a)을 남긴 1차 폴리이미드층(4)이 형성되게 한 것이다.
b도는 산화막을 식각하는 상태를 나타낸 것으로 플라즈마 유도화학적 기상증착 방법으로 증착된 산화막(3)중 금속층 접속공(4a)의 아래부분만 시각(Ech)하여 금속층 접속공(3a)이 형성되도록 한 것이다.
c도는 금속층을 증착하는 상태를 나타낸 것으로, 금속층 접속공(3a)(4a)과 1차 폴리이미드층(4)위에 금속층을 증착하면 1차 산화막(3)과 1차 폴리이미드층(4)의 윗면에는 금속층(5a)이 증착되고, 금속층 접속공(3a)(4a)의 위치인 1차 산화막(3) 및 1차 폴리이미드층(4)의 사이공간에는 금속층(5)이 형성되는 것이다.
d도는 2차 산화막과 2차 폴리이미드를 증착하는 상태를 나타낸 것으로, 제1금속층(2)과 금속층(5)(5a)의 윗면에 플라즈마유도 화학적 기상증착(Plazama Enhanced Chemical Vapor Deposition)방법으로 산화막(6)을 증착하고, 다시 네가티브형 폴리이미드 수지를 도포한 후 열처리를 하여 2차 폴리이미드층(7)이 형성되도록 한 것이다.
e도는 금속층 접속공의 금속층까지 에치백하는 상태를 나타낸 것으로, 반응성 이온 식각 방법등의 식각방법을 이용하여 2차 폴리이미드층(7)과 금속층(5a)은 완전히 에치백하면서 2차 산화막(6)과 1차 폴리이미드층(4)은 일부만 에치백하여 1차 산화막(3)과 1차 폴리이미드층(4) 및 2차 산화막(6)이 금속층 접속공의 금속층(5)과 긴밀한 상태로 노출되도록 한 것이다.
f도는 제2금속층을 형성하여 금속층 접속공의 금속층을 완성하는 상태를 나타낸 것으로, 에치백이 완료된 1차 폴리이미드층(4)과 금속층(5) 및 2차 산화막(6)의 상면에 제2금속층(8)을 형성하여 하층 금속배선인 제1금속층(2)과 상층 금속배선인 제2금속층(8)이 평탄화된 1차 및 2차 산화막(3)(6)과 1차 폴리이미드층(4) 사이의 금속층(5)에 의해 연결되도록 한 것이다.
상기와 같은 본 발명의 실시예에서는 2개의 금속층(2). (8)을 금속층 접속층의 금속층(5)으로 연결하는 상태만 설명하였지만 3층 이상의 금속층을 형성하는 경우에도 동일한 공정을 반복하면서 제조할 수 있는 것이다.
이와 같이 별도의 층간절연막을 형성하는 공정을 거치지 않고서도 산화막(3), (6)과 폴리이미드층(4)을 절연막으로 사용하므로 제조공정이 간단하여지고 제1 및 제2금속층(2), (8) 사이의 금속층 접속공에 금속층(5)을 매립한 상태에서 다음의 공정이 진행되므로 금속층 접속공에서 제2금속층(8)이 얇아지는 현상을 방지할 수 있으며 특히 절연층의 산화막(3), (6)이 폴리이미드층(6)의 전기에 약한 성질을 보완하여 줌으로써, 금속층 접속공에서의 단선이나 접촉저항등의 전기 이동에 의한 불량 없어짐은 물론 안정된 절연상태가 절연층에서 이루어져 다수의 금속층을 안정되게 연결할 수 있다.
그리고 3층 이상의 금속층이 이용되는 다층 배선의 경우에도 금속층 접속공에서 상층 배선의 금속층 두께를 최소화 할 수 있도록 금속배선의 신뢰성이 향상되고, 평탄화에도 효과가 있는 반도체 제조방법임을 알 수 있다.

Claims (1)

  1. 금속층 접속공을 다층 금속층 사이에 평탄하게 형성하기 위한 반도체 제조방법에 있어서, 반도체 기판상에 형성된 제1금속층위에 1차 산화막과 1차 폴리이미드층을 중착 및 도포하는 단계와, 1차 산화막과 1차 폴리이미드층에 금속층 접속공의 부분이 공간 상태가 되도록 형성하는 단계와, 제1금속층과 1차 폴리이미드층에 금속층을 증착하는 단계와, 1차 금속층과 금속층의 상면에 2차 산화막과 2차 폴리이미드층을 증착 및 도포하는 단계와, 금속층 접속공의 금속층까지 에치백하는 단계들에 의하여 금속층 접속공에 금속층이 매립되도록 하고 제2금속층을 형성하도록 한 산화막과 폴리이미드를 이용한 반도체 제조방법.
KR1019890011893A 1989-08-21 1989-08-21 산화막과 폴리이미드를 이용한 반도체 제조방법. KR920001912B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019890011893A KR920001912B1 (ko) 1989-08-21 1989-08-21 산화막과 폴리이미드를 이용한 반도체 제조방법.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890011893A KR920001912B1 (ko) 1989-08-21 1989-08-21 산화막과 폴리이미드를 이용한 반도체 제조방법.

Publications (2)

Publication Number Publication Date
KR910005435A KR910005435A (ko) 1991-03-30
KR920001912B1 true KR920001912B1 (ko) 1992-03-06

Family

ID=19289098

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890011893A KR920001912B1 (ko) 1989-08-21 1989-08-21 산화막과 폴리이미드를 이용한 반도체 제조방법.

Country Status (1)

Country Link
KR (1) KR920001912B1 (ko)

Also Published As

Publication number Publication date
KR910005435A (ko) 1991-03-30

Similar Documents

Publication Publication Date Title
EP0127020B1 (en) Method of manufacturing multi-layer semiconductor device
US4894351A (en) Method for making a silicon IC with planar double layer metal conductors system
US3801880A (en) Multilayer interconnected structure for semiconductor integrated circuit and process for manufacturing the same
KR100302215B1 (ko) 반도체장치의배선
EP0450381B1 (en) Multilayer interconnection structure
US6406992B1 (en) Fabrication method for a dual damascene structure
JP3632981B2 (ja) 多層配線基板および多層配線装置の製造方法
KR100219562B1 (ko) 반도체장치의 다층 배선 형성방법
KR920001912B1 (ko) 산화막과 폴리이미드를 이용한 반도체 제조방법.
JPH06267943A (ja) 半導体装置の製造方法
KR930000608B1 (ko) 산화막을 이용한 반도체 제조방법
KR920001913B1 (ko) 패턴층을 이용한 반도체 제조방법
KR19990082907A (ko) 반도체 장치 및 그 제조 방법
KR20010061485A (ko) 반도체소자의 금속배선 및 그 제조방법
JP2768294B2 (ja) 半導体装置の製造方法
JPS61206242A (ja) 半導体装置の製造方法
KR0127689B1 (ko) 다층 금속배선 형성방법
KR950000108B1 (ko) 다층 금속 배선방법
JPH06283863A (ja) 多層配線基板の製造方法
KR100207530B1 (ko) 반도체소자의 콘택홀 형성방법
KR0126777B1 (ko) 반도체 장치의 다층배선방법
JPS61107745A (ja) 半導体装置の製造方法
JPS6151940A (ja) 半導体装置の配線構造
KR100268797B1 (ko) 다층 금속배선 형성방법
JPH065597A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19971211

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee