JPS61107745A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61107745A JPS61107745A JP22861184A JP22861184A JPS61107745A JP S61107745 A JPS61107745 A JP S61107745A JP 22861184 A JP22861184 A JP 22861184A JP 22861184 A JP22861184 A JP 22861184A JP S61107745 A JPS61107745 A JP S61107745A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- interlayer insulating
- film
- layer
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は半導体装置の製造方法に関し、特にその多層配
線の形成方法に関する。
線の形成方法に関する。
近年、半導体装置は大容量化、高集積化が進んでいるが
、それに伴って配線設計の自由度を上げるために、また
素子を効率よく、かつ配線長を短くすることによシ配線
抵抗、配線容量による遅延を少くして高速化を実現する
ために多層配線構造が用いられるようになってきている
。
、それに伴って配線設計の自由度を上げるために、また
素子を効率よく、かつ配線長を短くすることによシ配線
抵抗、配線容量による遅延を少くして高速化を実現する
ために多層配線構造が用いられるようになってきている
。
多層配線構造を形成するには、金属配線と層間絶縁膜と
を繰シ返し形成する必要がおるが、配線やスルーホール
を繰シ返し形成するにつれ段差が急峻とな）、配線に断
線を生ずる恐れがある。
を繰シ返し形成する必要がおるが、配線やスルーホール
を繰シ返し形成するにつれ段差が急峻とな）、配線に断
線を生ずる恐れがある。
特に第１図に示すように、厚さ１．０μｍ程度の配線１
，１′の間隔りが２μｍ以下になると、その上に形成さ
れる層間絶縁膜２の配線１，１′のエツジ部３，３′に
おける被覆性が悪くなり急峻な溝４が形成される。この
ため層間絶縁膜上に、配線１゜１′と交差して形成され
る上層の配線５に断線を生ずる欠点がある。また、配線
１，１′間の層間絶縁膜２の壽４に堆へした上層の配線
層５′はエツチングによっても完全に除去されずに残り
、例えば並列に形成された上層の配線間を短絡するとい
う欠点もあり、半導体装置の集積度の向上を阻害してい
た。
，１′の間隔りが２μｍ以下になると、その上に形成さ
れる層間絶縁膜２の配線１，１′のエツジ部３，３′に
おける被覆性が悪くなり急峻な溝４が形成される。この
ため層間絶縁膜上に、配線１゜１′と交差して形成され
る上層の配線５に断線を生ずる欠点がある。また、配線
１，１′間の層間絶縁膜２の壽４に堆へした上層の配線
層５′はエツチングによっても完全に除去されずに残り
、例えば並列に形成された上層の配線間を短絡するとい
う欠点もあり、半導体装置の集積度の向上を阻害してい
た。
本発明の目的は、上記欠点を除去し、有機膜を用い無機
膜からなる層間絶縁膜の段差を埋めて平坦化して配線の
断線をなくシ、信頼性が高く、集積度の向上した半導体
装置の層迄方法を提供することにある。
膜からなる層間絶縁膜の段差を埋めて平坦化して配線の
断線をなくシ、信頼性が高く、集積度の向上した半導体
装置の層迄方法を提供することにある。
本発明の半導体装置の製造方法は、半導体基板の絶縁膜
上に形成された複数の金属配線上に無機膜からなる第１
の層間絶縁膜を形成する工程と、該第１の層間絶縁膜上
に有機膜からなる第２の層間絶縁膜を形成する工程と、
前記第２の層間絶縁膜をエツチングし前記金属配線上の
前記第１の層間絶縁膜を露出させる工程と、前記第１お
よび第２の層間絶縁膜上に無機膜から々る第３の層間絶
縁膜を形成する工程とを含んで構成される。
上に形成された複数の金属配線上に無機膜からなる第１
の層間絶縁膜を形成する工程と、該第１の層間絶縁膜上
に有機膜からなる第２の層間絶縁膜を形成する工程と、
前記第２の層間絶縁膜をエツチングし前記金属配線上の
前記第１の層間絶縁膜を露出させる工程と、前記第１お
よび第２の層間絶縁膜上に無機膜から々る第３の層間絶
縁膜を形成する工程とを含んで構成される。
次に本発明を実施例を用い、図面を参照して説明する。
第２図＜ａ＞〜（ｆ）は、本発明の一実施例の製造方法
を説明するだめの工程断面図である。
を説明するだめの工程断面図である。
まず第２図（ａ）に示すように、半導体基板１０に形成
された絶縁膜１１上にＡｆｉ層を形成したのち、バター
ニングし厚さ約１，０μｍのＡ２配線１２゜１２′を形
成する。続いて第２図（ｂ）に示すように、このＡｆｉ
配線１２．１２’上に厚さ約０．３μｍのリンシリケー
トガラス膜からなる第１の層間絶縁膜、： １３をＣＶＤ法によシ形成する。
された絶縁膜１１上にＡｆｉ層を形成したのち、バター
ニングし厚さ約１，０μｍのＡ２配線１２゜１２′を形
成する。続いて第２図（ｂ）に示すように、このＡｆｉ
配線１２．１２’上に厚さ約０．３μｍのリンシリケー
トガラス膜からなる第１の層間絶縁膜、： １３をＣＶＤ法によシ形成する。
次に第２図（Ｃ）に示すよりに、第１の層間絶縁膜上に
ポリイミド樹脂をスピンコード法によ）塗布しだのち、
２００〜３００℃でベーキングし第３の層間絶縁膜１４
を形成する。賞、表面を平坦化するために必要に応じて
ポリイミド樹脂の塗布とベーキングを複数回繰フ返す。
ポリイミド樹脂をスピンコード法によ）塗布しだのち、
２００〜３００℃でベーキングし第３の層間絶縁膜１４
を形成する。賞、表面を平坦化するために必要に応じて
ポリイミド樹脂の塗布とベーキングを複数回繰フ返す。
次に第２図（ｄ）に示すように、第３の層間絶に膜１４
の全面を０２ガスまた゛はＣＦ４と０２の混合ガスを用
いる反応性イオンエツチング法（ＲＩＢ法）によシエッ
チングし、Ａｎ配線１２．１２’上の第２の層間絶縁膜
１３を露出させる。この時、第２の層間絶縁膜１３が形
成する段差部にはポリイミド膜が残シ、エツチング面は
平坦な状態を保っている。
の全面を０２ガスまた゛はＣＦ４と０２の混合ガスを用
いる反応性イオンエツチング法（ＲＩＢ法）によシエッ
チングし、Ａｎ配線１２．１２’上の第２の層間絶縁膜
１３を露出させる。この時、第２の層間絶縁膜１３が形
成する段差部にはポリイミド膜が残シ、エツチング面は
平坦な状態を保っている。
次に第２図（ｅ）に示すように、第１および第２の層間
絶縁膜１３．１４上に厚さ約１．０μｍのＰＳＧ膜から
なる第３の層間絶縁膜１５を形成する。
絶縁膜１３．１４上に厚さ約１．０μｍのＰＳＧ膜から
なる第３の層間絶縁膜１５を形成する。
次に第２図（ｆ）に示すように、ｉ配線Ｉ２，１２′上
に開孔１７を設けたのち、全面に１Ｎｉｔ−形成し、バ
ターニングして上層のへ〇配線１６を形成する。
に開孔１７を設けたのち、全面に１Ｎｉｔ−形成し、バ
ターニングして上層のへ〇配線１６を形成する。
このようにして、本発明の一実施例による断線の恐れの
ない２層配線構造が完成する。
ない２層配線構造が完成する。
上記実施例において用いられるポリイミド膜は、層間絶
縁膜として多く利用されているが、ＰＳＧ８、、Ｎ、等
の無機膜に比べ、（１）＋７−り電流が多い、（２）耐
圧が小さい、（３）微細加工が難しい、等の欠点を有す
る。
縁膜として多く利用されているが、ＰＳＧ８、、Ｎ、等
の無機膜に比べ、（１）＋７−り電流が多い、（２）耐
圧が小さい、（３）微細加工が難しい、等の欠点を有す
る。
しかしながら、本実施例においては第２図（ｆ）に示さ
れるように、ポリイミド膜自体はＡＪＩ配線と接触する
ことなく、単に段差を埋めるために用いられているため
上記欠点を考慮する必要はない。
れるように、ポリイミド膜自体はＡＪＩ配線と接触する
ことなく、単に段差を埋めるために用いられているため
上記欠点を考慮する必要はない。
従って、開孔１７も通常の方法で微細に形成でき、更に
ポリイミド膜による平坦化によシ上層のＡｎ配線１６の
切断の恐れもなくなυ、半導体装置の信頼性は向上する
。
ポリイミド膜による平坦化によシ上層のＡｎ配線１６の
切断の恐れもなくなυ、半導体装置の信頼性は向上する
。
また、３層以上の多層配線は、上記実施例の２層配線の
形成工程を単位とし、同様の工程を繰シ返すことにより
容易に形成することができる。
形成工程を単位とし、同様の工程を繰シ返すことにより
容易に形成することができる。
同、上記実施例では無機膜からなる層間絶縁膜としてＰ
ＥＧ膜について説明したが、他の８１０２等の酸化膜ま
たはＳ、３Ｎ４等の窒化膜を用いることもできる。
ＥＧ膜について説明したが、他の８１０２等の酸化膜ま
たはＳ、３Ｎ４等の窒化膜を用いることもできる。
以上詳細に説明したように、本発明によれば、層間絶縁
膜の段差を有機膜で埋めて平坦化するため、配線の断線
がなくカフ信頼性が高く、集積度の向上した半導体装置
が得られるのでその効果は大きい。
膜の段差を有機膜で埋めて平坦化するため、配線の断線
がなくカフ信頼性が高く、集積度の向上した半導体装置
が得られるのでその効果は大きい。
第１図は従来の多層配線構造を説明するための断面図、
第２図（ａ）〜（ｆ）は本発明の一実施例の製造方法を
説明するための工程断面図である。 １．１′・・・・・・配線、２・・・・・・層間絶縁膜
、３・・・・・・エツジ部、４・・・・・・溝、５・・
・・・・上層の配線、５′・・・・・・配線層、１０・
・・・・・半導体基板、１１・・・・・・絶縁膜、１２
＋１２’・・・・・・Ａｉ配線、１３・・・・・・第１
の層間絶縁膜、１４・・・・・・第２の層間絶縁膜、１
５・・間第３の層間絶縁膜、１６・・・・・・Ａｆｉ配
線、１７・・・・・・開孔。 第１区
第２図（ａ）〜（ｆ）は本発明の一実施例の製造方法を
説明するための工程断面図である。 １．１′・・・・・・配線、２・・・・・・層間絶縁膜
、３・・・・・・エツジ部、４・・・・・・溝、５・・
・・・・上層の配線、５′・・・・・・配線層、１０・
・・・・・半導体基板、１１・・・・・・絶縁膜、１２
＋１２’・・・・・・Ａｉ配線、１３・・・・・・第１
の層間絶縁膜、１４・・・・・・第２の層間絶縁膜、１
５・・間第３の層間絶縁膜、１６・・・・・・Ａｆｉ配
線、１７・・・・・・開孔。 第１区
Claims (3)
- （１）半導体基板の絶縁膜上に形成された複数の金属配
線上に無機膜からなる第１の層間絶縁膜を形成する工程
と、該第１の層間絶縁膜上に有機膜からなる第２の層間
絶縁膜を形成する工程と、前記第２の層間絶縁膜をエッ
チングし前記金属配線上の前記第１の層間絶縁膜を露出
させる工程と、前記第１および第２の層間絶縁膜上に無
機膜からなる第３の層間絶縁膜を形成する工程とを含む
ことを特徴とする半導体装置の製造方法。 - （２）第１および第３の層間絶縁膜は酸化膜または窒化
膜である特許請求の範囲第（１）項記載の半導体装置の
製造方法。 - （３）第２の層間絶縁膜はポリイミド膜である特許請求
の範囲第（１）項および第（２）項記載の半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22861184A JPS61107745A (ja) | 1984-10-30 | 1984-10-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22861184A JPS61107745A (ja) | 1984-10-30 | 1984-10-30 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61107745A true JPS61107745A (ja) | 1986-05-26 |
Family
ID=16879057
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22861184A Pending JPS61107745A (ja) | 1984-10-30 | 1984-10-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61107745A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS637651A (ja) * | 1986-06-27 | 1988-01-13 | Toshiba Corp | 半導体装置の製造方法 |
| JPS63164341A (ja) * | 1986-12-26 | 1988-07-07 | Nec Corp | 半導体集積回路装置の製造方法 |
| JPH03159124A (ja) * | 1989-11-16 | 1991-07-09 | Nec Corp | 半導体装置の製造方法 |
-
1984
- 1984-10-30 JP JP22861184A patent/JPS61107745A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS637651A (ja) * | 1986-06-27 | 1988-01-13 | Toshiba Corp | 半導体装置の製造方法 |
| JPS63164341A (ja) * | 1986-12-26 | 1988-07-07 | Nec Corp | 半導体集積回路装置の製造方法 |
| JPH03159124A (ja) * | 1989-11-16 | 1991-07-09 | Nec Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4789648A (en) | Method for producing coplanar multi-level metal/insulator films on a substrate and for forming patterned conductive lines simultaneously with stud vias | |
| US5169801A (en) | Method for fabricating a semiconductor device | |
| JPS61107745A (ja) | 半導体装置の製造方法 | |
| JPS62295437A (ja) | 多層配線形成法 | |
| US5554884A (en) | Multilevel metallization process for use in fabricating microelectronic devices | |
| JPH04290249A (ja) | 半導体装置の製造方法 | |
| JPH06244286A (ja) | 半導体装置の製造方法 | |
| JPS61196555A (ja) | 多層配線の形成方法 | |
| JP2734675B2 (ja) | 半導体装置の製造方法 | |
| JP3295172B2 (ja) | ドライエッチング方法及び半導体装置の製造方法 | |
| JPH06125012A (ja) | 半導体装置の配線構造 | |
| JPS63289836A (ja) | 半導体装置の製造方法 | |
| JPS62293644A (ja) | 半導体装置の製造方法 | |
| JPS62271453A (ja) | 半導体素子の製造方法 | |
| JPH11274296A (ja) | 多層配線構造及びその形成方法 | |
| KR920001912B1 (ko) | 산화막과 폴리이미드를 이용한 반도체 제조방법. | |
| JPS6148940A (ja) | 半導体装置の電極形成方法 | |
| JPH08139185A (ja) | 半導体装置の製造方法 | |
| JPH0536841A (ja) | 半導体装置及びその製造方法 | |
| JPS60124950A (ja) | 多層配線構造を有する半導体装置 | |
| JPS6197946A (ja) | 半導体装置の製造方法 | |
| JPH03293728A (ja) | 半導体装置 | |
| JPS60175439A (ja) | 多層配線形成方法 | |
| JPS61114559A (ja) | 半導体装置 | |
| JPS6334956A (ja) | 半導体装置の製造方法 |