JPS63289836A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS63289836A
JPS63289836A JP12466587A JP12466587A JPS63289836A JP S63289836 A JPS63289836 A JP S63289836A JP 12466587 A JP12466587 A JP 12466587A JP 12466587 A JP12466587 A JP 12466587A JP S63289836 A JPS63289836 A JP S63289836A
Authority
JP
Japan
Prior art keywords
wiring layer
layer
aluminum wiring
film
coating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP12466587A
Other languages
English (en)
Other versions
JP2535908B2 (ja
Inventor
Hiroki Hozumi
保積 宏紀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP62124665A priority Critical patent/JP2535908B2/ja
Publication of JPS63289836A publication Critical patent/JPS63289836A/ja
Application granted granted Critical
Publication of JP2535908B2 publication Critical patent/JP2535908B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 A、産業上の利用分野 本発明は多層配線を行う半導体装置の製造方法に関し、
特にその各層の間における平坦化を実現する半導体装置
の製造方法に関する。
80発明の概要 本発明は、下地層にコンタクトホールを介して接続する
第1の配線層の平坦化を実現する半導体装置の製造方法
において、その第1の配線層の表面を平坦化してからパ
ターニングを行い、さらにその第1の配線層の表面およ
び上記第1の絶縁層の表面の平坦化を行うことにより、
コンタクトホール部等での凹部を確実に埋め込んで、よ
り高度な表面の平坦化を図るものである。
C0従来の技術 半導体装置の高集積化、高速化に伴い、金属配線の多層
配線技術はますます重要になってきている。そして、配
線パターンの微細化に従って、段差のアスペクト比も増
大し、段切れ防止やエレクトロマイグレーション耐性等
の点から、多層配線技術では、その平坦化が要求されて
いる。
ここで、従来の半導体装置の製造技術における平坦化技
術の一例(■スピンコード法)−について、第2図a〜
第2図Cを参照しながら説明する。なお、この従来例は
、第2層目のアルミ配線層の平を見比を図るためのもの
である。
(a)  まず、第2図aに示すように、基体(半導体
基板若しくは各層を意味する。)20上にパターニング
された第1層目のアルミ配線N21が形成されており、
その上に被覆された眉間絶縁yg422の上記第1層目
のアルミ配線層21上部が開口されてコンタクトホール
23が形成されている。そして、この眉間絶縁膜22上
には、全面に第2層目のアルミ配線Ji24が形成され
、パターニングによって、このコンタクトホール23内
に被着した第2層目のアルミ配線層24aが凹部30を
有したパターンに形成され、上記層間絶縁膜22上には
、引き回される配線部分の断面形状を有したアルミ配線
層24bが所定のパターンに形成される。そして、全面
にはPSC; (リンシリケートガラス)層25が薄く
形成される。
(ロ)次に、第2図すに示すように、上記230層25
上の全面に回転塗布膜(SOGFスピン・オン・ガラス
)26をスピンコーターを用いて形成する。この回転塗
布膜26は、粘性を有した流動体であり、その一部は上
記コンタクトホール23に形成された第2N目のアルミ
配線1i 24 aの凹部や、配線同士の間の空間部分
に流れ込む。
(C)  このような回転塗布膜26の形成後、第2図
Cに示すように、全面がエッチバックされ、その平坦化
が行われる。
また、他の多層配線の平坦化を図る手法としては、従来
より、■CVD膜形成後、エッチハックによりサイドウ
オール形成、次に再びCVD膜形成を行う方法、■プラ
ズマナイトライドを用いる方法等があり、さらに■バイ
アススパッタ法、■バイアスCVD法、■ピアホールへ
の高融点金属の埋め込み技術等が知られている。
D0発明が解決しようとする問題点 半導体装置の製造技術においては、前述の通り微細化が
進められ、また、多層配線の要求も強くなってきている
。そして、特に3層以上の金属配線を形成する場合に、
最も技術的な課題を有しているのが、アルミ配線層のカ
バレージの悪いコンタクトホール23(ピアホール)部
分である。
すなわち、半導体装置のパターンルールの微細化を図っ
た場合には、コンタクトホール23のアスペクト比が高
くなり、例えば、第2図すに示すアルミ配線層24aの
凹部30は非常に狭いものとなる。そして、その結果、
凹部30への回転塗布膜26の充填は困難となり、その
後の眉間絶縁膜の形成時に例えばクラック発生等の悪影
響を与えていた。
また、第2層目のアルミ配線層24は、コンタクトホー
ル23のところだけではなく層間絶縁膜22上にも形成
されるが、第2層目のアルミ配線層24aの上部の回転
塗布膜26の膜厚と、第2層目のアルミ配線層24bの
上部の回転塗布膜26の膜厚を比較してみると、コンタ
クトホール23のところに形成される第2層目のアルミ
配線層24aでは、上記凹部30への回転塗布膜26の
流入によりその回転塗布膜26の膜厚が薄くなり、逆に
第2層目のアルミ配線層2.4bの上部の回転塗布膜2
6の膜厚は厚くなる。そして、エッチバックによっても
、その膜厚差が配線上に残ることになり、例えば広いバ
ット部上では、それが信幀性の問題につながる。
そこで、上述の問題点に鑑み、本発明は、コンタクトホ
ール部等での凹部を確実に埋め込んで、より高度な表面
の平坦化を図る半導体装置の製造方法を提供することを
目的とする。
E0問題点を解決するための手段 本発明は、第1の絶縁層に形成されたコンタクトホール
を介して下地層と接続される第1の配線層を全面に形成
する工程と、上記第1の配線層の表面を平坦化する工程
と、上記第1の配線層をパターニングする工程と、上記
第1の配線層の表面及び上記第1の絶縁層の表面を平坦
化する工程とを有する半導体装置の製造方法により上述
の問題点を解決する。
F6作用 平坦化の手段として、前述の回転塗布膜を用いる場合、
その回転塗布膜は、下地の形状に依存してその流動性が
得られる性質を有する。すなわち、滑らかな面で塗布す
る方が回転塗布膜の流動性が高い。そこで、本発明は、
第1の配線層のパターニングの以前に、まず、平坦化を
図り、回転塗布膜の流動性の高い状態で凹部を充填し且
つ均一な膜厚を実現する。そして、次にパターニングを
施すことで、第1の配線層に対する高度な平坦化を図る
ことができることになる。
G、実施例 本発明の好適な実施例を図面を参照しながら説明する。
本発明の実施例は、平坦化の手段に回転塗布膜を用いた
ちのあって、3層のアルミ配線層を形成するものである
。以下、本実施例をその製造工程に従って第1図a〜第
1図dを参照しながら説明する。
(a)  まず、第1図aに示すように、基体(半導体
基板若しくは各層を意味する。)1上に下地層としての
パターニングされた第1N目のアルミ配線層2が形成さ
れ、その上に第1の絶縁膜である眉間絶縁膜3が被覆さ
れる。この眉間絶縁膜3の上記第1N目のアルミ配線N
2上部は開口されてコンタクトホール4が形成される。
そして、この眉間絶縁膜3上には、全面に第1の配線層
としての第2層目のアルミ配線層5が形成される。この
第2層目のアルミ配線層5の形状は、上記コンタクトホ
ール4のところでは凹部10を有しており、上記層間絶
縁膜、3上ではリフローされた該眉間絶縁膜3の表面に
沿って略滑らかな表面を有している0例えばコンタクト
ホール4の径を1.2μmとした時では、上記凹部10
の底部の寸法は0゜6μm、上記凹部10の側壁の深さ
の寸法は1゜2μm程度のものとなる。
次に、このような第2層目のアルミ配線層50表面には
、CVD法によって全面にfi<830層6が形成され
る。830層6は、第2層目のアルミ配線層5の形状を
反映し、上記凹部10内部にも被着され、眉間絶縁膜3
上の第2層目のアルミ配線層5の表面にも該表面に沿っ
て滑らかな表面を有するものとされる。
そして、この830層6の形成後、所要のスピンコータ
ーを使用して回転塗布膜7が塗布形成される。このとき
、この回転塗布膜7が形成されるのは、未だパターニン
グされていない第2層目のアルミ配線層5およびPSC
;1ii6の上部である。
したがって、所定の粘性や流動性を有してなる回転塗布
膜7は、略滑らかな表面を有する280層6上を流れて
行く、このため凹部10の内部にも高い流y1性から確
実に当該回転塗布膜7の一部が充填されて行き、従来の
如く凹部が充填しきれないという問題は解決される。ま
た、回転塗布膜7の下部層は未だパターニングされてい
ないことから、当該回転塗布膜7は均一に形成され、膜
厚のばらつき等を防止して、その表面は良好なものとな
る。
(b)  次に、回転塗布膜7を形成したところで、全
面をエッチバックする。このエッチバックはRIE法に
よって行うことができる。また、RIE法に限定されず
、ウェトエッチングを行うようにしても良い。このエッ
チバックによって、上記回転塗布膜7や上記PSC膜6
は除去されるが、上記第27!i目のアルミ配線層5の
凹部1oに充填された回転塗布1117は残存する。す
なわち、コンタクトホール4での第2層目のアルミ配線
N5の凹部10は埋め込まれ、そのコンタクトホール4
の領域での第2層目のアルミ配線N5の表面は略平坦と
される。
次に、第1図すに示すように、エッチバックされて略平
坦化された第2N目のアルミ配線層5゜回転塗布膜7お
よびPSGl16の全面にフォトレジスト層8を形成し
、所定のフォトリソグラフィ技術を用いモ、当該フォト
レジスト層8をマスクとした第2層目のアルミ配線層5
のパターニングを行う、この時、エッチバックによりフ
ォトレジスト層8の下地が平坦化されているため、フォ
トレジスト層8の形成およびそのパターニングに便宜で
ある。そして、第2層目のアルミ配線層5の上部に回転
塗布膜7やPSG膜6が残存していれば、これら各膜が
反射防止膜として機能し、さらにフォトレジスト層8の
寸法精度は向上することになる。第2層目のアルミ配線
層5のパターニングは、例えばRIE法によって行われ
、所定の第2層目のアルミ配線層5の配線パターンが形
成されることになる。また、第2層のアルミ配線層5が
除去された領域では、第1の絶縁膜である眉間絶縁膜3
の表面が露出することになる。
(C)  第2層目のアルミ配線層5のパターニングの
後、第1図Cに示すように、上記フォトレジスト層8が
除去され、CVD法によりPSGIIffllを被着形
成する。そして、このPSG膜11の形成後、上記第1
の配線層である第2層目のアルミ配線層5の表面および
上記第1の絶縁層である眉間絶縁膜3の表面を平坦化す
るために、全面に再び回転塗布膜12を形成する。アル
ミ配線層のパターニングを行った後では、十分な回転塗
布膜の流動性を得ることができず、従来は狭い凹部への
回転塗布膜の充填が困難であり、また、流れこみによる
薄膜化等の問題があった。しかしながら、本実施例の半
導体装置の製造方法においては、既に第2層目のアルミ
配線層5の凹部10は埋め込まれており、凹部への充填
は不要であり、また、コンタクトホール4の近傍の回転
塗布膜12が凹部への流れこみによって薄くなる弊害も
ない。したがって、確実な平坦化を行うことができる。
なお、この工程で使用する回転塗布膜12は、配線の密
度や段差の高さ等によって最適化を図ることができ、コ
ンタクトホール4のとごろでの多層配線の課題を解決す
ることになる。
(d)  このような回転塗布膜12の形成後、第1図
dに示すように、全面をエッチバックする。このとき、
回転塗布膜12によって、高度な平坦化がなされている
ことから、エッチバックによって平坦な表面を得ること
ができる。そして、第2の眉間絶縁膜13を全面に形成
する。この第2の眉間絶縁膜1=3は、例えばCVD法
により形成されるPSG膜である。そして、この第2の
眉間絶縁膜13にコンタクトホールを形成し、第3層目
のアルミ配線層14を全面に形成し、これをパターニン
グして所定の配線パターンを得る。このとき、第3層目
のアルミ配線層14は、上述のような工程によって、第
2層目のアルミ配線N5の凹部10が回転塗布膜7で確
実に充填され、且つ回転塗布膜12によってもパターニ
ングされた第2N目のアルミ配線層5の間の領域が埋め
込まれているため、段切れ等もな(確実な接続を行うこ
とになる。
以上の工程によって、本実施例の半導体装置の製造方法
は行われ、本実施例の半導体装置の製造方法を用いるこ
とで、まず、コンタクトホール部の第2層目のアルミ配
線層5の凹部10は、回転塗布膜7で確実に充填される
。このため多層配線を施した場合であっても、段切れ等
の問題はなく、確実な多層配線がなされることになる。
また、回転塗布膜7の形成時の下地の形状から確実にア
ルミ配線N5の凹部10が充填され、このときその周辺
の回転塗布膜7の凹部10への流人は抑えられる。した
がって、第2層目のアルミ配線N5上の回転塗布膜7は
全面に亘って均一なものとなり、高度な平坦化を実現で
きる。
さらに、平坦化のための回転塗布膜は2度形成され、配
線ルールや集積度等に応じて、それぞれ制御することで
、平坦化をさらに進めることができる。
また、回転塗布膜7のエッチバック後に残存する回転塗
布膜7等は、フォトレジスト層8の形成時の反射防止膜
となり、フォトレジスト層8を精度良く形成することが
実現できる。さらに、平坦化によって、フォトレジスト
層8の塗りむら等も有効に防止されることになる。
なお、上述の実施例においては、第3層目のアルミ配線
N14までを説明したが、これに限定されず、さらに多
く層を積層する場合にも本実施例を適用することができ
る。また、配線層はアルミ配線層に限定されず、他の金
属配線や半導体層等の材料であっても良いことは勿論で
ある。
H0発明の効果 本発明の半導体装置の製造方法は、上述のように、第1
の配線層のバターニングの以前に回転塗布膜等の平坦化
処理で凹部を充填するため、容易に高度な平坦化を実現
することができる。
【図面の簡単な説明】
第1図a〜第1図dは本発明の半導体装置の製造方法の
一例をその工程に従って説明するためのそれぞれ断面図
であって、第1図aは回転塗布膜の形成工程、第1図す
は第2層目のアルミ配線層のバターニング工程、第1図
Cは回転塗布膜の形成工程、第1図dは第3層目のアル
ミ配線層の形成工程をそれぞれ示す図である。また、第
2図a〜第2図Cは従来の半導体装置の製造方法の一例
その工程に従って説明するためのそれぞれ断面図であっ
て、第2図aはPSG膜の形成工程、第2図すは回転塗
布膜の形成工程、第2図Cはエッチバック工程をそれぞ
れ示す図である。 1・−−−−−−−−−−−−−−−−−一−−−−−
−−−−−・−−一−−基体2−・−−−一−・−・−
−−一−−−−−・−−−−−−−一−・・・第1層目
のアルミ配線層3−・・・−・−・・・・・・・・・−
・−一一一一一−−i間絶縁膜4 −−−・−・〜・−
−−−一一−−−−−−−・−−−−・コンタクトホー
ル5 ・−−−m−−−−−−−−−−・・・−−−−
一・・−・−・第2層目のアルミ配線層6−・−・・−
・−・−・−一〜−−−−−−−−P S G膜7−−
−−〜−−−−−−−−−−−−−・・−一−−−−−
−−−・−・回転塗布膜8−・・・・・−・−一一一−
・−−−一一−−−−−−−−−−−・−フォトレジス
ト層10 ・・−・・・・−・−・・・−・・−・−−
一−−−−−−凹部11・・−・−−−m−−−−・・
−・−・−−−−p s c膜12−・・・・・・・・
・・・・・・・−・・・・・−・・−・−・回転塗布膜
13−・−・・−・・・−・・−・・・・−・−・−第
2の眉間絶縁膜14−・−一−−−−・−一一−−−−
−−−−−−−−−−−−一第3N目のアルミ配線層特
許出願人   ソニー株式会社 代理人弁理士 小泡 晃(他2名) 1)          、O 区          区 F                        
 F法         沫 マ1−                      
  ?1m法          沫

Claims (1)

  1. 【特許請求の範囲】 第1の絶縁層に形成されたコンタクトホールを介して下
    地層と接続される第1の配線層を全面に形成する工程と
    、 上記第1の配線層の表面を平坦化する工程と、上記第1
    の配線層をパターニングする工程と、上記第1の配線層
    の表面および上記第1の絶縁層の表面を平坦化する工程
    と を有する半導体装置の製造方法。
JP62124665A 1987-05-21 1987-05-21 半導体装置の製造方法 Expired - Fee Related JP2535908B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62124665A JP2535908B2 (ja) 1987-05-21 1987-05-21 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62124665A JP2535908B2 (ja) 1987-05-21 1987-05-21 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS63289836A true JPS63289836A (ja) 1988-11-28
JP2535908B2 JP2535908B2 (ja) 1996-09-18

Family

ID=14891022

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62124665A Expired - Fee Related JP2535908B2 (ja) 1987-05-21 1987-05-21 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2535908B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0373531A (ja) * 1989-08-14 1991-03-28 Nec Corp 多層配線構造を有する半導体装置の製造方法
JPH03153035A (ja) * 1989-11-10 1991-07-01 Mitsubishi Electric Corp 半導体装置の製造方法
DE19924651B4 (de) * 1998-06-02 2007-03-01 Samsung Electronics Co., Ltd., Suwon Verfahren zur Herstellung eines Kontakts eines Halbleiterspeicherbauelements

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0373531A (ja) * 1989-08-14 1991-03-28 Nec Corp 多層配線構造を有する半導体装置の製造方法
JPH03153035A (ja) * 1989-11-10 1991-07-01 Mitsubishi Electric Corp 半導体装置の製造方法
DE19924651B4 (de) * 1998-06-02 2007-03-01 Samsung Electronics Co., Ltd., Suwon Verfahren zur Herstellung eines Kontakts eines Halbleiterspeicherbauelements

Also Published As

Publication number Publication date
JP2535908B2 (ja) 1996-09-18

Similar Documents

Publication Publication Date Title
US4654113A (en) Process for fabricating a semiconductor device
JP3262496B2 (ja) 埋込導体を有する集積回路の製造方法
JP3700460B2 (ja) 半導体装置およびその製造方法
US6593223B1 (en) Method of forming dual damascene structure
TW544850B (en) A method for forming a metal wire using a damascene process and the semiconductor device for the same
US6284642B1 (en) Integrated method of damascene and borderless via process
US20010027019A1 (en) Pattern forming method
JP3713869B2 (ja) 半導体装置の製造方法
US6680248B2 (en) Method of forming dual damascene structure
US6573187B1 (en) Method of forming dual damascene structure
US6376367B1 (en) Method for manufacturing multilayer interconnects by forming a trench with an underlying through-hole in a low dielectric constant insulator layer
US5427982A (en) Method for fabricating a semiconductor device
JPS63289836A (ja) 半導体装置の製造方法
JP4031148B2 (ja) コンタクトプラグを含む集積回路の形成方法
JP2948588B1 (ja) 多層配線を有する半導体装置の製造方法
US20040002207A1 (en) Method of ultra low-k device fabrication
US6720252B2 (en) Method of deep contact fill and planarization for dual damascene structures
JPS6360539B2 (ja)
JP2590711B2 (ja) 半導体装置の製造方法
JPS61287245A (ja) 多層配線法
KR100393966B1 (ko) 반도체 소자의 이중 다마신 형성방법
US5200880A (en) Method for forming interconnect for integrated circuits
JP2000058651A (ja) 多層配線を有する半導体装置及びその製造方法
JPH0415926A (ja) 半導体装置の製造方法
JPH05308073A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees