JP2000058651A - 多層配線を有する半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 微細化多層配線に対応して、隣接配線間の容
量を低減し、層間接続用金属とその上下層の配線とを確
実に接続し、かつショート不良を防止する。 【解決手段】 半導体基板２０１の上に、絶縁膜２０
２、第１の金属層２０３、第１の層間絶縁膜２０４を順
次形成した後、第１の層間絶縁膜２０４に開口部を形成
し、開口部へ層間接続用金属２０８を形成する。フォト
リソグラフィーとドライエッチングとによって第１の層
間絶縁膜２０４と第１の金属層２０３と絶縁膜２０２の
一部とを選択的に除去して、第１の配線を形成した後、
プラズマＣＶＤ装置を使用して第２の層間絶縁膜２１２
を形成する。第２の層間絶縁膜２１２を平坦化した後、
その表面を部分的にエッチングする。その後、第３の層
間絶縁膜２１４を堆積する。第３の層間絶縁膜２１４の
表面が層間接続用金属２０８の上面および第１の層間絶
縁膜２０４の表面と同一平面になるように、ＣＭＰ法に
よって第３の層間絶縁膜２１４を平坦化する。層間接続
用金属２０８に接続するように第２の配線２１６を形成
する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、多層配線構造を有
する半導体装置およびその製造方法に関するものであ
る。

【０００２】

【従来の技術】近年めざましく進歩した半導体プロセス
技術によって配線や素子の超微細化及び高集積化が可能
になったので、ＵＬＳＩの高性能化が進んできた。しか
し、配線の集積化に伴い、配線における信号の遅延がデ
バイスのスピードを律するようになっている。そのた
め、いわゆる０．２５μｍ世代以降のＵＬＳＩにおいて
は、層間絶縁膜の材料として、従来のＳｉＯ₂ （比誘電
率ε＝４．３）に代わって比誘電率が低い材料、例えば
比誘電率が低いフッ素をドーピングしたＳｉＯＦ（ε＝
３．５）や有機物を含んだＳｉＯ：Ｃ（ε＝２．８から
３．２）が使用されようとしている。しかし、これらの
材料には吸湿性や耐熱性の点で問題があるので、該材料
を使用したプロセスを構築することが難しい。

【０００３】また、特に影響が大きい遅延である配線間
における遅延を低減するために、配線間の絶縁性物質に
空気（ε＝１．０）によって形成される空孔を意図的に
設けることによって、配線間における比誘電率を下げる
技術が提案されている（特開昭６２−５６４３号公
報）。以下、この技術を図２０を参照して説明する。図
２０は、従来の半導体装置の構造を示す断面図である。
図２０において、半導体装置が有する半導体基板１の上
に設けられた絶縁性物質２における、配線３、４間に空
孔６を、配線４、５間に空孔７をそれぞれ設ける。該絶
縁性物質２の材料としては、ＳｉＯ₂ が用いられる。配
線３と配線４との間の容量は、配線３から空孔６間の容
量と、空孔６それ自体の容量と、空孔６から配線４間の
容量とが直列接続された容量に等しいとみなすことがで
きる。空孔以外の部分である絶縁性物質２の材料ＳｉＯ
₂ の比誘電率に比べて、空気によって形成された空孔に
おける比誘電率は約１／４である。したがって、空孔を
設けることによって隣接する配線間の容量を低減でき
る。このことにより、隣接する配線間における信号の遅
延を抑制できるので、動作マージンが広く誤動作しにく
い半導体装置を実現でき、かつ、新規材料を使う必要が
ないので低コストなプロセスになり得る。

【０００４】

【発明が解決しようとする課題】しかしながら、上記従
来の構成によれば、配線と層間接続孔とがボーダーレ
ス、つまり配線幅と層間接続孔の直径とが同一寸法を有
するように設計され、かつ、フォトリソグラフィー工程
においてアライメントずれが生じた場合には、以下のよ
うな問題が発生する。第１に、層間接続孔を開口する際
に該層間接続孔と空孔とが一体となるので、層間接続用
金属が該一体となった領域に入ることによって配線のシ
ョート不良が発生する。第２に、層間接続孔内の層間接
続用金属と配線との接続面積が小さいので、接続不良が
発生する。

【０００５】これらの不良を、図２１と図２２とを参照
して説明する。図２１（ａ）、図２１（ｂ）及び図２２
（ａ）から（ｃ）は、半導体装置が有する多層配線の従
来の製造方法を示すプロセスフロー図である。まず、図
２１（ａ）に示すように、半導体基板１１の上に絶縁膜
１２、第１の配線１３、層間絶縁膜１４を順次形成す
る。層間絶縁膜１４としてプラズマＣＶＤ法によって堆
積されたＳｉＯ₂ を使用するので、ステップカバレッジ
が悪い。すなわち、平坦な部分における堆積膜厚に対す
る、第１の配線１３間の領域である配線間隙１５におけ
る堆積膜厚の比率が低い。このことにより、配線間隙１
５における層間絶縁膜１４に空孔１６が形成される。し
かし、ステップカバレッジは０％にはならないので、配
線間隙１５はそのすべてが空孔にはならず、配線間には
層間絶縁膜１４が存在する。したがって、配線間におけ
る比誘電率を低減するという目的に対しては、配線間隙
１５において層間絶縁膜１４の堆積率をさらに低下させ
て比誘電率を下げる方法が考えられる。この場合には、
空孔１６はさらに大きい領域を占める。次に、図２１
（ｂ）に示すように、レジストエッチバック法、化学的
機械研磨（ＣＭＰ）法等を使用して層間絶縁膜１４の一
部を除去することにより、該層間絶縁膜１４を平坦化す
る。

【０００６】次に、図２２（ａ）に示すように、フォト
リソグラフィーとドライエッチングとを使用して層間接
続孔１７を形成する。ここで、第１の配線の配線幅１８
と層間接続孔の直径１９とが同じ寸法であって、かつ、
フォトリソグラフィーにおいてずれ寸法２０だけのアラ
イメントずれが発生した場合を考える。この場合には、
該アライメントずれによって第１の配線１３の上面から
ずれた部分の層間接続孔１７は、該上面の位置よりも深
く形成される。したがって、層間接続孔１７は空孔１６
と一体化する。次に、図２２（ｂ）に示すように、層間
接続孔１７の内部へ、ＣＶＤ法を使用してタングステン
よりなる層間接続用金属２１を形成する。該ＣＶＤ法に
よるタングステン２１はステップカバレッジが良いの
で、図２２（ａ）における層間接続孔１７だけではな
く、空孔１６をも埋める。このことにより、空孔１６で
あった部分へ形成された層間接続用金属２１を介して、
隣接する第１の配線１３同士が接続されるショート不良
が発生する。配線間隙１５における比誘電率を下げよう
とすると空孔１６はさらに大きい領域を占めるので、シ
ョート不良がいっそう発生しやすくなる。一方、図２２
（ａ）におけるずれ寸法２０がさらに大きくなった場合
には、第１の配線１３と層間接続孔１７へ埋め込まれた
層間接続用金属２１との接続面積が小さくなるので、第
１の配線１３と層間接続用金属２１との接続不良が発生
する。特に、層間絶縁膜１４の材料として有機系の材料
を使用した場合には、該接続不良が発生しやすい。ま
た、層間接続孔１７においてより深くエッチングされた
場合には、形成された層間接続用金属２１によって第１
の配線１３と半導体基板１１とが接続されるショート不
良が発生する。次に、図２２（ｃ）に示すように、層間
接続用金属２１を介して第１の配線１３に接続されるた
めの第２の配線２２を、該層間接続用金属２１と層間絶
縁膜１４との上に形成する。

【０００７】本発明は、上記従来の問題に鑑み、配線間
容量を最小限に抑え、かつ、アライメントずれが発生し
てもショート不良や接続不良が発生しにくい半導体装置
及びその製造方法を提供することを目的とする。

【０００８】

【課題を解決するための手段】本発明による半導体装置
の製造方法は、同一絶縁膜上に形成された複数の配線か
ら構成される下層配線層であって、前記複数の配線が第
１配線と、前記第１配線から第１の間隙をおいて隣接す
る第２配線と、前記第１配線から前記第１の間隙より広
い第２の間隙をおいて隣接する第３配線とを含む下層配
線層と、前記第１配線、前記第２配線および前記第３配
線の上に形成された第１の層間絶縁膜とを備えた構造を
形成する工程と、前記第１の間隙の上方を実質的に塞
ぎ、前記第１の間隙内に空孔を形成するように、第２の
層間絶縁膜の下部を構成する第１層間絶縁層を堆積する
工程と、前記第２の層間絶縁膜の上部を構成する、前記
第１層間絶縁層よりもカバレッジの良い第２層間絶縁層
を堆積することによって前記第２の間隙を埋め込み、か
つ前記空孔を完全に覆う工程とを包含する。

【０００９】前記空孔を露出させないように前記第２の
層間絶縁膜を平坦化する工程を更に包含することが好ま
しい。

【００１０】前記第２層間絶縁層を前記第１層間絶縁層
よりも誘電率の低い有機膜から形成することが好まし
い。

【００１１】本発明による半導体装置は、同一絶縁膜上
に形成された複数の配線から構成される下層配線層であ
って、前記複数の配線が第１配線と、前記第１配線から
第１の間隙をおいて隣接する第２配線と、前記第１配線
から第２の間隙をおいて隣接する第３配線とを含む下層
配線層と、前記第１配線、前記第２配線および前記第３
配線の上に形成された第１の層間絶縁膜と、前記第１の
層間絶縁膜中に形成され、前記第１配線の上面に接触す
る接続用金属と、前記第１の間隙および前記第２の間隙
の上方に形成され、前記第１の間隙および前記第２の間
隙の各々に空孔を形成する第２の層間絶縁膜と、前記第
２の層間絶縁膜上に形成され、前記層間接続用金属と電
気的に接続される上層配線層とを備えている。

【００１２】前記上層配線層は埋込構造を持つ配線であ
り、前記上層配線層は前記第２の層間絶縁膜中に形成さ
れているようにしてもよい。

【００１３】前記下層配線層の前記下地絶縁膜は、前記
第１の間隙および第２の間隙の下部に形成された溝を有
しており、前記溝内には、前記下地絶縁膜の上面よりも
上に突出しない高さを有する前記第２の層間絶縁膜の一
部が存在しているようにしてもよい。

【００１４】前記層間接続用金属の上端部分は前記第１
の層間絶縁膜の上面よりも上に突出していることが好ま
しい。

【００１５】前記第１配線は、前記第２配線および／ま
たは前記第３配線に向かって局所的に突出する側面部を
有しており、前記側面部の上面は、前記層間接続用金属
によって覆われていてもよい。また、前記第１配線の前
記側面部は、前記層間接続用金属に対して自己整合的に
形成されていることが好ましい。

【００１６】本発明による他の半導体装置は、同一絶縁
膜上に形成された複数の配線から構成される下層配線層
であって、前記複数の配線が第１配線と、前記第１配線
から第１の間隙をおいて隣接する第２配線と、前記第１
配線から第２の間隙をおいて隣接する第３配線とを含む
下層配線層と、前記第１配線、前記第２配線および前記
第３配線の上に形成された第１の層間絶縁膜と、前記下
層配線層を覆い、上面が平坦化された第２の層間絶縁膜
とを備え、前記第２の間隙は前記第１の間隙よりも広
く、前記第２の層間絶縁膜は、第１層間絶縁層と、前記
第１層間絶縁層上に形成された第２層間絶縁層を含み、
前記第２の層間絶縁膜の上面は平坦化され、前記第１層
間絶縁層および前記第２層間絶縁層は前記第１の間隙の
上方を塞ぎ、前記第１の間隙内に空孔が形成されてお
り、前記第２の間隙は、前記第１層間絶縁層および前記
第２層間絶縁層によって埋め込まれている。

【００１７】前記第２層間絶縁層は、前記第１層間絶縁
層よりもカバレッジが良いことが好ましい。

【００１８】前記第１層間絶縁層はシリコン酸化膜から
形成されており、前記第２層間絶縁層は、前記第１層間
絶縁層の誘電率よりも低い誘電率を有する有機塗布膜か
ら形成されていることが好ましい。

【００１９】本発明による半導体装置の製造方法は、多
層配線を有する半導体装置の製造方法であって、第１の
配線層の上に第１の層間絶縁膜を形成し、該形成された
第１の層間絶縁膜に層間接続孔を開口し、該開口された
層間接続孔へ層間接続用金属を埋め込む工程と、第１の
配線用パターンをマスクにして前記第１の層間絶縁膜と
第１の配線層とを順次エッチングすることにより、第１
の配線を形成する工程と、前記第１の層間絶縁膜と第１
の配線とが形成された半導体基板上に第２の層間絶縁膜
を形成する工程と、前記第１の層間絶縁膜の表面が露出
するまで前記第２の層間絶縁膜を除去することによっ
て、該第２の層間絶縁膜と前記第１の層間絶縁膜と層間
接続用金属とが各々有する表面を同一平面になるように
平坦化する工程と、前記同一平面の上に第２の金属層を
形成し、第２の配線用パターンをマスクにして該第２の
金属層をエッチングすることにより第２の配線を形成す
る工程とを備えている。

【００２０】本発明による他の半導体装置の製造方法
は、多層配線を有する半導体装置の製造方法であって、
第１の配線層の上に第１の層間絶縁膜を形成し、該形成
された第１の層間絶縁膜に層間接続孔を開口し、該開口
された層間接続孔へ層間接続用金属を埋め込む工程と、
第１の配線用パターンをマスクにして前記第１の層間絶
縁膜と第１の配線層とを順次エッチングすることによ
り、第１の配線を形成する工程と、前記第１の層間絶縁
膜と第１の配線とが形成された半導体基板上に第２の層
間絶縁膜を形成する工程と、前記第１の層間絶縁膜の表
面が露出するまで前記第２の層間絶縁膜を除去すること
によって、該第２の層間絶縁膜と前記第１の層間絶縁膜
と層間接続用金属とが各々有する表面を同一平面になる
ように平坦化する工程と、溝作製用パターンをマスクに
して少なくとも前記第１の層間絶縁膜をエッチングする
ことにより、該第１の層間絶縁膜の表面から所定の深さ
を有する溝を作成する工程と、前記層間接続用金属と第
１の層間絶縁膜と第２の層間絶縁膜との上に第２の金属
層を形成し、該第２の金属層のうち前記溝の内部以外に
存在する部分を除去することによって第２の配線を形成
する工程とを備えている。

【００２１】本発明による更に他の半導体装置の製造方
法は、多層配線を有する半導体装置の製造方法であっ
て、絶縁膜の上に形成された第１の配線層の上に第１の
層間絶縁膜を形成し、該形成された第１の層間絶縁膜に
層間接続孔を開口し、該開口された層間接続孔へ層間接
続用金属を埋め込む工程と、第１の配線用レジストパタ
ーンをマスキングに使用して前記第１の層間絶縁膜と第
１の配線層と前記絶縁膜の少なくとも一部とを順次エッ
チングすることにより、第１の配線を形成する工程と、
第１の配線が形成された半導体基板上に第２の層間絶縁
膜を形成する工程と、前記層間接続用金属の表面が露出
するまで前記第２の層間絶縁膜を除去することによっ
て、該第２の層間絶縁膜と層間接続用金属とが各々有す
る表面を同一平面になるように平坦化する工程と、前記
同一平面の上に第２の金属層を形成し、第２の配線用レ
ジストパターンをマスキングに使用して該第２の金属層
をエッチングすることにより第２の配線を形成する工程
とを備えている。

【００２２】本発明による更に他の半導体装置の製造方
法は、多層配線を有する半導体装置の製造方法であっ
て、絶縁膜の上に形成された第１の配線層の上に第１の
層間絶縁膜を形成し、該形成された第１の層間絶縁膜に
層間接続孔を開口し、該開口された層間接続孔へ層間接
続用金属を埋め込む工程と、前記第１の層間絶縁膜の表
面から一部をエッチングする工程と、第１の配線用レジ
ストパターンをマスキングに使用して前記第１の層間絶
縁膜と第１の配線層とを順次エッチングすることによ
り、第１の配線を形成する工程と、第１の配線が形成さ
れた半導体基板上に第２の層間絶縁膜を形成する工程
と、前記層間接続用金属の表面が露出するまで前記第２
の層間絶縁膜を除去することによって、該第２の層間絶
縁膜と層間接続用金属とが各々有する表面を同一平面に
なるように平坦化する工程と、前記同一平面の上に第２
の金属層を形成し、第２の配線用レジストパターンをマ
スキングに使用して該第２の金属層をエッチングするこ
とにより第２の配線を形成する工程とを備えている。

【００２３】本発明による更に他の半導体装置の製造方
法は、多層配線を有する半導体装置の製造方法であっ
て、絶縁膜の上に形成された第１の配線層の上に第１の
層間絶縁膜を形成し、該形成された第１の層間絶縁膜に
層間接続孔を開口し、該開口された層間接続孔へ層間接
続用金属を埋め込む工程と、第１の配線用レジストパタ
ーンをマスキングに使用して前記第１の層間絶縁膜と第
１の配線層と前記絶縁膜とを順次エッチングすることに
より、第１の配線を形成する工程と、第１の配線が形成
された半導体基板上に第２の層間絶縁膜を形成する工程
と、前記第１の層間絶縁膜の表面が露出するまで前記第
２の層間絶縁膜を除去することによって、該第２の層間
絶縁膜と前記第１の層間絶縁膜とが各々有する表面を同
一平面になるように平坦化する工程と、前記第２の層間
絶縁膜の表面を選択的にエッチングした後、第３の層間
絶縁膜を堆積する工程と、前記第１の層間絶縁膜の表面
が露出するまで前記第３の層間絶縁膜を除去することに
よって、該第３の層間絶縁膜と前記第１の層間絶縁膜と
層間接続用金属とが各々有する表面を同一平面になるよ
うに平坦化する工程と、前記同一平面の上に第２の金属
層を形成し、第２の配線用レジストパターンをマスキン
グに使用して該第２の金属層をエッチングすることによ
り第２の配線を形成する工程とを備えている。

【００２４】前記第１の配線相互間の配線間隙において
前記第２の層間絶縁膜が存在しない閉領域よりなる空孔
を更に備えていることが好ましい。

【００２５】前記第１の層間絶縁膜の誘電率より前記第
２の層間絶縁膜の誘電率の方が小さいことが好ましい。

【００２６】前記第１の配線を形成する工程の前に、前
記第１の層間絶縁膜の表面から一部をエッチングする工
程を更に備えていてもよい。

【００２７】前記第２の層間絶縁膜を形成する方法とし
て、高密度プラズマＣＶＤを使用すてもよい。

【００２８】前記第２の層間絶縁膜を形成する方法とし
て、基板にバイアス電圧を印可した高密度プラズマＣＶ
Ｄを使用してもよい。

【００２９】前記第１の層間絶縁膜に使用する材料の誘
電率より前記第２の層間絶縁膜に使用する材料の誘電率
の方が小さいことが好ましい。

【００３０】前記第２の層間絶縁膜を平坦化する工程に
おいて、化学的機械研磨を用いることが好ましい。

【００３１】前記第２の層間絶縁膜を形成する工程は、
前記第２の層間絶縁膜の一部を構成する第１層間絶縁層
を形成する工程と、前記第２の層間絶縁膜の他の一部を
構成する第２層間絶縁層を前記第１層間絶縁層上に形成
する工程と包含していてもよい。

【００３２】前記第１層間絶縁層を形成する工程におい
て、前記第１の配線層が形成する隙間のうち間隔が０．
５μｍ以下の隙間に空孔を形成するように前記第１層間
絶縁層によって前記間隔が０．５μｍ以下の隙間の上を
実質的に覆い、前記第２層間絶縁層を形成する工程にお
いては、前記第１の配線層が形成する隙間のうち、前記
第１層間絶縁層によって実質的に覆われていない隙間の
内部に前記第２層間絶縁層の一部を進入させてもよい。

【００３３】前記第１層間絶縁層として、シラン／Ｎ₂
Ｏ系ガスのプラズマを用いて形成した第１プラズマＣＶ
Ｄ膜を使用してもよい。

【００３４】前記第２層間絶縁層として、基板バイアス
電圧を印可した高密度プラズマを用いて形成した第２プ
ラズマＣＶＤ膜を使用してもよい。

【００３５】前記第２の層間絶縁膜を平坦化する工程
は、前記第１層間絶縁層を除去しないようにして前記第
２層間絶縁層を除去してもよい。

【００３６】前記第２の層間絶縁膜を形成する工程は、
前記第１の配線の上面から計測した前記空孔の上端の高
さを５００ｎｍ以下にすることが好ましい。

【００３７】前記第２の層間絶縁膜を形成する工程は、
前記第１の配線層が形成する隙間のうち間隔が０．８μ
ｍ以下の隙間に空孔を形成することが好ましい。

【００３８】前記第２の層間絶縁膜を形成する工程は、
前記第１の配線層が形成する隙間のうち間隔が０．５μ
ｍ以下の隙間に空孔率が０．５以上の空孔を形成するこ
とが好ましい。

【００３９】前記第２の層間絶縁膜を平坦化する工程
は、前記第１層間絶縁層を除去しないようにして前記第
２層間絶縁層を除去してもよい。

【００４０】本発明による半導体装置は、多層配線を有
する半導体装置であって、半導体基板の上に形成された
第１の配線と、前記第１の配線と他層の配線とを接続す
るために該第１の配線上へ形成された層間接続用金属
と、前記層間接続用金属が存在する部分以外の前記第１
の配線におけるすべての領域において形成された第１の
層間絶縁膜と、前記半導体基板を平面視した場合におい
て、前記第１の配線以外の領域のすべてにおいて形成さ
れた第２の層間絶縁膜と、少なくとも前記層間接続用金
属の上に形成され、かつ、該層間接続用金属を介して前
記第１の配線に接続された第２の配線とを備えている。

【００４１】本発明による他の半導体装置は、多層配線
を有する半導体装置であって、絶縁膜上に配列された複
数の第１の配線層と、前記複数の第１の配線層の各々の
上に形成された第１の層間絶縁膜と、前記第１の層間絶
縁膜中に開口され、前記複数の第１の配線層上に位置す
る層間接続孔と、前記層間接続孔に埋め込まれ、前記第
１の配線層に接触する層間接続用金属と、前記複数の第
１の配線層を覆うように形成された第２の層間絶縁膜
と、前記複数の第１の配線層の間において、前記絶縁膜
の表面に形成された凹部とを備えている。

【００４２】本発明による更に他の半導体装置は、多層
配線を有する半導体装置であって、絶縁膜上に配列され
た複数の第１の配線層と、前記複数の第１の配線層の各
々の上に形成された第１の層間絶縁膜と、前記第１の層
間絶縁膜中に開口され、前記複数の第１の配線層上に位
置する層間接続孔と、前記層間接続孔に埋め込まれ、前
記第１の配線層に接触する層間接続用金属と、前記第１
の配線層が形成されていない領域上に設けられた第２の
層間絶縁膜とを備え、前記層間接続用金属の上面が前記
第１の層間絶縁膜の上面よりも上に突出している。

【００４３】前記第２の層間絶縁膜は、前記複数の第１
の配線層と、前記第２の層間絶縁膜の一部を構成する第
１層間絶縁層と、前記第２の層間絶縁膜の他の一部を構
成する第２層間絶縁層とを備え、前記第１層間絶縁層
は、前記第１の配線層が形成する隙間のうち間隔が０．
５μｍ以下の隙間に空孔を形成するように前記間隔が
０．５μｍ以下の隙間の上を実質的に覆い、前記第２層
間絶縁層の一部は、前記第１の配線層が形成する隙間の
うち、前記第１層間絶縁層によって実質的に覆われてい
ない隙間の内部に進入していることが好ましい。

【００４４】前記第１の配線の上面から計測した前記空
孔の上端の高さは５００ｎｍ以下であることことが好ま
しい。

【００４５】前記第１の配線層が形成する隙間のうち間
隔が０．８μｍ以下の隙間に空孔が形成されていること
が好ましい。

【００４６】前記第１の配線層が形成する隙間のうち間
隔が０．５μｍ以下の隙間に空孔率が０．５以上の空孔
が形成されていることが好ましい。

【００４７】

【発明の実施の形態】（第１の実施形態）本発明の第１
の実施形態を、図１〜図３を参照して説明する。図１
（ａ）〜（ｄ）及び図２（ａ）〜（ｃ）は、本実施形態
に係る半導体装置の製造方法を示すプロセスフロー図で
ある。まず、図１（ａ）に示すように、予め半導体能動
素子（図示せず）を形成した半導体基板１０１の上に、
絶縁膜１０２（厚さ０．８μｍ）、アルミニウムとチタ
ン合金との積層構造からなる第１金属層１０３（厚さ
０．５μｍ）、第１の層間絶縁膜１０４（厚さ１．０μ
ｍ）を順次堆積させる。その後に層間接続用レジストパ
ターン１０５を形成し、ドライエッチングによって層間
接続孔１０６を開口する。

【００４８】次に、図１（ｂ）に示すように、層間接続
用レジストパターン１０５をはく離した後における層間
接続孔１０６を有する面へ、例えばＴｉＮ／Ｔｉよりな
るアドヒージョンレイヤー１０７を堆積させ、更にブラ
ンケットＷ−ＣＶＤ法によってタングステンよりなる層
間接続材料１０８を堆積させる。ドライエッチング又は
ＣＭＰ法によって、層間接続孔１０６の内部以外に存在
するアドヒージョンレイヤー１０７及び層間接続材料１
０８を除去する。層間接続孔１０６の内部にのみ存在す
るアドヒージョン１０７と層間接続材料１０８とは、併
せて層間接続用金属１０９を構成する。

【００４９】次に、図１（ｃ）に示すように、第１の層
間絶縁膜１０４及び層間接続用金属１０９の上に、第１
の配線用レジストパターン（第１の配線層パターンを規
定するマスキング層）１１０を形成する。該第１の配線
用レジストパターン１１０が、ずれ寸法１１１だけアラ
イメントずれして形成される場合を考える。例えば、層
間接続孔１０６の直径を０．３μｍ、第１の配線用レジ
ストパターン１１０の幅を０．３μｍとした場合には、
該層間接続孔１０６へ埋め込まれた層間接続用金属１０
９と第１の配線用レジストパターン１１０との許容され
るずれ寸法１１１は、最大で０．１μｍとなる。

【００５０】図３（ａ）は、第１の配線用レジストパタ
ーン１１０のずれと層間接続用金属１０９との関係を示
す平面図である。図３（ａ）の波線下側には、第１の配
線用レジストパターン１１０の位置が層間接続用金属１
０９の位置からずれている場合が示されており、波線上
側には、第１の配線用レジストパターン１１０の位置と
層間接続用金属１０９の位置とが整合している場合が示
されている。

【００５１】次に、図１（ｄ）に示すように、酸化膜を
パターニングするためのＣＦ系エッチングガスと、アル
ミニウム膜をパターニングするためのＣｌ系エッチング
ガスとを使用して、第１の配線用レジストパターン１１
０を有する面から、第１の配線用レジストパターン１１
０をマスクとして順次ドライエッチングする。まず、低
温においてＣＦ系エッチングガスを使用したドライエッ
チングにより、第１の配線用レジストパターン１１０の
開口部における第１の層間絶縁膜１０４を除去する。こ
の場合には、アライメントずれ部分１１２における層間
接続用金属１０９は、ＣＦ系エッチングガスによっては
ほとんどエッチングされない。更に、Ｃｌ系エッチング
ガスを使用したドライエッチングによって、絶縁膜１０
２が露出するまで第１の配線用レジストパターン１１０
の開口部における第１の金属層１０３を除去する。この
ことによって、第１の配線１１３Ａを形成する。この場
合にも、アライメントずれ部分１１２における層間接続
用金属１０９は、Ｃｌ系エッチングガスによってはエッ
チングされない。第１の配線１１３Ａを形成するエッチ
ングは、第１の配線用レジストパターン１１０および層
間接続用金属１０９の両方がエッチングマスクとして機
能している。

【００５２】図３（ｂ）は、アライメントずれの有無に
対応した第１の配線１１３と層間接続用金属１０９との
位置関係を示す斜視図である。まず、第１の金属層１０
３から、ドライエッチングにより、アライメントずれせ
ず形成された配線１１３Ｂの場合を考える。この場合に
は、配線１１３Ｂの上面に、該配線１１３Ｂの幅と同一
の直径を有する層間接続用金属１０９が形成される。一
方、第１の金属層から、ドライエッチングにより、アラ
イメントずれして形成された配線１１３Ｃの場合を考え
る。この場合には、該ドライエッチングの際に層間接続
用金属１０９の下に位置する第１の金属層がエッチング
されない。したがって、図８（ａ）におけるアライメン
トずれ部分１１２において、層間接続用金属１０９の下
に位置する第１の金属層がセルフアライメントによって
エッチングされずに残るので、図３（ｂ）に示すような
形状を持った配線１１３Ｃが形成される。このことによ
り、層間接続用金属１０９が有する下面の全面に対し
て、配線１１３Ｂ又は配線１１３Ｃからなる第１の配線
１１３Ａが必ず形成される。また、図８（ａ）における
第１の配線用レジストパターン１１０の下の部分はエッ
チングされないので、第１の配線１１３Ａの上であって
層間接続用金属１０９が存在しない部分においては、第
１の層間絶縁膜１０４がそのまま残る。このことによ
り、第１の配線１１３Ａの上には、第１の層間絶縁膜１
０４又は層間接続用金属１０９のいずれかが必ず存在す
る。したがって、層間接続用金属１０９又は第１の配線
用レジストパターン１１０の下に存在する第１の金属層
１０３が、第１の配線１１３Ａを形成する。第１の金属
層１０３から形成された第１の配線１１３Ａと、第１の
層間絶縁膜１０４との膜厚の合計は１．５μｍである。
したがって、隣接する第１の配線１１３Ａ間の領域であ
る配線間隙１１４における、最小幅０．３μｍの部分に
形成された溝１１５のアスペクトレシオは約５となる。
なお、第１の配線が存在しないフィールド部分１１６
へ、配線のダミーパターンを形成してもよい。

【００５３】このように本実施形態によれば、第１の層
間絶縁膜１０４および層間接続用金属１０９の両方の平
面パターンが第１の配線１１３Ａの平面パターンを規定
する。

【００５４】次に、図２（ａ）に示すように、第１の配
線用レジストパターン１１０をはく離した後の、半導体
基板１０１が有する絶縁膜１０２、第１の層間絶縁膜１
０４、層間接続用金属１０９の上に、プラズマＣＶＤ装
置を使用して第２の層間絶縁膜１１７をそれぞれ堆積す
る。配線間隙１１４において形成された溝における該配
線間隙１１４の領域の一部又は全部が、第２の層間絶縁
膜１１７によっては埋め込まれずに空孔１１８となる。
特に、高アスペクトレシオを有する溝においては、配線
間隙１１４の領域の全部が空孔１１８となる。

【００５５】次に、図２（ｂ）に示すように、ＣＭＰ法
を使用して、第１の層間絶縁膜１０４と層間接続用金属
１０９と第２の層間絶縁膜１１７との表面がほぼ同一平
面になるように、該第２の層間絶縁膜１１７を平坦化す
る。第１の層間絶縁膜１０４と第２の層間絶縁膜１１７
とを異なる材料にして、第１の層間絶縁膜１０４のＣＭ
Ｐにおけるエッチングレートが、第２の層間絶縁膜１１
７のエッチングレートよりも小さくなるように設定す
る。このことにより、第１の層間絶縁膜１０４をエッチ
ングストッパーとして利用する。第２の層間絶縁膜１１
７は、高アスペクトレシオを有する溝の上部においてそ
の内部へもある程度埋め込まれるので、ＣＭＰの後に第
２の層間絶縁膜１１７の表面において空孔１１８が開口
部を形成することはない。

【００５６】次に、図２（ｃ）に示すように、アルミニ
ウムとチタン合金との積層構造からなる金属層を堆積さ
せ、フォトリソグラフィーとドライエッチングとを使用
して第２の配線１１９を形成する。

【００５７】以上説明したように、本実施形態によれ
ば、配線間隙１１４の領域の一部又は全部が空気よりな
る空孔１１８になるので、該配線間隙１１４をはさむ第
１の配線１１３Ａ間における比誘電率を低減できる。特
に配線間隙１１４へ形成される溝１１５が高アスペクト
レシオを有する場合には、該配線間隙１１４の領域の全
部が空孔１１８になるので、第１の配線１１３Ａ間にお
ける比誘電率を最小値にすることができる。

【００５８】また、層間接続用金属１０９を形成した後
に第１の配線１１３Ａを形成するので、層間接続用金属
１０９が有する下面の全面に対して必ず第１の配線１１
３Ａが形成される。したがって、第１の配線１１３Ａと
層間接続用金属１０９との接続不良を防止できる。

【００５９】また、第１の層間絶縁膜１０４の層間接続
孔１０６に層間接続用金属１０９を形成した後に、第１
の配線１１３Ａと第２の層間絶縁膜１１７とを順次形成
する。このことによって、第１の配線形成時にアライメ
ントずれが発生しても、第１の配線１１３Ａの上面には
層間接続用金属１０９又は第１の層間絶縁膜１０４のい
ずれかが必ず存在し、かつ、第２の層間絶縁膜１１７と
同時に形成される空孔１１８へ層間接続用金属１０９が
埋め込まれることはない。したがって、層間接続用金属
１０９を介した、第１の配線１１３Ａ同士のショート不
良及び配線と半導体基板１０１とのショート不良を防止
できる。

【００６０】（第２の実施形態）本発明の第２の実施形
態を、図４を参照して説明する。図４（ａ）〜（ｃ）
は、本実施形態に係る半導体装置の製造方法を示すプロ
セスフロー図である。図（ａ）に至るまでの工程は図１
（ａ）〜（ｄ）と同一なので、第１の実施形態における
構成要素と同一のものには同一の符号を付して、その説
明を省略する。本実施形態は、第１の実施形態において
プラズマＣＶＤ装置により第２の層間絶縁膜１１７を堆
積することに代えて、塗布法によって第２の層間絶縁膜
２１７を形成するものである。第２の層間絶縁膜２１７
としては、例えば有機ポリシロキサン、フッ素を含んだ
有機物等の材料からなる有機膜や無機のポーラス膜等が
考えられる。これらの材料は、その多くが流動性を有す
る。

【００６１】まず、図４（ａ）に示すように、第１の層
間絶縁膜１０４、層間接続用金属１０９、配線間隙２１
４の上に上記材料を塗布する。このことにより、配線間
隙２１４における溝へ、空孔を生ずることなく該流動性
を有する材料を埋め込んで、第２の層間絶縁膜２１７を
形成できる。第２の層間絶縁膜２１７の材料として、第
１の層間絶縁膜１０４よりも比誘電率が低い材料を選
ぶ。したがって、配線間隙２１４をはさむ第１の配線１
１３Ａ間における比誘電率を低減できる。次に、図４
（ｂ）に示すように、ＣＭＰ法を使用して、第１の層間
絶縁膜１０４と層間接続用金属１０９と第２の層間絶縁
膜２１７との表面が同一平面になるように、該第２の層
間絶縁膜２１７を平坦化する。第１の層間絶縁膜１０４
と第２の層間絶縁膜２１７とを異なる材料にして、第１
の層間絶縁膜１０４のＣＭＰにおけるエッチングレート
が、第２の層間絶縁膜２１７のエッチングレートよりも
小さくなるように設定する。このことにより、第１の層
間絶縁膜１０４をエッチングストッパーとして利用す
る。次に、図４（ｃ）に示すように、アルミニウムとチ
タン合金との積層構造からなる金属層を堆積させ、フォ
トリソグラフィーとドライエッチングとを使用して第２
の配線２１９を形成する。

【００６２】以上説明したように、本実施形態によれ
ば、第１の層間絶縁膜１０４よりも比誘電率が低い材料
を使用した第２の層間絶縁膜２１７によって、配線間隙
２１４の領域の全部を埋め込む。したがって、該配線間
隙２１４をはさむ第１の配線１１３Ａ間における比誘電
率を低減でき、かつ、第２の層間絶縁膜２１７の材料に
よって該比誘電率を決定できる。

【００６３】また、層間接続用金属１０９を形成した後
に第１の配線１１３Ａを形成するので、層間接続用金属
１０９が有する下面の全面に対して必ず第１の配線１１
３Ａが形成される。したがって、第１の配線１１３Ａと
層間接続用金属１０９との接続不良を防止できる。

【００６４】また、第１の層間絶縁膜１０４の層間接続
孔に層間接続用金属１０９を形成した後に、第１の配線
１１３Ａと第２の層間絶縁膜２１７とを順次形成する。
このことによって、第１の配線形成時にアライメントず
れが発生しても、第１の配線１１３Ａの上面には層間接
続用金属１０９又は第１の層間絶縁膜１０４のいずれか
が必ず存在し、かつ配線間隙２１４には第２の層間絶縁
膜２１７が必ず存在する。したがって、層間接続用金属
１０９を介した、第１の配線１１３Ａ同士のショート不
良及び配線と半導体基板１０１とのショート不良を防止
できる。

【００６５】（第３の実施形態）本発明の第３の実施形
態を、図５と図６とを参照して説明する。図５（ａ）〜
（ｄ）は、本実施形態に係る半導体装置の製造方法を示
すプロセスフロー図である。図５（ａ）に至るまでの工
程は、第１の層間絶縁膜３０４の膜厚（２．５μｍ）を
厚くした以外は第１の実施形態、すなわち図１（ａ）〜
（ｄ）及び図２（ａ）、（ｂ）と同一なので、第１の実
施形態における構成要素と同一のものには同一の符号を
付して、その説明を省略する。

【００６６】まず、図５（ａ）に示すように、第１の層
間絶縁膜３０４、層間接続用金属３０９、第２の層間絶
縁膜３１７の上に、第２の配線用反転レジストパターン
３２０をフォトリソグラフィーによって形成する。該第
２の配線用反転レジストパターン３２０が、ずれ寸法３
１１だけアライメントずれして形成される場合を考え
る。例えば、層間接続孔の直径を０．３μｍ、第２の配
線用反転レジストパターン３２０が有する溝の幅を０．
３μｍとした場合には、該層間接続孔へ埋め込まれた層
間接続用金属３０９と第２の配線用反転レジストパター
ン３２０が有する溝との許容されるずれ寸法３１１は、
最大で０．１μｍとなる。次に、図５（ｂ）に示すよう
に、第１の層間絶縁膜３０４と第２の層間絶縁膜３１７
とをエッチングして、深さ０．５μｍを有する配線溝３
２１Ａを形成する。次に、図５（ｃ）に示すように、チ
タン合金よりなるアドヒージョンレイヤー（図示せず）
を堆積した後に、アルミニウム、アルミニウムと銅との
合金、または銅等なる第２の金属層３２２を形成する。
該第２の金属層３２２を形成するには、真空蒸着法やＣ
ＶＤ法等が用いられる。次に、図５（ｄ）に示すよう
に、配線溝以外に存在する第２の金属層をＣＭＰ法で除
去することによって、第２の配線３２３を形成する。

【００６７】第２の配線用反転レジストパターン３２０
のずれによる第２の配線３２３のずれと、層間接続用金
属３０９との関係を、図６と図５（ｂ）〜（ｄ）とを参
照して説明する。図６は、アライメントずれの有無に対
応し、かつ第２の配線が形成されるべき配線溝と、層間
接続用金属との位置関係を示す斜視図である。図６にお
いて、ドライエッチングにより、アライメントずれせず
形成された配線溝３２１Ｂの場合を考える。この場合に
は、層間接続用金属３０９の直径と同一の幅を有する配
線溝３２１Ｂが形成される。第２の配線は該配線溝３２
１Ｂの内部へ形成されるので、層間接続用金属３０９の
側面のほぼ全面において該層間接続用金属３０９と第２
の配線とが接触する。一方、ドライエッチングにより、
アライメントずれして形成された配線溝３２１Ｃの場合
を考える。この場合には、層間接続用金属３０９の直径
と同一の幅を有する配線溝３２１Ｃが、図５（ｂ）にお
けるずれ寸法３１１だけずれて形成される。層間接続用
金属３０９はエッチングされないので、該層間接続用金
属３０９の側面のうちずれ寸法１１１だけ第１の層間絶
縁膜３０４へ食い込んだ部分以外は、配線溝３２１Ｃに
対して露出する。したがって、層間接続用金属３０９の
側面の大部分は、図５（ｃ）における第２の金属層３２
２に接触し、更にＣＭＰ後の図５（ｄ）において第２の
配線３２３に接触する。

【００６８】以上説明したように、本実施形態によれ
ば、第２の配線３２３を形成するための第２の配線用反
転レジストパターン３２０がアライメントずれした場合
でも、層間接続用金属３０９の側面の大部分が第２の配
線３２３に接触する。したがって、第１の実施形態と同
様の効果に加えて、第２の配線用反転レジストパターン
３２０がアライメントずれした場合においても、層間接
続用金属３０９と第２の配線３２３との接続における信
頼性を向上できる。

【００６９】（第４の実施形態）図７（ａ）から
（ｄ）、図８（ａ）から（ｃ）ならびに図９（ａ）およ
び（ｂ）を参照しながら、本実施形態に係る半導体装置
の製造方法を説明する。

【００７０】まず、図７（ａ）に示すように、予め半導
体能動素子（図示せず）を形成した半導体基板１０１の
上に、絶縁膜１０２（厚さ０．８μｍ）、アルミニウム
とチタン合金との積層構造からなる第１の金属層１０３
（厚さ０．５μｍ）、第１の層間絶縁膜１０４（厚さ
１．０μｍ）を順次堆積させる。その後に層間接続用レ
ジストパターン１０５を形成し、ドライエッチングによ
って層間接続孔１０６を開口する。

【００７１】次に、図７（ｂ）に示すように、層間接続
用レジストパターン１０５をはく離した後における層間
接続孔１０６を有する面へ、例えばＴｉＮ／Ｔｉよりな
るアドヒージョンレイヤー１０７を堆積させ、更にブラ
ンケットＷ−ＣＶＤ法によってタングステンよりなる層
間接続材料１０８を堆積させる。ドライエッチング又は
ＣＭＰ法によって、層間接続孔１０６の内部以外に存在
するアドヒージョンレイヤー１０７及び層間接続材料１
０８を除去する。層間接続孔１０６の内部にのみ存在す
るアドヒージョン１０７と層間接続材料１０８とは、併
せて層間接続用金属１０９を構成する。

【００７２】次に、図７（ｃ）に示すように、第１の層
間絶縁膜１０４を０．５μｍ程度エッチバックし、第１
の層間絶縁膜１０４の残りの膜厚を０．５μｍに調整す
る。このとき、層間接続用金属１０９は第１の層間絶縁
膜１０４の表面から上方に凸状に突出する。

【００７３】次に、図７（ｄ）に示すように、第１の層
間絶縁膜１０４及び層間接続用金属１０９の上に、第１
の配線用レジストパターン１１０を形成する。該第１の
配線用レジストパターン１１０が、ずれ寸法１１１だけ
アライメントずれして形成される場合を考える。例え
ば、層間接続孔１０６の直径を０．３μｍ、第１の配線
用レジストパターン１１０の幅を０．３μｍとした場合
には、該層間接続孔１０６へ埋め込まれた層間接続用金
属１０９と第１の配線用レジストパターン１１０との許
容されるずれ寸法１１１は、最大で０．１μｍとなる。

【００７４】図３（ａ）は、第１の配線用レジストパタ
ーン１１０のずれと層間接続用金属１０９との関係を示
す平面図である。図３（ａ）の波線下側には、第１の配
線用レジストパターン１１０の位置が層間接続用金属１
０９の位置からずれている場合が示されており、波線上
側には、第１の配線用レジストパターン１１０の位置と
層間接続用金属１０９の位置とが整合している場合が示
されている。

【００７５】次に、図８（ａ）に示すように、酸化膜を
除去するためのＣＦ系エッチングガスと、アルミニウム
を除去するためのＣｌ系エッチングガスとを使用して、
第１の配線用レジストパターン１１０を有する面を順次
ドライエッチングする。まず、低温においてＣＦ系エッ
チングガスを使用したドライエッチングにより、第１の
配線用レジストパターン１１０の開口部における第１の
層間絶縁膜１０４を除去する。この場合には、アライメ
ントずれ部分１１２における層間接続用金属１０９は、
ＣＦ系エッチングガスによってはエッチングされない。
更に、Ｃｌ系エッチングガスを使用したドライエッチン
グによって、絶縁膜１０２が露出するまで第１の配線用
レジストパターン１１０の開口部における第１の金属層
１０３を除去する。このことによって、第１の配線１１
３Ａを形成する。この場合にも、アライメントずれ部分
１１２における層間接続用金属１０９は、Ｃｌ系エッチ
ングガスによってはエッチングされない。

【００７６】図３（ｂ）は、アライメントずれの有無に
対応した第１の配線１１３と層間接続用金属１０９との
位置関係を示す斜視図である。まず、第１の金属層１０
３から、ドライエッチングにより、アライメントずれせ
ず形成された配線１１３Ｂの場合を考える。この場合に
は、配線１１３Ｂの上面に、該配線１１３Ｂの幅と同一
の直径を有する層間接続用金属１０９が形成される。一
方、第１の金属層から、ドライエッチングにより、アラ
イメントずれして形成された配線１１３Ｃの場合を考え
る。この場合には、該ドライエッチングの際に層間接続
用金属１０９の下に位置する第１の金属層がエッチング
されない。したがって、図８（ａ）におけるアライメン
トずれ部分１１２において、層間接続用金属１０９の下
に位置する第１の金属層がセルフアライメントによって
エッチングされずに残るので、図３（ｂ）に示すような
形状を持った配線１１３Ｃが形成される。このことによ
り、層間接続用金属１０９が有する下面の全面に対し
て、配線１１３Ｂ又は配線１１３Ｃからなる第１の配線
１１３Ａが必ず形成される。また、図８（ａ）における
第１の配線用レジストパターン１１０の下の部分はエッ
チングされないので、第１の配線１１３Ａの上であって
層間接続用金属１０９が存在しない部分においては、第
１の層間絶縁膜１０４がそのまま残る。このことによ
り、第１の配線１１３Ａの上には、第１の層間絶縁膜１
０４又は層間接続用金属１０９のいずれかが必ず存在す
る。

【００７７】次に、図８（ｂ）に示すように、ＣＦ系エ
ッチングガスを使用したドライエッチングにより、絶縁
膜１０２を約０．５μｍ程度彫り込む。このことによっ
て、上下を絶縁膜で挟まれた形の第１の配線１１３Ａを
形成する。第１の配線１１３Ａ直下の彫り込まれてない
絶縁膜を１１２Ａとする。したがって、層間接続用金属
１０９又は第１の配線用レジストパターン１１０の下に
存在する第１の金属層１０３が、第１の配線１１３Ａを
形成する。

【００７８】第１の金属層１０３から形成された第１の
配線１１３Ａと、第１の層間絶縁膜１０４および絶縁膜
１１２Ａとの膜厚の合計は１．５μｍである。したがっ
て、隣接する第１の配線１１３Ａ間の領域である配線間
隙１１４における、最小幅０．３μｍの部分に形成され
た溝１１５のアスペクトレシオは約５となる。なお、第
１の配線が存在しないフィールド部分１１６へ、配線の
ダミーパターンを形成してもよい。

【００７９】次に、図８（ｃ）に示すように、第１の配
線用レジストパターン１１０をはく離した後の、半導体
基板１０１が有する絶縁膜１０２、第１の層間絶縁膜１
０４、層間接続用金属１０９の上に、プラズマＣＶＤ装
置を使用して第２の層間絶縁膜１１７を堆積する。配線
間隙１１４において形成された溝における該配線間隙１
１４の領域の一部又は全部が、第２の層間絶縁膜１１７
によっては埋め込まれずに空孔１１８となる。特に、高
アスペクトレシオを有する溝においては、配線間隙１１
４の領域の全部が空孔１１８となる。次に、図９（ａ）
に示すように、ＣＭＰ法を使用して、層間接続用金属１
０９と第２の層間絶縁膜１１７との表面が同一平面にな
るように、該第２の層間絶縁膜１１７を平坦化する。第
２の層間絶縁膜１１７は、高アスペクトレシオを有する
溝の上部においてその内部へもある程度埋め込まれるの
で、ＣＭＰの後に第２の層間絶縁膜１１７の表面におい
て空孔１１８が開口部を形成することはない。次に、図
９（ｂ）に示すように、アルミニウムとチタン合金との
積層構造からなる金属層を堆積させ、フォトリソグラフ
ィーとドライエッチングとを使用して第２の配線１１９
を形成する。

【００８０】ここで、図１０（ａ）および（ｂ）ならび
に図１１（ａ）および（ｂ）を参照しながら、第２の層
間絶縁膜１１７の堆積方法によって形成される空孔の形
態がどのように変化するかを説明する。

【００８１】まず、図１０（ａ）を参照する。図１０
（ａ）は、第２の層間絶縁膜１１７が溝１１５内に全く
入り込んでおらず、空孔が溝１１５内の全てを占めてい
る理想的な形態を示している。この場合、隣接する配線
１１３Ａの間には絶縁膜が存在しないため、配線間の容
量Ｃ１は非常に小さくなる。また、図１０（ａ）に示す
場合、空孔の上端は第１の層間絶縁膜１０４の上面より
も上に広がっていない。このため、第２の層間絶縁膜１
１７をＣＭＰ法によって研磨しても、空孔が露出するお
それが小さい。もし、第２の層間絶縁膜１１７をＣＭＰ
法によって研磨した場合に研磨表面を介して空孔が外部
に通じると、層間絶縁膜として機能が損なわれ、配線間
の短絡が生じてしまうおそれがある。

【００８２】図１０（ｂ）は、第２の層間絶縁膜１１７
が溝１１５の底面および側面に堆積し、空孔が溝１１５
内の僅かな部分を占めている形態を示している。このよ
うな形態は、第２の層間絶縁膜１１７をカバレッジの良
い条件で堆積した場合に得られる。例えば、ＴＥＯＳを
原料とするプラズマＣＶＤ法による場合、堆積過程中の
第２の層間絶縁膜１１７が溝１１５の上部が塞ぐ前に、
溝１１５の底面および側面にある程度の膜厚の絶縁膜が
堆積する。その結果、配線間１１３Ａの間の容量Ｃ２は
大きくなってしまう。

【００８３】図１１（ａ）は、第２の層間絶縁膜１１７
が溝１１５の内部には全く入り込んでおらず、空孔の上
部１１８が第１の層間絶縁膜１０４の上面よりも上に広
がっている形態を示している。このような形態は、第２
の層間絶縁膜１１７をカバレッジが悪く指向性の高い堆
積方法で条件で形成した場合に得られる。例えば、ハイ
デンシティプラズマ（ＨＤＰ）膜と呼ばれる膜から第２
の層間絶縁膜１１７を形成した場合、図１１（ａ）のよ
うな形態の空孔が得られる。この場合、溝１１５の内部
には絶縁膜が堆積しないため、配線１１３Ａの間の容量
Ｃ３は小さくなる。

【００８４】ハイデンシティプラズマ（ＨＤＰ）膜は、
ＨＤＰ装置を用いて形成される。このＨＤＰ装置内にお
いて、基板にバイアス電圧を印加しながらＨＤＰ膜の堆
積を行うと、堆積中に、堆積と競合するようにエッチン
グ現象も生じるため、絶縁膜が溝の底面に堆積し、空孔
の上端が第１の層間絶縁膜１０４の上面よりも上に広が
らなくなる。このような形態の空孔を図１１（ｂ）に示
す。基板にバイアス電圧を印加しながら堆積したＨＤＰ
膜で第２の層間絶縁膜を形成すると、溝の底面にわずか
に絶縁物が堆積するが、第１の配線層の下層である絶縁
膜をエッチングしている場合、堆積した絶縁物は第１の
配線層のレベルよりも下に位置するため、配線１１３Ａ
の間の容量Ｃ４は低く維持される。

【００８５】従って、図８（ｂ）に示すように、絶縁膜
１０２をエッチングする工程を行った場合、溝の底面に
僅かに絶縁物が堆積しても、配線１１３Ａの間の容量Ｃ
４が低く維持される。このことを図１２（ａ）および
（ｂ）を参照しながら説明する。図１２（ａ）は、絶縁
膜１０２をエッチングしない工程を行う場合の空孔の一
形態を示し、図１２（ｂ）は、絶縁膜１０２をエッチン
グする工程を行う場合の空孔の一形態を示している。図
１２（ａ）の場合、溝の底面に絶縁物が堆積している
と、配線と配線との間に絶縁物が存在することになり、
容量Ｃ５は、容量Ｃ４よりも大きくなる。このため、図
１０（ｂ）および図１１（ｂ）に示すような形態の空孔
を形成するような堆積方法で第２の層間絶縁膜を形成す
る場合は、絶縁膜１０２をエッチングする工程を行い、
溝の底面を第１の配線層１１３Ａの下面よりも低くする
ことが好ましい。

【００８６】配線間容量の低減という観点からは、図１
１（ａ）に示すような形態の空孔が形成されることが最
も好ましいが、ＣＭＰによって第２の層間絶縁膜を平坦
化する際に空孔の上端が位置するレベルまで第２の層間
絶縁膜をエッチングしてしまう可能性が高い。しかし、
層間接続用金属１０９を第１の層間絶縁膜１０４の上面
のレベルよりも上方に突出させれば、ＣＭＰによって形
成する研磨を層間接続用金属１０９の上面のレベルで停
止させることが可能になる。つまり、層間接続用金属１
０９が一種のエッチングストップ層として機能する。こ
の場合、研磨表面が空孔の上端よりも高い位置にくるよ
うに制御することが容易になるので、図１１（ａ）に示
す形態の空孔が形成されても問題は生じにくい。また、
図１１（ａ）に示す形態の空孔を形成する場合は、絶縁
膜１０２をエッチングする必要性は低い。しかし、絶縁
膜１０２をエッチングした場合の配線間容量Ｃ３は、絶
縁膜１０２を全くエッチングしない場合の配線間容量よ
りも低い。これは、配線間容量が、隣接する２本の配線
の間に位置するある程度の広がりを持った空間の物性に
よって決定されるため、配線の真横の空間の上下の空間
の誘電率にも影響を受けるためである。

【００８７】以上のことから、第１の配線層１１３Ａの
間の領域に位置する絶縁膜１０２を部分的にエッチング
することは、種々の空孔を形成する場合において、配線
容量の低減のために有効であることがわかる。

【００８８】以上説明したように、本実施形態によれ
ば、配線間隙１１４の領域の一部又は全部が空気よりな
る空孔１１８になるので、該配線間隙１１４をはさむ第
１の配線１１３Ａ間における比誘電率を低減できる。特
に配線間隙１１４へ形成される溝１１５が高アスペクト
レシオを有する場合には、該配線間隙１１４の領域の全
部が空孔１１８になるので、第１の配線１１３Ａ間にお
ける比誘電率を最小値にすることができる。

【００８９】また、層間接続用金属１０９を形成した後
に第１の配線１１３Ａを形成するので、層間接続用金属
１０９が有する下面の全面に対して必ず第１の配線１１
３Ａが形成される。したがって、第１の配線１１３Ａと
層間接続用金属１０９との接続不良を防止できる。

【００９０】また、第１の層間絶縁膜１０４の層間接続
孔１０６に層間接続用金属１０９を形成した後に、第１
の配線１１３Ａと第２の層間絶縁膜１１７とを順次形成
する。このことによって、第１の配線形成時にアライメ
ントずれが発生しても、第１の配線１１３Ａの上面には
層間接続用金属１０９又は第１の層間絶縁膜１０４のい
ずれかが必ず存在し、かつ、第２の層間絶縁膜１１７と
同時に形成される空孔１１８へ層間接続用金属１０９が
埋め込まれることはない。したがって、層間接続用金属
１０９を介した、第１の配線１１３Ａ同士のショート不
良及び配線と半導体基板１０１とのショート不良を防止
できる。

【００９１】（第５の実施形態）図１３（ａ）から
（ｄ）を参照しながら、本発明の第５の実施形態を説明
する。図１３（ａ）から（ｄ）は、本実施形態に係る半
導体装置の製造方法を示すプロセスフロー図である。図
１３（ａ）に至るまでの工程は図１（ａ）から（ｄ）な
らびに図８（ａ）および（ｂ）と同一なので、第１の実
施形態における構成要素と同一のものには同一の符号を
付して、その説明を省略する。本実施形態は、第１の実
施形態においてプラズマＣＶＤ装置により第２の層間絶
縁膜１１７を堆積することに代えて、塗布法によって第
２の層間絶縁膜２１２を形成するものである。第２の層
間絶縁膜２１２としては、例えば有機ポリシロキサン、
フッ素を含んだ有機物等の材料からなる有機膜や無機の
ポーラス膜等が考えられる。これらの材料は、その多く
が流動性を有する。

【００９２】まず、図１３（ａ）に示すように、半導体
基板２０１上に形成された、第１の層間絶縁膜２０４、
層間接続用金属２０８、配線間隙２１５の上に上記材料
を塗布する。このことにより、配線間隙２１５における
溝へ、空孔を生ずることなく該流動性を有する材料を埋
め込んで、第２の層間絶縁膜２１２を形成できる。第２
の層間絶縁膜２１２の材料として、第１の層間絶縁膜２
０４よりも比誘電率が低い材料を選ぶ。したがって、配
線間隙２１５をはさむ第１の配線２０３間における比誘
電率を低減できる。次に、図１３（ｂ）に示すように、
ＣＭＰ法を使用して、第１の層間絶縁膜２０４と層間接
続用金属２０８と第２の層間絶縁膜２１２との表面が同
一平面になるように、該第２の層間絶縁膜２１２を平坦
化する。第１の層間絶縁膜２０４と第２の層間絶縁膜２
１２とを異なる材料にして、第１の層間絶縁膜２０４の
ＣＭＰにおけるエッチングレートが、第２の層間絶縁膜
２１２のエッチングレートよりも小さくなるように設定
する。このことにより、第１の層間絶縁膜２０４をエッ
チングストッパーとして利用する。

【００９３】さらに図１３（ｃ）に示すように、第２の
層間絶縁膜２１２のみを約０．３μｍだけ深さ方向に選
択的にエッチングした後、第３の層間絶縁膜２１４を約
０．５μｍ堆積する。再度、ＣＭＰ法を使用し第１の層
間絶縁膜２０４と層間接続用金属２０８と第３の層間絶
縁膜２１４との表面が同一平面になるように、第３の層
間絶縁膜２１４を平坦化する。

【００９４】次に、図１３（ｄ）に示すように、アルミ
ニウムとチタン合金との積層構造からなる金属層を堆積
させ、フォトリソグラフィーとドライエッチングとを使
用して第２の配線２１６を形成する。

【００９５】以上説明したように、本実施形態によれ
ば、第１の層間絶縁膜２０４よりも比誘電率が低い材料
を使用した第２の層間絶縁膜２１２によって、配線間隙
２１５の領域の全部を埋め込む。したがって、配線間隙
２１５をはさむ第１の配線２０３間における比誘電率を
低減でき、かつ、第２の層間絶縁膜２１２の材料によっ
て該比誘電率を決定できる。

【００９６】また、層間接続用金属２０８を形成した後
に第１の配線２０３を形成するので、層間接続用金属２
０８が有する下面の全面に対して必ず第１の配線２０３
が形成される。したがって、第１の配線２０３と層間接
続用金属２０８との接続不良を防止できる。

【００９７】また、第１の層間絶縁膜２０４の層間接続
孔に層間接続用金属２０８を形成した後に、第１の配線
２０３と第２の層間絶縁膜２１２とを順次形成する。こ
のことによって、第１の配線形成時にアライメントずれ
が発生しても、第１の配線２０３の上面には層間接続用
金属２０８又は第１の層間絶縁膜２０４のいずれかが必
ず存在し、かつ配線間隙２１５には第２の層間絶縁膜２
１２が必ず存在する。したがって、層間接続用金属２０
８を介した、第１の配線２０３同士のショート不良及び
配線と半導体基板２０１とのショート不良を防止でき
る。

【００９８】本実施形態においても、第１の配線２０３
の間の領域に位置する絶縁膜２０２を部分的にエッチン
グしている。このため、配線間容量は第２の層間絶縁膜
の持つ比誘電率によってほぼ支配される。もし、第１の
配線２０３の間の領域に位置する絶縁膜２０２をエッチ
ングしない場合は、第１の配線２０３の間の領域の近傍
に位置する絶縁膜２０２が配線間容量をある程度増加さ
せることになる。

【００９９】また、本実施形態では、第３の層間絶縁膜
２１４を設けているため、第２の層間絶縁膜２１２とし
てエッチング耐性またはプラズマ耐性の弱い材料からな
る膜を用いても、第２の配線を形成する工程によって第
２の層間絶縁膜が損傷を受けることはない。第３の層間
絶縁膜としては、エッチング耐性またはプラズマ耐性の
強い材料からなる膜を使用することが好ましい。そのた
めに、第３の層間絶縁膜２１４の比誘電率が高くなって
も第１の配線２０３についての配線間容量を増加させる
ことはない。

【０１００】図１３（ａ）から（ｄ）の実施形態では、
配線間隙２１５に空孔を形成していないが、配線間隙２
１５に空孔を形成しても良い。

【０１０１】（第６の実施形態）本実施形態では、第２
の層間絶縁膜を形成するまでの工程は、第５の実施形態
と同様である。本実施形態は、第２の層間絶縁膜を形成
する工程に特徴を有している。以下、図１４（ａ）およ
び（ｂ）ならびに（ｃ）を参照しながら、第２の層間絶
縁膜の形成工程を詳細に説明する。

【０１０２】図１４（ａ）から（ｃ）は、幅が０．５μ
ｍ以下の比較的に狭い溝（第１の間隙）１１５ａと、幅
が０．５μｍよりも大きい比較的に広い溝（例えば、幅
０．８μｍ以上、第２の間隙）１１５ｂが形成された領
域を示している。ここでは、第１の配線層１１３Ａは、
第１〜第３の配線を含んでおり、図中中央に位置する第
１の配線と左側に位置する第２の配線との間に第１の間
隙１１５ａが形成され、第１の配線と右側に位置する第
３の配線との間に第２の間隙１１５ｂが形成されてい
る。

【０１０３】図１４（ａ）および（ｂ）は、同一種類の
絶縁膜から第２の層間絶縁膜１１７を形成した場合の断
面を示している。図１４（ａ）の例では、カバレッジが
比較的に悪いとされている絶縁膜を堆積している。この
ようなカバレッジの悪い膜としては、例えば、平行平板
型プラズマＣＶＤ装置内でシラン/Ｎ₂Ｏ系ガスプラズマ
を用いて形成したプラズマ酸化膜を使用することができ
る。このような膜を使用すると、溝１１５ａ及び溝１１
５ｂのどちらにも空孔が形成される。幅の比較的に広い
溝１１５ｂには大きな空孔が形成される。このため、溝
１１５ｂ内の空孔の上部は、ＣＭＰによる研磨予定ライ
ンで示されるレベルを越えることがあり得る。そのよう
な大きな空孔が形成されていると、ＣＭＰによる研磨後
に研磨面から空孔が露出してしまうことがある。研磨に
よって空孔が露出すると、第２層配線の断線不良やショ
ート不良の恐れがある。

【０１０４】一方、図１４（ｂ）の例では、埋め込み性
能の良いとされる絶縁膜を第２の層間絶縁膜１１７とし
て堆積している。このような埋め込み性能の良い膜とし
ては、例えば、ハイデンシティプラズマ（ＨＤＰ）を用
いて形成したプラズマ酸化膜を使用することができる。
このような膜を使用すると、第２の層間絶縁膜１１７
は、幅の比較的に狭い溝１１５ａの底面および側面にも
堆積される。その結果、溝１１５ａ内には、溝のサイズ
よりも小さな空孔が形成される。幅の比較的に広い溝１
１５ｂの内部は、第２の層間絶縁膜１１７によって埋め
られ、そこに空孔は観察されない。ＨＤＰ層は、ＨＤＰ
装置を用いて形成される。このＨＤＰ装置内において、
基板にバイアス電圧を印加しながらＨＤＰ膜の堆積を行
うと、堆積中に、堆積と競合するようにエッチング現象
も生じるため、絶縁膜が溝の底面に堆積し埋め込み性能
があがる。この場合には、空孔の上端がＣＭＰの研磨ラ
インによって示されるレベルに達することはない。しか
しながら、溝１１５ａ内の空孔が小さくなるため、配線
間における容量低減効果は少ない。

【０１０５】図１４（ｃ）に示す本実施形態では、両者
のメリットをとりいれる。すなわち、少なくとも２種類
の異なる形成方法によって形成した絶縁層から第２の層
間絶縁膜１１７を形成する。より詳細には、まず、第１
層間絶縁層１１７ａで幅の比較的に狭い溝１１５ａの上
部を実質的に覆いつくした後、第２層間絶縁層１１７ｂ
によって他の幅の広い溝１１５ｂを埋め込む。具体的に
は、平行平板型プラズマＣＶＤ装置内でシラン/Ｎ₂Ｏ系
ガスプラズマを用いて第１層間絶縁層１１７ａを形成し
た後、ＨＤＰ装置内において基板にバイアス電圧を印加
しながら第２層間絶縁層１１７ｂを堆積すればよい。

【０１０６】第１層間絶縁層１１７ａおよび第２層間絶
縁層１１７ｂは典型的にはシリコン酸化膜から形成され
得るが、第２層間絶縁層１１７ｂは、例えばポリアリル
エーテル等の低誘電率有機塗布膜から形成しても良い。
なお、第１層間絶縁層１１７ａは、例えばシランガス、
酸素ガスおよびアルゴンガスを用いて圧力５ｍＴｏｒｒ
のもとで堆積され得る。

【０１０７】図１４（ｃ）の実施形態によれば、第１の
間隙１１５ａに大きな空孔が形成され、第２の間隙１１
５ｂが第２層間絶縁層１１７ｂによって埋め込まれ、Ｃ
ＭＰによる研磨で空孔が露出することもない。

【０１０８】空孔の大きさ（配線間隙に占める割合）を
増大させると、空孔の上端が高くなる。空孔の大きさお
よび空孔の高さは、第１の層間絶縁膜１１７ａおよび第
２層間絶縁膜１１７ｂの厚さを調整することによって最
適化され得る。

【０１０９】次に、本実施形態によって作製した多層配
線構造の評価結果を示す。

【０１１０】まず、図１５（ａ）、１５（ｂ）および１
５（ｃ）を参照する。図１５（ａ）は配線間隙と空孔の
位置関係とを示している。ここで、「Ｈ」は第１の配線
層の上面から空孔の頂点までの距離を示し、「Ｄ」は第
１の配線層の下面から空孔の底点までの距離を示してい
る。空孔の占有率「Ｒ」は、配線間隙Ｓに対する空孔の
幅Ｗの割合を示す。

【０１１１】図１５（ｂ）は、空孔の占有率Ｒの配線間
隙Ｓに対する依存性を示す。空孔の占有率Ｒは、Ｓ＝
０．８μｍ以下の場合に０を越える正の値を示してい
る。占有率Ｒは、配線間隙Ｓの縮小に伴って増加する。
Ｓ＝０．３μｍのとき、占有率Ｒは０．９程度の値を示
している。

【０１１２】図１５（ｃ）は、ＨおよびＤの配線間隙依
存性を示す。Ｈの値はいかなる配線間隙においても５０
０ｎｍを越えることなく、予定されるＣＭＰの研磨ライ
ン（配線上８００〜１０００ｎｍ）に達することはな
い。すなわち、ＣＭＰによって層間絶縁膜１１７を平坦
化した後においても、空孔が露出することがない。この
ため、２層目配線の歩留まりは低下しない。

【０１１３】次に、図１６を参照しながら、本実施形態
によって作製した多層配線の配線間容量の低減効果を説
明する。図１６には、比較例として、空孔を配線間に形
成しなかった場合のデータを○印で示す。比較例の場
合、配線間隙が小さくなるにしたがって単位長あたりの
配線間容量が増加するのに対して、本実施形態の配線間
容量は、配線間隙が小さくなるに従ってむしろ小さくな
る。配線間容量の低下は、配線間隙が小さくなるにした
がって、空孔の配線間隙に対する占有率Ｒが高くなるこ
とに起因して生じると考えられる。

【０１１４】次に、１７（ａ）および（ｂ）を参照す
る。

【０１１５】本実施形態による配線間容量の低減効果
が、低誘電率層間膜を使用した場合の配線間容量低減効
果とを比較する。

【０１１６】図１７（ａ）は、計算（シミュレーショ
ン）に用いたモデルの構成を示す断面図である。図１７
（ｂ）は、実効比誘電率の配線間隔依存性を示してい
る。この実効比誘電率は、ある比誘電率をもつ均一な媒
体が層間絶縁膜としてい用いられた場合の配線間の容量
（単位長さあたり）を計算によって求め、その容量を実
測により求めた容量と比較することによって決定され
た。図１７（ｂ）の□印で示されるように、本実施形態
では、配線間隙が小さくなるにしたがって実効比誘電率
は減少する。配線間隙が０．８μｍ以下になると、配線
間隙内に空孔が形成される。空孔が形成されると、実効
比誘電率は急激に低下する。配線間隙が０．３μｍのと
き、実効比誘電率は１．８程度に低下する。

【０１１７】図１８は、層間接続用金属（ビア）の抵抗
値と層間接続用金属の直径（ビア直径）との関係を示し
ている。本実施形態と空孔が形成されない比較例とを比
べても、両者のビア抵抗値に大きな差はない。

【０１１８】図１９は、第１の配線層と層間接続用金属
との間のアライメントシフト量に対するビア抵抗値の依
存性を示す。アライメントシフト量とは、層間接続用金
属と第１の配線層との位置あわせずれの大きさを示して
いる。測定に使用したパターンでは、第１の配線層の幅
とビア直径とは同じ大きさであるため、第１の配線層と
層間接続用金属との重ねあわせマージンはない。図１９
からわかるように、従来例では、アライメントシフト量
が増加するにしたがってビア抵抗値は増大しているが、
本実施形態では、ビア抵抗がアライメントシフトによら
ず一定の値を維持している。これは、アライメントずれ
が発生しても、第１の配線層の上面には確実に層間接続
用金属が存在するために、第１の配線と層間接続用金属
との接触面積は常に最大値に維持されるからである。

【０１１９】なお、第２の層間絶縁膜１１７は層間接続
用金属１０９の形成後に堆積されるため、第２の層間絶
縁膜１１７の堆積と同時に形成される空孔が層間接続用
金属１０９と接触することはない。したがって、層間接
続用金属１０９を介した第１の配線１１３Ａ同士のショ
ート不良も、配線と半導体基板１０１との間のショート
不良も発生しない。

【０１２０】なお、第１の配線層の材料は、Ａｌに限定
されない。例えば、Ｃｕであってもよい。第２の層間絶
縁膜１１７を構成する第２層間絶縁層１１７ｂとしてプ
ラズマ酸化膜を用いる代わりに、埋め込み性能のよい塗
布絶縁膜を用いても良い。また、図１４（ｃ）を参照し
ながら説明した第２の層間絶縁膜の形成方法は、他の実
施形態に適用しても良い効果が得られる。

【０１２１】上記の各実施形態では、通常のシリコン基
板を用いた半導体装置について本発明を説明してきた
が、本発明はこれに限定されるわけではない。多層配線
構造を有する半導体装置であれば、シリコン以外の半導
体基板やＳＯＩ基板を用いたもであって良いし、また、
硝子やプラスチックなどの絶縁性基板を用いたものであ
っても良い。

【０１２２】

【発明の効果】本発明によれば、層間接続用金属が有す
る下面の全面に対して必ず第１の配線が形成されるの
で、第１の配線を形成する際にアライメントずれした場
合においても、該第１の配線と層間接続用金属との接続
不良を確実に防止できる。また、第２の層間絶縁膜と同
時に形成される空孔へ層間接続用金属が埋め込まれるこ
ともない。したがって、層間接続用金属を介した第１の
配線同士のショート不良及び配線と半導体基板とのショ
ート不良を防止できる。

【０１２３】また、配線間隙の一部若しくは全部が空気
よりなる空孔を形成し、又は配線間隙の全部が低比誘電
率の材料によって埋め込めば、該配線間隙をはさむ第１
の配線間における比誘電率を低減できる。したがって、
該第１の配線間における信号の遅延を抑制して、動作マ
ージンが広く誤動作しにくい半導体装置を実現できる。

【０１２４】また、層間接続用金属が有する側面の大部
分が第２の配線に接触するので、第２の配線を形成する
際にアライメントずれした場合においても、該第２の配
線と層間接続用金属との接続において信頼性を向上でき
る。

【０１２５】また、第１の配線形成時にアライメントず
れが発生しても、第１の配線の上面には層間接続用金属
又は第１の層間絶縁膜のいずれかが必ず存在し、かつ、
第２の層間絶縁膜と同時に形成される空孔へ層間接続用
金属が埋め込まれることはない。したがって、層間接続
用金属を介した第１の配線同士のショート不良及び配線
と半導体基板とのショート不良を防止できる。

【図面の簡単な説明】

【図１】（ａ）から（ｄ）は、本発明の第１の実施形態
に係る半導体装置の製造方法を示すプロセスフロー図で
ある。

【図２】（ａ）から（ｃ）は、本発明の第１の実施形態
に係る半導体装置の製造方法を示すプロセスフロー図で
ある。

【図３】（ａ）は、本発明の第１の実施形態に係る半導
体装置における、アライメントずれの有無に対応した第
１の配線と層間接続用金属との位置関係を示す平面図、
（ｂ）はその斜視図である。

【図４】（ａ）から（ｃ）は、本発明の第２の実施形態
に係る半導体装置の製造方法を示すプロセスフロー図で
ある。

【図５】（ａ）から（ｄ）は、本発明の第３の実施形態
に係る半導体装置の製造方法を示すプロセスフロー図で
ある。

【図６】本発明の第３の実施形態に係る半導体装置にお
ける、アライメントずれの有無に対応した配線溝と、層
間接続用金属との位置関係を示す斜視図である。

【図７】（ａ）から（ｄ）は、本発明の第４の実施形態
に係る半導体装置の製造方法を示す工程断面図である。

【図８】（ａ）から（ｃ）は、本発明の第４の実施形態
に係る半導体装置の製造方法を示す工程断面図である。

【図９】（ａ）および（ｂ）は、本発明の第４の実施形
態に係る半導体装置の製造方法を示す工程断面図であ
る。

【図１０】（ａ）および（ｂ）は、空孔の形態を示す断
面図。

【図１１】（ａ）および（ｂ）は、空孔の他の形態を示
す断面図。

【図１２】（ａ）および（ｂ）は、空孔の更に他の形態
を示す断面図。

【図１３】（ａ）から（ｄ）は、本発明の第５の実施形
態に係る半導体装置の製造方法を示す工程断面図であ
る。

【図１４】（ａ）から（ｃ）は、本発明による半導体装
置の製造方法の第６の実施形態を示す工程断面図であ
る。

【図１５】（ａ）から（ｃ）は、は、本発明による半導
体装置の他の実施形態における空孔の各寸法を示す図で
ある。

【図１６】本発明による半導体装置のある実施形態にお
ける配線間隔と単位長あたりの配線間容量との関係を示
す図である。

【図１７】（ａ）は、半導体装置の配線間容量を計算す
るための配線構造の断面図であり、（ｂ）は、配線間隙
と実効比誘電率との関係を示すグラフである。

【図１８】本発明の半導体装置のある実施形態における
ビアの直径とビア抵抗との関係を示すグラフである。

【図１９】本発明の半導体装置のある実施形態における
第１の配線層とビアとの間にあるアライメントシフト量
とビア抵抗との関係を示すグラフである。

【図２０】従来の半導体装置の構造を示す断面図であ
る。

【図２１】（ａ）および（ｂ）は、従来の半導体装置の
製造方法を示すプロセスフロー図である。

【図２２】（ａ）から（ｃ）は、従来の半導体装置の製
造方法を示すプロセスフロー図である。

【符号の説明】

１０１ 半導体基板 １０２ 絶縁膜 １０３ 第１の金属層 １０４ 第１の層間絶縁膜 １０５ 層間接続用レジストパターン １０６ 層間接続孔 １０７ アドヒージョンレイヤー １０８ 層間接続材料 ２０８ 層間接続用金属 １１０ 第１の配線用レジストパターン（第１の配線用
パターン） １１１ ずれ寸法 １１２ アライメントずれ部分 １１４ 配線間隙 １１５ 溝 １１６ 第１の配線がないフィールド部分 １１７ 第２の層間絶縁膜 １１８ 空孔 １１９ 第２の配線

Claims (12)

【特許請求の範囲】
1. 【請求項１】 同一絶縁膜上に形成された複数の配線か
   ら構成される下層配線層であって、前記複数の配線が第
   １配線と、前記第１配線から第１の間隙をおいて隣接す
   る第２配線と、前記第１配線から前記第１の間隙より広
   い第２の間隙をおいて隣接する第３配線とを含む下層配
   線層と、 前記第１配線、前記第２配線および前記第３配線の上に
   形成された第１の層間絶縁膜と、 を備えた構造を形成する工程と、 前記第１の間隙の上方を実質的に塞ぎ、前記第１の間隙
   内に空孔を形成するように、第２の層間絶縁膜の下部を
   構成する第１層間絶縁層を堆積する工程と、 前記第２の層間絶縁膜の上部を構成する、前記第１層間
   絶縁層よりもカバレッジの良い第２層間絶縁層を堆積す
   ることによって前記第２の間隙を埋め込み、かつ前記空
   孔を完全に覆う工程と、を包含する半導体装置の製造方
   法。
2. 【請求項２】 請求項１記載の半導体装置の製造方法で
   あって、 前記空孔を露出させないように前記第２の層間絶縁膜を
   平坦化する工程を更に包含することを特徴とする半導体
   装置の製造方法。
3. 【請求項３】 請求項１または２に記載の半導体装置の
   製造方法であって、 前記第２層間絶縁層を前記第１層間絶縁層よりも誘電率
   の低い有機膜から形成する半導体装置の製造方法。
4. 【請求項４】 同一絶縁膜上に形成された複数の配線か
   ら構成される下層配線層であって、前記複数の配線が第
   １配線と、前記第１配線から第１の間隙をおいて隣接す
   る第２配線と、前記第１配線から第２の間隙をおいて隣
   接する第３配線とを含む下層配線層と、 前記第１配線、前記第２配線および前記第３配線の上に
   形成された第１の層間絶縁膜と、 前記第１の層間絶縁膜中に形成され、前記第１配線の上
   面に接触する接続用金属と、 前記第１の間隙および前記第２の間隙の上方に形成さ
   れ、前記第１の間隙および前記第２の間隙の各々に空孔
   を形成する第２の層間絶縁膜と、 前記第２の層間絶縁膜上に形成され、前記層間接続用金
   属と電気的に接続される上層配線層と、を備えている半
   導体装置。
5. 【請求項５】 請求項４記載の半導体装置であって、 前記上層配線層は埋込構造を持つ配線であり、 前記上層配線層は前記第２の層間絶縁膜中に形成されて
   いる半導体装置。
6. 【請求項６】 請求項４記載の半導体装置であって、 前記下層配線層の前記下地絶縁膜は、前記第１の間隙お
   よび第２の間隙の下部に形成された溝を有しており、 前記溝内には、前記下地絶縁膜の上面よりも上に突出し
   ない高さを有する前記第２の層間絶縁膜の一部が存在し
   ている半導体装置。
7. 【請求項７】 請求項４記載の半導体装置であって、 前記層間接続用金属の上端部分は前記第１の層間絶縁膜
   の上面よりも上に突出している半導体装置。
8. 【請求項８】 請求項４から６の何れかに記載の半導体
   装置であって、 前記第１配線は、前記第２配線および／または前記第３
   配線に向かって局所的に突出する側面部を有しており、
   前記側面部の上面は、前記層間接続用金属によって覆わ
   れている半導体装置。
9. 【請求項９】 請求項８に記載の半導体装置であって、 前記第１配線の前記側面部は、前記層間接続用金属に対
   して自己整合的に形成されている半導体装置。
10. 【請求項１０】 同一絶縁膜上に形成された複数の配線
    から構成される下層配線層であって、前記複数の配線が
    第１配線と、前記第１配線から第１の間隙をおいて隣接
    する第２配線と、前記第１配線から第２の間隙をおいて
    隣接する第３配線とを含む下層配線層と、 前記第１配線、前記第２配線および前記第３配線の上に
    形成された第１の層間絶縁膜と、 前記下層配線層を覆い、上面が平坦化された第２の層間
    絶縁膜と、を備え、 前記第２の間隙は前記第１の間隙よりも広く、 前記第２の層間絶縁膜は、第１層間絶縁層と、前記第１
    層間絶縁層上に形成された第２層間絶縁層を含み、前記
    第２の層間絶縁膜の上面は平坦化され、 前記第１層間絶縁層および前記第２層間絶縁層は前記第
    １の間隙の上方を塞ぎ、前記第１の間隙内に空孔が形成
    されており、 前記第２の間隙は、前記第１層間絶縁層および前記第２
    層間絶縁層によって埋め込まれている半導体装置。
11. 【請求項１１】 請求項１０に記載の半導体装置であっ
    て、 前記第２層間絶縁層は、前記第１層間絶縁層よりもカバ
    レッジが良いことを特徴とする半導体装置。
12. 【請求項１２】 請求項１０記載の半導体装置であっ
    て、 前記第１層間絶縁層はシリコン酸化膜から形成されてお
    り、 前記第２層間絶縁層は、前記第１層間絶縁層の誘電率よ
    りも低い誘電率を有する有機塗布膜から形成されている
    半導体装置。