JP3713869B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3713869B2 JP3713869B2 JP03248797A JP3248797A JP3713869B2 JP 3713869 B2 JP3713869 B2 JP 3713869B2 JP 03248797 A JP03248797 A JP 03248797A JP 3248797 A JP3248797 A JP 3248797A JP 3713869 B2 JP3713869 B2 JP 3713869B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- connection hole
- mask
- insulating film
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、下層配線層と上層配線層とが、接続孔の埋め込み技術により接続されている半導体装置の製造方法に関する。
【０００２】
【従来の技術】
ＶＬＳＩの集積度の向上に伴い、微細加工技術に対する要求はますます厳しいものとなっている。特に、多層配線の採用が進み、５層ないし６層の配線構造がとられている近年のデバイスにおいては、デュアルダマシン（Ｄｕａｌ Ｄａｍａｓｓｃｅｎｅ）をはじめとする埋め込み配線技術の開発が急がれている。
【０００３】
このデュアルダマシン配線とは、配線を埋め込む配線溝と上下の配線層間を結ぶ接続孔とを形成後、これら双方を配線材料で埋め込み、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈ）で配線溝に埋め込まれていない余分の配線材料を削り、配線及び接続孔内のプラグを同時に形成する技術である。このデュアルダマシン配線技術によると、配線とプラグとを一度に形成することができるので、大幅なプロセスコストの低減を図ることができる。
【０００４】
図２にデュアルダマシン配線による配線の形成方法を示す。
【０００５】
まず、下層配線１上に層間絶縁膜２ａ及びＣＭＰ用ストッパー層３ａを順次を形成し、その上に上層配線形成用の配線溝５に対応したパターンにレジストマスク４を形成する（同図（ａ））。なお、下層配線１は、下層の層間絶縁膜２ｂ内に形成されており、この層間絶縁膜２ｂ上には、後述する上層配線の形成方法においてなされるＣＭＰを下層配線１の形成に対して行うために形成されたＣＭＰ用ストッパー層３ｂが積層されている。
【０００６】
次に、レジストマスク４をエッチングマスクとして層間絶縁膜２ａをエッチングし、配線溝５を形成する（同図（ｂ））。
【０００７】
そして、配線溝５内に開口する接続孔６に対応したパターンにレジストマスク７を形成し（同図（ｃ））、このレジストマスク７をエッチングマスクとして層間絶縁膜２ａをエッチングし、接続孔６を下層配線１に達するように形成する（同図（ｄ））。
【０００８】
こうして配線溝５及び接続孔６を形成後、これらを高圧リフロー法等により上層配線形成材料８で埋め込み（同図（ｅ））、配線溝５より上の余分な配線材料８をＣＭＰで削り、これにより下層配線１と上層配線９とが接続孔６の埋め込みによるプラグ１０で接続されている配線構造を得る（同図（ｆ））。
【０００９】
【発明が解決しようとする課題】
しかしながら、図２に示した従来の配線の形成方法によると、接続孔６を形成するためのレジストマスク７の形成に際し、レジストマスク７の形成面に配線溝５による大きな段差があるので、レジストマスク７の膜厚が不均一となり、良好に解像することができず、所期のマスクパターンを精度よく得ることができないという問題があった。
【００１０】
また、配線溝５及び接続孔６の埋め込み時のこの接続孔６のアスペクト比（高さ／径）が、接続孔６上に配線溝５が形成されている分だけ実質的に高くなるので、接続孔６を良好に埋め込むことができないという問題もあった。特に、接続孔６と配線溝５との境の角部１１の段差により埋め込み性に問題が生じていた。
【００１１】
これらの問題は、上層配線９とプラグ１０との２層分の段差を含む構造の加工に現有の技術が適用できないために生じるものである。
【００１２】
このうち、レジストマスク７の解像に対しては、層間絶縁膜２ａを薄くし、配線溝５を浅くすることにより段差を低減させることが考えられるが、配線溝５を浅くすることは上層配線９の配線断面積を縮小し、それにより配線抵抗の増大を招くことになる。このため、配線溝５を浅くすることにより段差の問題を解消することはできない。
【００１３】
また、埋め込み性の問題に対しても配線溝５を浅くすることにより段差を小さくするか、あるいは、接続孔６の径を大きくすることが考えられが、段差を小さくすることは、上述したように上層配線９の抵抗の増大を招くので採用することができず、また接続孔６の径を大きくすることもデザインルールの制約から現実的な対応策とはならない。
【００１４】
本発明は以上のような従来技術の問題点を解決しようとするものであり、配線と接続孔とを配線溝と接続孔との埋め込みにより同時に形成する半導体装置の製造方法において、配線溝を浅くすることなく、また、接続孔の径も大きくすることなく、形成精度と埋め込み性を向上させることを目的としている。
【００１５】
【課題を解決するための手段】
上記の目的を達成するため、本発明は、下層配線上に層間絶縁膜を形成し、
該層間絶縁膜上に、上層配線形成用の配線溝を形成するための開口が設けられたエッチングマスクとなるマスク層を形成し、
その上に、前記配線溝内に開口する接続孔を形成するための開口が設けられ、該開口の幅寸法が、前記配線溝を形成するための開口の幅寸法よりも小さいエッチングマスクとなるレジストマスクを形成し、
該レジストマスクをエッチングマスクとして前記層間絶縁膜をハーフエッチングすることにより接続孔を部分的に形成し、
レジストマスクを除去し、
前記マスク層をエッチングマスクとして層間絶縁膜をさらにエッチングすることにより、配線溝を形成すると共に接続孔を下層配線に到達するように形成し、
配線溝及び接続孔を上層配線形成材料で埋め込むことを特徴とする半導体装置の製造方法を提供する。
【００１６】
本発明においては、層間絶縁膜上に、上層配線形成用配線溝のエッチングマスクとなるマスク層を形成し、これにより配線溝の形成位置を決定する。次に、接続孔を形成する際のエッチングマスクとなるレジストマスクを形成する。このレジストマスクの形成は、マスク層を用いて層間絶縁膜に配線溝をエッチングする前に行う。したがって、接続孔を形成するためのレジストマスクの形成時に、その形成面に存在する段差はマスク層の厚みによるものだけであり、従来例のように、配線溝の深さがレジストマスクの形成面に段差となってあらわれることはない。したがって、レジストマスクの形成面の段差によって生じる解像不良を解消することができる。
【００１７】
また、本発明においては、接続孔を部分的に形成した後、配線溝のエッチングマスクとなるマスク層を用いて層間絶縁膜をエッチングすることにより配線溝と接続孔とを同時に形成し、これにより接続孔を下層配線に到達させる。このエッチングにおいて、接続孔の配線溝側の端部であって、従来角部１１となっていた部分（図２（ｅ）参照）はエッチングするイオンに晒され、テーパー状となり、接続孔の開口径が配線溝に向かって広がることとなる。したがって、この後に行う配線溝及び接続孔への配線材料の埋め込みにおいて、埋め込み性が大きく向上する。
【００１８】
【発明の実施の形態】
以下、本発明を図面に基づいて詳細に説明する。なお、各図中、同一符号は同一又は同等の構成要素を表している。
【００１９】
図１は、本発明の一態様の製造方法の工程説明図である。
【００２０】
本発明においては、まず下層配線１上に層間絶縁膜２ａを形成し、この層間絶縁膜２ａ上に、上層配線形成用配線溝５のエッチングマスクとなるマスク層１２を形成する。
【００２１】
ここで、下層配線１、層間絶縁膜２ａ及び後述する上層配線９の形成材料には特に制限はなく、従来よりＬＳＩ等の高密度多層配線基板で使用されているものを使用することができる。また、これらの形成に際しては必要に応じて下地層を形成してもよい。例えば、下層配線１や上層配線９は、Ａｌ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ、Ａｌ−Ｓｉ−Ｃｕ、Ａｌ−Ｇｅ等のＡｌ合金、Ａｇ、Ｃｕ、Ｃｕ−Ｚｒ、Ｔｉ、ＴｉＮ等の配線材料をスパッタ法等で成膜することにより形成することができる。この場合、配線層は複数種の配線層の積層構造としてもよい。
【００２２】
また、本発明において下層配線１には、通常の配線層だけでなく、基板のコンタクトパッドも含まれる。
【００２３】
層間絶縁膜２ａとしては、例えば、ｐ−ＴＥＯＳ（ｐ−Ｔｅｔｒａｅｔｙｌｏｘｙｓｉｌａｎｅ）、ＢＰＳＧ（Ｂｏｒｏｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ ｇｌａｓｓ）、ＰＳＧ、ＢＳＧ、ＡｓＳＧ、ＮＳＧ等のＳｉＯ2系膜や、フッ化ポリアリルエーテル、ポリテトラフルオロエチレン、ＢＣＢ（Ｂｅｎｚｏｃｙｃｌｏｂｕｔｈｅｎ）等の低誘電率有機材料等を形成することができる。特に、ｐ−ＴＥＯＳ、ＢＰＳＧ等のＳｉＯ2系膜やフッ化ポリアリルエーテル、ポリテトラフルオロエチレン等の低誘電率有機材料が好ましい。
【００２４】
マスク層１２は、層間絶縁膜２ａとエッチング選択比がとれるものを使用して形成することができる。好ましくは、ＣＭＰのストッパー層の形成材料から形成し、より具体的には、ＳｉＮ等から形成する。このようにＣＭＰのストッパー層の形成材料からマスク層１２を形成することにより、上層配線９を形成後、その上面をＣＭＰにより平坦に研磨することができる。
【００２５】
マスク層１２としてＣＭＰのストッパー層を使用する場合、このマスク層１２を上層配線形成用配線溝５のエッチングマスクとなるように所定のパターンに形成する方法は、公知のＣＭＰのストッパー層のパターニングと同様に、図１（ａ）に示したように、層間絶縁膜２ａ上にベタにストッパー層（マスク層１２）を形成し、その上に配線溝５に対応したパターンにレジストマスク４を形成し、このレジストマスク４をエッチングマスクとして、同図（ｂ）に示したようにストッパー層（マスク層１２）をエッチングすればよい。
【００２６】
その後、レジストマスク４を除去し、同図（ｃ）に示したように、配線溝５内に開口する接続孔６のエッチングマスクとなるように、レジストマスク７を形成する。このレジストマスク７の形成においては、その形成面に存在する段差は、マスク層１２の厚みによるものだけである。したがって、この段差によりレジストマスク７に解像不良が生じ、接続孔６の形成精度が低下することはない。
【００２７】
次に、同図（ｄ）に示したように、得られたレジストマスク７をエッチングマスクとして、層間絶縁膜２ａをハーフエッチングすることにより接続孔６を部分的に形成する。このとき、層間絶縁膜２ａのエッチング深さｈ1 は、この接続孔６の埋め込みにより形成するプラグ１０の高さｈ2 よりも大きく、層間絶縁膜２ａの厚さｈ3 よりも薄くなるようにする。接続孔６のハーフエッチングの深さｈ1 が足りないと、後述するように配線溝５をエッチングした後でも接続孔６が下層配線１に到達しない。
【００２８】
なお、ハーフエッチングの深さｈ1 が、この接続孔６の埋め込みにより形成するプラグ１０の高さｈ2よりも大きいと所定の深さに配線溝５がエッチングされるまで接続孔６の底部において下層配線１がオーバーエッチングされることとなるが、下層配線１と層間絶縁膜２ａとのエッチングの選択比を適宜設定することにより、接続孔６の底部におけるオーバーエッチングが問題になることは回避できる。
【００２９】
次に、同図（ｅ）に示したように、レジストマスク７を除去し、前述のマスク層１２（ストッパー層）をエッチングマスクとして層間絶縁膜２ａをさらにエッチングし、同図（ｆ）に示したように、配線溝５を形成すると共に、接続孔６を下層配線１に到達させる。こうして得られる配線溝５及び接続孔６は、図示したように、接続孔６の配線溝５側の端部であって、従来角部１１となっていた部分（図２（ｅ）参照）は、テーパー状となり、接続孔６の開口径が配線溝５に向かって広がっている。ここで、接続孔６の配線溝５側の端部をテーパー状とすることは、層間絶縁膜２ａをエッチングするために行われる任意のエッチング方法あるいは任意のエッチング条件の下で得ることができるが、そのテーパーの程度は、エッチング方法あるいはエッチング条件により変えることができる。
【００３０】
配線溝５及び接続孔６を形成した後は、高圧リフロー法、高温スパッタ法等によりこれらに配線材料を埋め込み、必要に応じて、例えばＣＭＰにより配線溝５よりも上部の不要な配線材料を削り、基板面を平坦化させる。こうして、配線溝５内に上層配線９を形成すると共に接続孔６内にプラグ１０を形成する。この埋め込みにおいて、接続孔６の配線溝５側の端部は上述のようにテーパー状になっている。したがって、配線溝５及び接続孔６への配線材料の埋め込み性は大きく向上したものとなる。
【００３１】
以上の配線溝５及び接続孔６の埋め込みにより上層配線９とプラグ１０とを形成する工程中においては、必要に応じて適宜プレヒート処理、酸化膜の除去処理等を行うことができる。
【００３２】
また、本発明の方法は、下層配線１と上層配線９とを接続後、上層配線層５とさらに上層の配線層と接続する場合にも適用することができる。
【００３３】
【実施例】
以下、本発明を実施例に基づいて具体的に説明する。
【００３４】
実施例１
図１に示した工程に従い、次のように半導体装置の多層配線構造を形成した。
【００３５】
（１） サンプル基板として、下層配線１上に層間絶縁膜２ａとして低誘電体（有機ポリマー）及びマスク層１２としてＣＭＰのストッパーとなるＳｉＮ（層厚０．２μｍ）を積層し、さらに、配線溝５に対応したパターンにレジストマスク４を積層したものを作製した。
【００３６】
ここで、層間絶縁膜２ａとマスク層１２との厚さは、合計で１．５μｍであり、この厚さは、本実施例で形成する上層配線９の深さｈ4 （０．５μｍ）とプラグ１０の高さｈ2 （１．０μｍ）とを合わせた値とした。
【００３７】
（２） 以下の条件でマグネトロンタイプのエッチング装置を使用し、上述のサンプル基板のマスク層１２（ＳｉＮ層）をエッチングし、配線溝５に対応するパターンを開口した（図１（ｂ））。
エッチング条件
ＲＦ １０００Ｗ
圧力 ３Ｐａ
基板温度 ２０℃
エッチングガス ＣＨＦ3／ＣＯ／Ａｒ=３０／１００／１００ｓｃｃｍ
【００３８】
（３） 配線溝５に対応したパターンのレジストマスク４を剥離し、新たに接続孔６に対応するパターンにレジストマスク７を形成した。
【００３９】
（４） 以下の条件でＥＣＲタイプのエッチング装置を使用し、レジストマスク７をエッチングマスクとして層間絶縁膜２ａをハーフエッチングすることにより接続孔６を部分的に形成した（エッチング深さｈ1 =１．２μｍ）（図１（ｄ））。
エッチング条件
マイクロ波 ８００Ｗ
圧力 ０．５Ｐａ
基板温度 −５０℃
エッチングガス Ｃ4Ｆ8／Ｏ2／Ａｒ=２／５０／１００ｓｃｃｍ
【００４０】
（５） レジストマスク７を剥離した。そして、上記（４）と同様のエッチング条件で、マスク層１２（ＳｉＮ層）をエッチングマスクとして層間絶縁膜２ａをさらにエッチングし、配線溝５を形成すると共に、接続孔６を下層配線１に到達させた（図１（ｆ））。こうして得られた接続孔６は、その配線溝５側の端部がテーパー状となり、接続孔６の開口径が配線溝５に向かって広がっていた。
【００４１】
（６） 配線溝５及び接続孔６に、配線材料としてＡｌ−Ｃｕを埋め込み、さらにその上部をＣＭＰにより削り、所期の多層配線構造を得た。
【００４２】
実施例２
層間絶縁膜２ａとして、ｐ−ＴＥＯＳを使用した以外は、実施例１と同様に図１に示した行程に従い、次のように半導体装置の多層配線構造を形成した。
【００４３】
（１） 層間絶縁膜２ａとしてｐ−ＴＥＯＳを使用する以外は実施例１と同様にサンプル基板を作製した。
【００４４】
（２） 実施例１（２）と同様の条件でマグネトロンタイプのエッチング装置を使用し、サンプル基板のマスク層１２（ＳｉＮ層）をエッチングし、配線溝５に対応するパターンを開口した（図１（ｂ））。
【００４５】
（３） 配線溝５に対応したパターンのレジストマスク４を剥離し、新たに接続孔６に対応するパターンにレジストマスク７を形成した。
【００４６】
（４） 以下の条件でマグネトロンタイプのエッチング装置を使用し、レジストマスク７をエッチングマスクとして層間絶縁膜２ａをハーフエッチングすることにより接続孔６を部分的に形成した（エッチング深さｈ1 =１．２μｍ）（図１（ｅ））。
エッチング条件
ＲＦ １０００Ｗ
圧力 ３Ｐａ
基板温度 ２０℃
エッチングガス Ｃ4Ｆ8／ＣＯ／Ａｒ／Ｏ2=１０／２００／１００／５ｓｃｃｍ
【００４７】
（５） レジストマスク７を剥離した。そして、上記（４）と同様のマグネトロンタイプのエッチング装置を使用し、次ぎのエッチング条件により、マスク層１２（ＳｉＮ層）をエッチングマスクとしてｐ−ＴＥＯＳからなる層間絶縁膜２ａをさらにエッチングし、配線溝５を形成すると共に、接続孔６を下層配線１に到達させた（図１（ｆ））。
エッチング条件
ＲＦ １０００Ｗ
圧力 ３Ｐａ
基板温度 ２０℃
エッチングガス Ｃ4Ｆ8／ＣＯ／Ａｒ／Ｏ2=１０／２００／１００／２０ｓｃｃｍ
【００４８】
こうして得られた接続孔６は、その配線溝５側の端部がテーパー状となり、接続孔６の開口径が配線溝５に向かって広がっていた。
【００４９】
（６） 配線溝５及び接続孔６に、配線材料としてＡｌ−Ｃｕを埋め込み、さらにその上部をＣＭＰにより削り、所期の多層配線構造を得た。
【００５０】
【発明の効果】
本発明によれば、配線と接続孔とを配線溝と接続孔との埋め込みにより同時に形成する半導体装置の製造方法において、配線溝を浅くすることなく、また、接続孔の径も大きくすることなく、形成精度と埋め込み性を向上させることが可能となる。
【図面の簡単な説明】
【図１】本発明の工程説明図である。
【図２】従来例の工程説明図である。
【符号の説明】
１…下層配線、２ａ…層間絶縁膜、３ａ…ＣＭＰのストッパー層、４…レジストマスク、５…配線溝、６…接続孔、７…レジストマスク、８…上層配線形成材料、９…上層配線、１０…プラグ、１１…角部、１２…マスク層（ＣＭＰのストッパー層）
【発明の属する技術分野】
本発明は、下層配線層と上層配線層とが、接続孔の埋め込み技術により接続されている半導体装置の製造方法に関する。
【０００２】
【従来の技術】
ＶＬＳＩの集積度の向上に伴い、微細加工技術に対する要求はますます厳しいものとなっている。特に、多層配線の採用が進み、５層ないし６層の配線構造がとられている近年のデバイスにおいては、デュアルダマシン（Ｄｕａｌ Ｄａｍａｓｓｃｅｎｅ）をはじめとする埋め込み配線技術の開発が急がれている。
【０００３】
このデュアルダマシン配線とは、配線を埋め込む配線溝と上下の配線層間を結ぶ接続孔とを形成後、これら双方を配線材料で埋め込み、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈ）で配線溝に埋め込まれていない余分の配線材料を削り、配線及び接続孔内のプラグを同時に形成する技術である。このデュアルダマシン配線技術によると、配線とプラグとを一度に形成することができるので、大幅なプロセスコストの低減を図ることができる。
【０００４】
図２にデュアルダマシン配線による配線の形成方法を示す。
【０００５】
まず、下層配線１上に層間絶縁膜２ａ及びＣＭＰ用ストッパー層３ａを順次を形成し、その上に上層配線形成用の配線溝５に対応したパターンにレジストマスク４を形成する（同図（ａ））。なお、下層配線１は、下層の層間絶縁膜２ｂ内に形成されており、この層間絶縁膜２ｂ上には、後述する上層配線の形成方法においてなされるＣＭＰを下層配線１の形成に対して行うために形成されたＣＭＰ用ストッパー層３ｂが積層されている。
【０００６】
次に、レジストマスク４をエッチングマスクとして層間絶縁膜２ａをエッチングし、配線溝５を形成する（同図（ｂ））。
【０００７】
そして、配線溝５内に開口する接続孔６に対応したパターンにレジストマスク７を形成し（同図（ｃ））、このレジストマスク７をエッチングマスクとして層間絶縁膜２ａをエッチングし、接続孔６を下層配線１に達するように形成する（同図（ｄ））。
【０００８】
こうして配線溝５及び接続孔６を形成後、これらを高圧リフロー法等により上層配線形成材料８で埋め込み（同図（ｅ））、配線溝５より上の余分な配線材料８をＣＭＰで削り、これにより下層配線１と上層配線９とが接続孔６の埋め込みによるプラグ１０で接続されている配線構造を得る（同図（ｆ））。
【０００９】
【発明が解決しようとする課題】
しかしながら、図２に示した従来の配線の形成方法によると、接続孔６を形成するためのレジストマスク７の形成に際し、レジストマスク７の形成面に配線溝５による大きな段差があるので、レジストマスク７の膜厚が不均一となり、良好に解像することができず、所期のマスクパターンを精度よく得ることができないという問題があった。
【００１０】
また、配線溝５及び接続孔６の埋め込み時のこの接続孔６のアスペクト比（高さ／径）が、接続孔６上に配線溝５が形成されている分だけ実質的に高くなるので、接続孔６を良好に埋め込むことができないという問題もあった。特に、接続孔６と配線溝５との境の角部１１の段差により埋め込み性に問題が生じていた。
【００１１】
これらの問題は、上層配線９とプラグ１０との２層分の段差を含む構造の加工に現有の技術が適用できないために生じるものである。
【００１２】
このうち、レジストマスク７の解像に対しては、層間絶縁膜２ａを薄くし、配線溝５を浅くすることにより段差を低減させることが考えられるが、配線溝５を浅くすることは上層配線９の配線断面積を縮小し、それにより配線抵抗の増大を招くことになる。このため、配線溝５を浅くすることにより段差の問題を解消することはできない。
【００１３】
また、埋め込み性の問題に対しても配線溝５を浅くすることにより段差を小さくするか、あるいは、接続孔６の径を大きくすることが考えられが、段差を小さくすることは、上述したように上層配線９の抵抗の増大を招くので採用することができず、また接続孔６の径を大きくすることもデザインルールの制約から現実的な対応策とはならない。
【００１４】
本発明は以上のような従来技術の問題点を解決しようとするものであり、配線と接続孔とを配線溝と接続孔との埋め込みにより同時に形成する半導体装置の製造方法において、配線溝を浅くすることなく、また、接続孔の径も大きくすることなく、形成精度と埋め込み性を向上させることを目的としている。
【００１５】
【課題を解決するための手段】
上記の目的を達成するため、本発明は、下層配線上に層間絶縁膜を形成し、
該層間絶縁膜上に、上層配線形成用の配線溝を形成するための開口が設けられたエッチングマスクとなるマスク層を形成し、
その上に、前記配線溝内に開口する接続孔を形成するための開口が設けられ、該開口の幅寸法が、前記配線溝を形成するための開口の幅寸法よりも小さいエッチングマスクとなるレジストマスクを形成し、
該レジストマスクをエッチングマスクとして前記層間絶縁膜をハーフエッチングすることにより接続孔を部分的に形成し、
レジストマスクを除去し、
前記マスク層をエッチングマスクとして層間絶縁膜をさらにエッチングすることにより、配線溝を形成すると共に接続孔を下層配線に到達するように形成し、
配線溝及び接続孔を上層配線形成材料で埋め込むことを特徴とする半導体装置の製造方法を提供する。
【００１６】
本発明においては、層間絶縁膜上に、上層配線形成用配線溝のエッチングマスクとなるマスク層を形成し、これにより配線溝の形成位置を決定する。次に、接続孔を形成する際のエッチングマスクとなるレジストマスクを形成する。このレジストマスクの形成は、マスク層を用いて層間絶縁膜に配線溝をエッチングする前に行う。したがって、接続孔を形成するためのレジストマスクの形成時に、その形成面に存在する段差はマスク層の厚みによるものだけであり、従来例のように、配線溝の深さがレジストマスクの形成面に段差となってあらわれることはない。したがって、レジストマスクの形成面の段差によって生じる解像不良を解消することができる。
【００１７】
また、本発明においては、接続孔を部分的に形成した後、配線溝のエッチングマスクとなるマスク層を用いて層間絶縁膜をエッチングすることにより配線溝と接続孔とを同時に形成し、これにより接続孔を下層配線に到達させる。このエッチングにおいて、接続孔の配線溝側の端部であって、従来角部１１となっていた部分（図２（ｅ）参照）はエッチングするイオンに晒され、テーパー状となり、接続孔の開口径が配線溝に向かって広がることとなる。したがって、この後に行う配線溝及び接続孔への配線材料の埋め込みにおいて、埋め込み性が大きく向上する。
【００１８】
【発明の実施の形態】
以下、本発明を図面に基づいて詳細に説明する。なお、各図中、同一符号は同一又は同等の構成要素を表している。
【００１９】
図１は、本発明の一態様の製造方法の工程説明図である。
【００２０】
本発明においては、まず下層配線１上に層間絶縁膜２ａを形成し、この層間絶縁膜２ａ上に、上層配線形成用配線溝５のエッチングマスクとなるマスク層１２を形成する。
【００２１】
ここで、下層配線１、層間絶縁膜２ａ及び後述する上層配線９の形成材料には特に制限はなく、従来よりＬＳＩ等の高密度多層配線基板で使用されているものを使用することができる。また、これらの形成に際しては必要に応じて下地層を形成してもよい。例えば、下層配線１や上層配線９は、Ａｌ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ、Ａｌ−Ｓｉ−Ｃｕ、Ａｌ−Ｇｅ等のＡｌ合金、Ａｇ、Ｃｕ、Ｃｕ−Ｚｒ、Ｔｉ、ＴｉＮ等の配線材料をスパッタ法等で成膜することにより形成することができる。この場合、配線層は複数種の配線層の積層構造としてもよい。
【００２２】
また、本発明において下層配線１には、通常の配線層だけでなく、基板のコンタクトパッドも含まれる。
【００２３】
層間絶縁膜２ａとしては、例えば、ｐ−ＴＥＯＳ（ｐ−Ｔｅｔｒａｅｔｙｌｏｘｙｓｉｌａｎｅ）、ＢＰＳＧ（Ｂｏｒｏｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ ｇｌａｓｓ）、ＰＳＧ、ＢＳＧ、ＡｓＳＧ、ＮＳＧ等のＳｉＯ2系膜や、フッ化ポリアリルエーテル、ポリテトラフルオロエチレン、ＢＣＢ（Ｂｅｎｚｏｃｙｃｌｏｂｕｔｈｅｎ）等の低誘電率有機材料等を形成することができる。特に、ｐ−ＴＥＯＳ、ＢＰＳＧ等のＳｉＯ2系膜やフッ化ポリアリルエーテル、ポリテトラフルオロエチレン等の低誘電率有機材料が好ましい。
【００２４】
マスク層１２は、層間絶縁膜２ａとエッチング選択比がとれるものを使用して形成することができる。好ましくは、ＣＭＰのストッパー層の形成材料から形成し、より具体的には、ＳｉＮ等から形成する。このようにＣＭＰのストッパー層の形成材料からマスク層１２を形成することにより、上層配線９を形成後、その上面をＣＭＰにより平坦に研磨することができる。
【００２５】
マスク層１２としてＣＭＰのストッパー層を使用する場合、このマスク層１２を上層配線形成用配線溝５のエッチングマスクとなるように所定のパターンに形成する方法は、公知のＣＭＰのストッパー層のパターニングと同様に、図１（ａ）に示したように、層間絶縁膜２ａ上にベタにストッパー層（マスク層１２）を形成し、その上に配線溝５に対応したパターンにレジストマスク４を形成し、このレジストマスク４をエッチングマスクとして、同図（ｂ）に示したようにストッパー層（マスク層１２）をエッチングすればよい。
【００２６】
その後、レジストマスク４を除去し、同図（ｃ）に示したように、配線溝５内に開口する接続孔６のエッチングマスクとなるように、レジストマスク７を形成する。このレジストマスク７の形成においては、その形成面に存在する段差は、マスク層１２の厚みによるものだけである。したがって、この段差によりレジストマスク７に解像不良が生じ、接続孔６の形成精度が低下することはない。
【００２７】
次に、同図（ｄ）に示したように、得られたレジストマスク７をエッチングマスクとして、層間絶縁膜２ａをハーフエッチングすることにより接続孔６を部分的に形成する。このとき、層間絶縁膜２ａのエッチング深さｈ1 は、この接続孔６の埋め込みにより形成するプラグ１０の高さｈ2 よりも大きく、層間絶縁膜２ａの厚さｈ3 よりも薄くなるようにする。接続孔６のハーフエッチングの深さｈ1 が足りないと、後述するように配線溝５をエッチングした後でも接続孔６が下層配線１に到達しない。
【００２８】
なお、ハーフエッチングの深さｈ1 が、この接続孔６の埋め込みにより形成するプラグ１０の高さｈ2よりも大きいと所定の深さに配線溝５がエッチングされるまで接続孔６の底部において下層配線１がオーバーエッチングされることとなるが、下層配線１と層間絶縁膜２ａとのエッチングの選択比を適宜設定することにより、接続孔６の底部におけるオーバーエッチングが問題になることは回避できる。
【００２９】
次に、同図（ｅ）に示したように、レジストマスク７を除去し、前述のマスク層１２（ストッパー層）をエッチングマスクとして層間絶縁膜２ａをさらにエッチングし、同図（ｆ）に示したように、配線溝５を形成すると共に、接続孔６を下層配線１に到達させる。こうして得られる配線溝５及び接続孔６は、図示したように、接続孔６の配線溝５側の端部であって、従来角部１１となっていた部分（図２（ｅ）参照）は、テーパー状となり、接続孔６の開口径が配線溝５に向かって広がっている。ここで、接続孔６の配線溝５側の端部をテーパー状とすることは、層間絶縁膜２ａをエッチングするために行われる任意のエッチング方法あるいは任意のエッチング条件の下で得ることができるが、そのテーパーの程度は、エッチング方法あるいはエッチング条件により変えることができる。
【００３０】
配線溝５及び接続孔６を形成した後は、高圧リフロー法、高温スパッタ法等によりこれらに配線材料を埋め込み、必要に応じて、例えばＣＭＰにより配線溝５よりも上部の不要な配線材料を削り、基板面を平坦化させる。こうして、配線溝５内に上層配線９を形成すると共に接続孔６内にプラグ１０を形成する。この埋め込みにおいて、接続孔６の配線溝５側の端部は上述のようにテーパー状になっている。したがって、配線溝５及び接続孔６への配線材料の埋め込み性は大きく向上したものとなる。
【００３１】
以上の配線溝５及び接続孔６の埋め込みにより上層配線９とプラグ１０とを形成する工程中においては、必要に応じて適宜プレヒート処理、酸化膜の除去処理等を行うことができる。
【００３２】
また、本発明の方法は、下層配線１と上層配線９とを接続後、上層配線層５とさらに上層の配線層と接続する場合にも適用することができる。
【００３３】
【実施例】
以下、本発明を実施例に基づいて具体的に説明する。
【００３４】
実施例１
図１に示した工程に従い、次のように半導体装置の多層配線構造を形成した。
【００３５】
（１） サンプル基板として、下層配線１上に層間絶縁膜２ａとして低誘電体（有機ポリマー）及びマスク層１２としてＣＭＰのストッパーとなるＳｉＮ（層厚０．２μｍ）を積層し、さらに、配線溝５に対応したパターンにレジストマスク４を積層したものを作製した。
【００３６】
ここで、層間絶縁膜２ａとマスク層１２との厚さは、合計で１．５μｍであり、この厚さは、本実施例で形成する上層配線９の深さｈ4 （０．５μｍ）とプラグ１０の高さｈ2 （１．０μｍ）とを合わせた値とした。
【００３７】
（２） 以下の条件でマグネトロンタイプのエッチング装置を使用し、上述のサンプル基板のマスク層１２（ＳｉＮ層）をエッチングし、配線溝５に対応するパターンを開口した（図１（ｂ））。
エッチング条件
ＲＦ １０００Ｗ
圧力 ３Ｐａ
基板温度 ２０℃
エッチングガス ＣＨＦ3／ＣＯ／Ａｒ=３０／１００／１００ｓｃｃｍ
【００３８】
（３） 配線溝５に対応したパターンのレジストマスク４を剥離し、新たに接続孔６に対応するパターンにレジストマスク７を形成した。
【００３９】
（４） 以下の条件でＥＣＲタイプのエッチング装置を使用し、レジストマスク７をエッチングマスクとして層間絶縁膜２ａをハーフエッチングすることにより接続孔６を部分的に形成した（エッチング深さｈ1 =１．２μｍ）（図１（ｄ））。
エッチング条件
マイクロ波 ８００Ｗ
圧力 ０．５Ｐａ
基板温度 −５０℃
エッチングガス Ｃ4Ｆ8／Ｏ2／Ａｒ=２／５０／１００ｓｃｃｍ
【００４０】
（５） レジストマスク７を剥離した。そして、上記（４）と同様のエッチング条件で、マスク層１２（ＳｉＮ層）をエッチングマスクとして層間絶縁膜２ａをさらにエッチングし、配線溝５を形成すると共に、接続孔６を下層配線１に到達させた（図１（ｆ））。こうして得られた接続孔６は、その配線溝５側の端部がテーパー状となり、接続孔６の開口径が配線溝５に向かって広がっていた。
【００４１】
（６） 配線溝５及び接続孔６に、配線材料としてＡｌ−Ｃｕを埋め込み、さらにその上部をＣＭＰにより削り、所期の多層配線構造を得た。
【００４２】
実施例２
層間絶縁膜２ａとして、ｐ−ＴＥＯＳを使用した以外は、実施例１と同様に図１に示した行程に従い、次のように半導体装置の多層配線構造を形成した。
【００４３】
（１） 層間絶縁膜２ａとしてｐ−ＴＥＯＳを使用する以外は実施例１と同様にサンプル基板を作製した。
【００４４】
（２） 実施例１（２）と同様の条件でマグネトロンタイプのエッチング装置を使用し、サンプル基板のマスク層１２（ＳｉＮ層）をエッチングし、配線溝５に対応するパターンを開口した（図１（ｂ））。
【００４５】
（３） 配線溝５に対応したパターンのレジストマスク４を剥離し、新たに接続孔６に対応するパターンにレジストマスク７を形成した。
【００４６】
（４） 以下の条件でマグネトロンタイプのエッチング装置を使用し、レジストマスク７をエッチングマスクとして層間絶縁膜２ａをハーフエッチングすることにより接続孔６を部分的に形成した（エッチング深さｈ1 =１．２μｍ）（図１（ｅ））。
エッチング条件
ＲＦ １０００Ｗ
圧力 ３Ｐａ
基板温度 ２０℃
エッチングガス Ｃ4Ｆ8／ＣＯ／Ａｒ／Ｏ2=１０／２００／１００／５ｓｃｃｍ
【００４７】
（５） レジストマスク７を剥離した。そして、上記（４）と同様のマグネトロンタイプのエッチング装置を使用し、次ぎのエッチング条件により、マスク層１２（ＳｉＮ層）をエッチングマスクとしてｐ−ＴＥＯＳからなる層間絶縁膜２ａをさらにエッチングし、配線溝５を形成すると共に、接続孔６を下層配線１に到達させた（図１（ｆ））。
エッチング条件
ＲＦ １０００Ｗ
圧力 ３Ｐａ
基板温度 ２０℃
エッチングガス Ｃ4Ｆ8／ＣＯ／Ａｒ／Ｏ2=１０／２００／１００／２０ｓｃｃｍ
【００４８】
こうして得られた接続孔６は、その配線溝５側の端部がテーパー状となり、接続孔６の開口径が配線溝５に向かって広がっていた。
【００４９】
（６） 配線溝５及び接続孔６に、配線材料としてＡｌ−Ｃｕを埋め込み、さらにその上部をＣＭＰにより削り、所期の多層配線構造を得た。
【００５０】
【発明の効果】
本発明によれば、配線と接続孔とを配線溝と接続孔との埋め込みにより同時に形成する半導体装置の製造方法において、配線溝を浅くすることなく、また、接続孔の径も大きくすることなく、形成精度と埋め込み性を向上させることが可能となる。
【図面の簡単な説明】
【図１】本発明の工程説明図である。
【図２】従来例の工程説明図である。
【符号の説明】
１…下層配線、２ａ…層間絶縁膜、３ａ…ＣＭＰのストッパー層、４…レジストマスク、５…配線溝、６…接続孔、７…レジストマスク、８…上層配線形成材料、９…上層配線、１０…プラグ、１１…角部、１２…マスク層（ＣＭＰのストッパー層）
Claims (9)
- 下層配線上に層間絶縁膜を形成し、
該層間絶縁膜上に、上層配線形成用の配線溝を形成するための開口が設けられたエッチングマスクとなるマスク層を形成し、
その上に、前記配線溝内に開口する接続孔を形成するための開口が設けられ、該開口の幅寸法が、前記配線溝を形成するための開口の幅寸法よりも小さいエッチングマスクとなるレジストマスクを形成し、
該レジストマスクをエッチングマスクとして前記層間絶縁膜をハーフエッチングすることにより接続孔を部分的に形成し、
レジストマスクを除去し、
前記マスク層をエッチングマスクとして層間絶縁膜をさらにエッチングすることにより、配線溝を形成すると共に接続孔を下層配線に到達するように形成し、
配線溝及び接続孔を上層配線形成材料で埋め込むことを特徴とする半導体装置の製造方法。 - 上記ハーフエッチングすることにより形成された接続孔の深さは、上記配線形成材料を埋め込むことにより形成されたプラグの高さよりも大きいことを特徴とする請求項 1 記載の半導体装置の製造方法。
- 上記ハーフエッチングすることにより形成された接続孔の深さは、上記層間絶縁膜の厚さよりも小さいことを特徴とする請求項 2 記載の半導体装置の製造方法。
- マスク層がＣＭＰのストッパー層からなる請求項1 〜３記載の製造方法。
- 配線溝及び接続孔の埋め込み後、ＣＭＰにより表面を平坦化する請求項４記載の製造方法。
- 層間絶縁膜がＳｉＯ２系の材料からなる請求項１〜５のいずれかに記載の製造方法。
- ＳｉＯ２系材料がｐ−ＴＥＯＳ又はＢＰＳＧから選ばれる請求項６記載の製造方法。
- 層間絶縁膜が誘電率４以下の低誘電率有機材料からなる請求項１〜５記載のいずれかに記載の製造方法。
- 低誘電率有機材料がフッ化ポリアリルエーテル又はポリテトラフルオロエチレンから選ばれる請求項８記載の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03248797A JP3713869B2 (ja) | 1997-02-17 | 1997-02-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03248797A JP3713869B2 (ja) | 1997-02-17 | 1997-02-17 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10229122A JPH10229122A (ja) | 1998-08-25 |
| JP3713869B2 true JP3713869B2 (ja) | 2005-11-09 |
Family
ID=12360357
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03248797A Expired - Fee Related JP3713869B2 (ja) | 1997-02-17 | 1997-02-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3713869B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6297163B1 (en) * | 1998-09-30 | 2001-10-02 | Lam Research Corporation | Method of plasma etching dielectric materials |
| JP4260764B2 (ja) * | 1999-03-09 | 2009-04-30 | 東京エレクトロン株式会社 | 半導体装置の製造方法 |
| JP4094174B2 (ja) | 1999-06-04 | 2008-06-04 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| KR100363696B1 (ko) * | 1999-12-29 | 2002-12-05 | 주식회사 하이닉스반도체 | 반도체장치의 다층 금속배선 형성방법 |
| TW584917B (en) | 2000-01-06 | 2004-04-21 | Matsushita Electric Ind Co Ltd | Method of forming interconnect |
| JP2001223269A (ja) | 2000-02-10 | 2001-08-17 | Nec Corp | 半導体装置およびその製造方法 |
| JP4858895B2 (ja) * | 2000-07-21 | 2012-01-18 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| JP2002083870A (ja) * | 2000-09-11 | 2002-03-22 | Tokyo Electron Ltd | 半導体装置及びその製造方法 |
| JP2006135362A (ja) * | 2006-02-14 | 2006-05-25 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP5103006B2 (ja) | 2006-11-16 | 2012-12-19 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP4566283B2 (ja) * | 2010-03-18 | 2010-10-20 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP5104924B2 (ja) * | 2010-08-23 | 2012-12-19 | 富士通セミコンダクター株式会社 | 半導体装置 |
-
1997
- 1997-02-17 JP JP03248797A patent/JP3713869B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10229122A (ja) | 1998-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2910713B2 (ja) | 半導体装置の製造方法 | |
| US4894351A (en) | Method for making a silicon IC with planar double layer metal conductors system | |
| KR950002948B1 (ko) | 반도체 장치의 금속층간 절연막 형성방법 | |
| KR100413828B1 (ko) | 반도체 장치 및 그 형성방법 | |
| US6063711A (en) | High selectivity etching stop layer for damascene process | |
| US6498092B2 (en) | Method of making a semiconductor device having dual damascene line structure using a patterned etching stopper | |
| US6274483B1 (en) | Method to improve metal line adhesion by trench corner shape modification | |
| KR20020014895A (ko) | 반도체 장치의 금속 비아 콘택 및 그 형성방법 | |
| JPH1074755A (ja) | マイクロエレクトロニク構造および形成方法 | |
| JP3713869B2 (ja) | 半導体装置の製造方法 | |
| US6593223B1 (en) | Method of forming dual damascene structure | |
| KR20030024551A (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH0697302A (ja) | 集積回路の金属相互接続層におけるボイドのない酸化物金属スペース充填のための方法 | |
| US6284642B1 (en) | Integrated method of damascene and borderless via process | |
| JP2000188330A (ja) | デュアルダマシン配線の形成方法 | |
| KR20010019643A (ko) | 저유전율 절연막을 갖는 다층 금속배선의 형성방법 | |
| US6821896B1 (en) | Method to eliminate via poison effect | |
| US6680248B2 (en) | Method of forming dual damascene structure | |
| US6376367B1 (en) | Method for manufacturing multilayer interconnects by forming a trench with an underlying through-hole in a low dielectric constant insulator layer | |
| US6204096B1 (en) | Method for reducing critical dimension of dual damascene process using spin-on-glass process | |
| JP2004079924A (ja) | 半導体装置 | |
| JP2948588B1 (ja) | 多層配線を有する半導体装置の製造方法 | |
| JP4492982B2 (ja) | 多層配線を有する半導体装置の製造方法 | |
| JP2004335721A (ja) | 半導体装置の製造方法及び半導体装置 | |
| US7132362B2 (en) | Semiconductor device with contacts having uniform contact resistance and method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20031212 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20031212 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040824 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040907 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041018 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050802 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050815 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080902 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090902 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100902 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110902 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120902 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |