KR100219562B1 - 반도체장치의 다층 배선 형성방법 - Google Patents

반도체장치의 다층 배선 형성방법 Download PDF

Info

Publication number
KR100219562B1
KR100219562B1 KR1019960049351A KR19960049351A KR100219562B1 KR 100219562 B1 KR100219562 B1 KR 100219562B1 KR 1019960049351 A KR1019960049351 A KR 1019960049351A KR 19960049351 A KR19960049351 A KR 19960049351A KR 100219562 B1 KR100219562 B1 KR 100219562B1
Authority
KR
South Korea
Prior art keywords
organic sog
forming
film
substrate
conductive layer
Prior art date
Application number
KR1019960049351A
Other languages
English (en)
Other versions
KR19980030015A (ko
Inventor
박영훈
고성훈
이종섭
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960049351A priority Critical patent/KR100219562B1/ko
Priority to TW086106680A priority patent/TW373314B/zh
Priority to GB9711078A priority patent/GB2318908B/en
Priority to FR9706985A priority patent/FR2755297B1/fr
Priority to DE19723708A priority patent/DE19723708A1/de
Priority to US08/890,578 priority patent/US6043165A/en
Priority to JP9212208A priority patent/JPH10135210A/ja
Publication of KR19980030015A publication Critical patent/KR19980030015A/ko
Application granted granted Critical
Publication of KR100219562B1 publication Critical patent/KR100219562B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/94—Laser ablative material removal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/963—Removing process residues from vertical substrate surfaces

Abstract

반도체 장치의 다층 배선 형성 방법에 관하여 개시한다. 본 발명은 유기 SOG막을 에치 백하는 단계 또는 비아 홀을 형성하는 단계 이후에 기판 표면에 자외선을 조사하거나 기판 표면을 O2또는 O3플라즈마 분위기에 노출시킴으로써, 유기 SOG막을 에치 백하는 단계 또는 비아 홀을 형성하는 단계에서 발생하는 물질층을 제거할 수 있는 반도체 장치의 다층 배선 형성 방법을 제공한다. 본 발명에 의하면, 유기 SOG막을 에치 백할 때 또는 비아 홀을 형성할 때에 각각 발생하는 물질층을 제거함으로써 상부 및 하부 도전층 패턴의 전기적 접속 불량 또는 층간 절연막 패턴의 박리 현상에 따른 반도체 장치의 전기적 특성의 악화를 방지할 수 있다.

Description

반도체 장치의 다층 배선 형성 방법{Method for forming of multi-level interconnections in semiconductor device}
본 발명은 반도체 장치의 다층 배선 형성 방법에 관한 것으로, 특히 유기기(有機基, organic group)를 함유하는 SOG(spin on glass)막을 평탄화층으로 사용한 경우의 반도체 장치의 다층 배선 형성 방법에 관한 것이다.
반도체 장치의 배선은 반도체 장치의 속도, 수율, 및 신뢰성에 큰 영향을 주기 때문에, 반도체 장치의 배선 형성 공정은 반도체 장치 제조 공정 중에 매우 중요한 위치를 차지하고 있다. 일반적으로, 반도체 장치는 그 집적도가 증가하고 내부 회로가 복잡해지는 추세에 부응하여 다층의 배선 구조를 가진다.
이러한 다층 배선의 형성 방법은 포토리소그래피(photolithography) 공정에서의 해상도(resolution)와 초점 심도(depth of focus)를 향상시키기 위하여 평탄화 공정을 수반한다. 특히, SOG막을 사용하는 평탄화 공정은 비용이 작게 들고 공정이 간단하다는 등의 장점을 가지고 있어 평탄화 공정에 널리 사용되고 있다.
통상, SOG막을 사용하는 평탄화 공정은 액체 상태의 SOG막을 도포한 후 용매 및 수분을 제거하기 위하여 약 150 - 400℃ 에서 베이크(bake)하는 공정을 포함한다. 이 과정에서 SOG막의 응축 현상이 발생하게 되어 SOG막에 인장 응력이 발생하게 된다. 특히, SOG막의 두께가 약 3000Å 이상일 경우에는 이러한 인장 응력에 의해서 SOG막에 미세 균열이 발생하기 쉽다.
이렇게 미세 균열 발생하는 것을 방지하기 위하여 SOG에 메틸기(methyl group, CH3 -) 또는 페닐기(phenyl group, C6H5 -) 등과 같은 유기기(有機基, organic group)를 함유한 화합물을 첨가한다. 상기와 같이 유기기를 함유한 화합물이 첨가된 SOG를 유기 SOG라 한다.
VLSI(very large scale integrated) 시대의 초기에는 유기 SOG 물질의 휘발성과 보관의 어려움으로 주로 유기기를 함유하지 않은 SOG막(이하 '무기 SOG막'이라 칭함)를 사용하였으나, 최근에는 이러한 문제점들이 극복됨으로써 무기 SOG막을 사용하는 평탄화 기술에 비해 단순한 공정으로 더 넓은 범위에 걸쳐 평탄화가 가능한 유기 SOG막을 사용하는 평탄화 기술이 반도체 장치 제조 공정에 많이 사용되고 있다.
도 1 내지 도 4는 종래 기술에 의한 반도체 장치의 다층 배선 형성 방법을 설명하기 위한 단면도들이다.
도 1은 하지막(20), 제1 하부 도전층 패턴(30a), 제2 하부 도전층 패턴(30b), 제1 층간 절연막(40), 및 유기 SOG막(50)을 형성하는 단계를 설명하기 위한 단면도이다. 먼저 반도체 기판(도시되지 않음) 상부에 형성되고 그 표면에 단차가 형성된 하지막(20) 상에 하부 도전층을 형성한다. 이 때 상기 반도체 기판의 표면으로부터 상기 하지막(20) 표면까지의 높이는 상기 단차에 의해서 높은 부분과 낮은 부분으로 구분된다. 이하에서, 그 높이가 높은 부분을 제1 영역(H), 그 높이가 낮은 영역을 제2 영역(L)이라 칭한다.
다음에, 상기 하지막(20)이 노출되도록 상기 하부 도전층을 패터닝함으로써 상기 하지막(20)의 소정 영역 상에 하부 도전층 패턴(30)을 형성한다. 이하에서, 상기 제1 영역(H)상에 형성된 하부 도전층 패턴을 제1 하부 도전층 패턴(30a), 상기 제2 영역(L) 상에 형성된 하부 도전층 패턴을 제2 하부 도전층 패턴(30b)이라 각각 칭한다.
이어서, 상기 하부 도전층 패턴(30)이 형성된 기판 전면에 제1 층간 절연막(40)을 형성한다. 이 때 상기 제1 층간 절연막(40)은 상기 하부 도전층 패턴(30) 및 상기 하지막(20)의 단차에 의해서 표면에 굴곡을 갖는다.
계속해서, 상기 제1 층간 절연막(40)에 의한 표면 굴곡을 없애기 위한 평탄화층으로서 상기 제1 층간 절연막(40)이 형성된 기판 전면에 유기 SOG막(50)을 형성한다. 이 때 상기 유기 SOG막(50)은 그 유동성이 매우 좋기 때문에 상기 제2 영역(L)으로 흘러 들어가게 된다. 따라서, 상기 제1 영역(H)보다 상기 제2 영역(L)에 상대적으로 더 두꺼운 유기 SOG막이 형성되어 상기 유기 SOG막(50)의 표면은 비교적 평탄하게 된다.
도 2는 변형된 유기 SOG막(50a)을 형성하는 단계를 설명하기 위한 단면도로서, 먼저 상기 제1 하부 도전층 패턴(30a) 상의 제1 층간 절연막(40)이 노출되기 시작할 때까지 상기 유기 SOG막(50)의 전 표면을 소정 두께 만큼 균일하게 에치 백(etch back)하여 변형된 유기 SOG막(50a)을 형성한다. 이렇게 에치 백 공정을 행하는 이유는 상기 유기 SOG막(50)의 표면을 더욱 평탄하게 하고, 후속 공정에서 형성되는 비아 홀의 에스펙트 비(aspect ratio)를 감소시키기 위해서이다.
상기 에치 백 공정은 상기 유기 SOG막(50)의 전 표면에 대해 균일하게 행해지므로 상기 변형된 유기 SOG막(50a)도 상기 유기 SOG막(50)과 마찬가지로 상기 제1 영역(H) 보다 상기 제2 영역(B)에 상대적으로 더 두껍게 형성된다.
그리고, 상기 에치 백 공정은 CF4기체 또는 C2F6기체 등의 불화 탄소 기체를 사용하여 행한다. 이 때 순수한 화학 반응만으로는 에치 백 공정이 잘 진행되지 않으므로 스퍼터링(sputtering) 효과를 가져올 수 있는 아르곤(Ar) 등과 같은 불활성 기체를 더 첨가하여 상기 에치 백 공정을 행한다.
상기 에치 백 공정이 진행된 후에 상기 변형된 유기 SOG막(50a) 상에 제1 물질층(55)이 국부적으로 군데 군데 형성된다. 이는 상기 유기 SOG막(50)의 Si 및 O 성분은 SiF4및 CO2등의 상태로 기화되어 제거되는데 반하여, 상기 유기 SOG막(50)에 함유된 유기 성분은 상기 에치 백 과정에서 제거되지 않고 오히려 화합물을 형성하기 때문이다.
도 3은 제1 절연막 패턴(40a), 유기 SOG막 패턴(50b), 제2 절연막 패턴(60a)을 형성하는 단계를 설명하기 위한 단면도이다. 먼저, 상기 변형된 유기 SOG막(50a)이 형성된 기판 전면에 제2 층간 절연막을 형성한다. 이 때 상기 제1 물질층(55)이 상기 변형된 유기 SOG막(50a)과 상기 제2 층간 절연막 사이에 국부적으로 군데 군데 개재되어 있으므로 상기 변형된 유기 SOG막(50a)에 대한 상기 제2 층간 절연막의 접착성은 매우 나빠지게 된다.
다음에, CF4기체 또는 C2F6기체 등의 불화 탄소 기체와 스퍼터링 효과를 가져올 수 있는 불활성 기체를 포함하는 혼합기체를 사용하여 상기 제2 층간 절연막, 변형된 유기 SOG막(50a), 및 제1 층간 절연막(40)을 순차적으로 이방성 식각함으로써 상기 제1 하부 도전층 패턴(30a) 및 제2 하부 도전층 패턴(30b)을 각각 노출시키는 제1 비아 홀(V1) 및 제2 비아 홀(V2)이 형성된 제2 절연막 패턴(60a), 유기 SOG막 패턴(50b), 및 제1 절연막 패턴(40a)을 형성한다.
이 때, 상기 제2 영역(L)에는 상기 변형된 유기 SOG막(50a)이 두껍게 형성되어 있으므로 상기 제2 비아 홀(V2)을 형성할 때에 많은 양의 유기 SOG를 식각해야 한다. 그러므로 도 2의 변형된 유기 SOG막(50a)을 형성할 때와 마찬가지 이유로 상기 제2 비아 홀(V2)의 저면에 제2 물질층(65)이 침적하게 된다. 물론, 상기 하지막(20)의 표면에 단차가 형성되어있지 않으면, 상기 제2 하부 도전층 패턴(30b) 상에 변형된 유기 SOG막(50a)이 존재하지 않으므로 상기 제2 콘택홀(65)의 저면에 제2 물질층(65)이 형성되는 문제는 발생되지 않는다.
도 4는 상부 도전층(70)을 형성하는 단계를 설명하는 단계를 설명하기 위한 단면도로서, 제2 절연막 패턴(60a), 유기 SOG막 패턴(50b), 및 제1 절연막 패턴(40a)이 형성된 기판 전면에 상기 제1 및 제2 비아 홀(V1, V2)을 채우도록 상부 도전층(70)을 형성한다.
그러나 상기 제2 비아 홀(V2)의 저면에 상기 제2 물질층(65)이 형성되어 있으므로 상기 상부 도전층(70)과 상기 제2 하부 도전층 패턴(30b)의 전기적 접속이 제대로 이루어지지 않는다. 또한 상기 제1 물질층(55)에 의하여 상기 제2 층간 절연막 패턴(60a)과 상기 유기 SOG막 패턴(50b)의 접착력이 약해져서 상기 제2 층간 절연막 패턴(60a)이 박리되기 쉽다.
상술한 바와 같이 종래 기술에 의한 반도체 장치의 다층 배선 형성 방법에 의하면, 상기 유기 SOG막(50)을 에치 백하는 단계에서 제1 물질층(55)이 형성되고 이로 인해 상기 제2 층간 절연막 패턴(60a)이 쉽게 박리됨으로써 궁극적으로 반도체 장치의 전기적 특성이 나빠지게 된다. 뿐만 아니라 상기 하지막(20)의 표면에 단차가 형성되어 있는 경우에는 상기 비아 홀(V1, V2) 형성 시에 상기 제2 비아 홀(V2)의 저면에 제2 물질층(165)이 형성되어 상기 상부 도전층(70)과 상기 제2 하부 도전층 패턴(30b)의 전기적 접속 불량이 발생하게 된다.
따라서, 본 발명이 이루고자 하는 기술적 과제는, 유기 SOG막을 에치 백할 때 또는 비아 홀을 형성할 때에 발생하는 물질층을 제거함으로써 상부 및 하부 도전층 패턴의 전기적 접속 불량 또는 제2 층간 절연막의 박리 현상에 따른 반도체 장치의 전기적 특성의 악화를 방지할 수 있는 반도체 장치의 다층 배선 형성 방법을 제공하는 데 있다.
도 1 내지 도 4는 종래 기술에 의한 반도체 장치의 다층 배선 형성 방법을 설명하기 위한 단면도들이다.
도 5 내지 도 7은 본 발명의 제1 실시예에 따른 반도체 장치의 다층 배선 형성 방법을 설명하기 위한 단면도들이다.
도 8은 본 발명의 제2 실시예에 따른 반도체 장치의 다층 배선 형성 방법을 설명하기 위한 단면도이다.
도 9 내지 도 12는 본 발명의 제3 실시예에 따른 반도체 장치의 다층 배선 형성 방법을 설명하기 위한 단면도들이다.
도 13은 본 발명의 제4 실시예에 따른 반도체 장치의 다층 배선 형성 방법을 설명하기 위한 단면도이다.
도 14 및 도 15는 종래 기술 및 본 발명에 의해 각각 형성된 비아 홀을 비교 설명하기 위한 SEM(scanning electron microscope) 사진들이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일예에 의하면, 본 발명은 반도체 기판 상부의 하지막 상에 하부 도전층 패턴을 형성하는 단계; 상기 하부 도전층 패턴이 형성된 기판 전면에 제1 층간 절연막 및 유기 SOG(spin on glass)막을 순차적으로 형성하는 단계; 상기 하부 도전층 패턴 상의 제1 층간 절연막이 노출되도록 상기 유기 SOG막을 에치 백하여 변형된 유기 SOG막을 형성하는 단계; 상기 변형된 유기 SOG막이 형성된 기판 전면에 자외선을 조사하여 상기 에치 백후 발생하는 잔존 물질층을 제거하는 단계; 상기 자외선이 조사된 기판 전면에 제2 층간 절연막을 형성하는 단계; 상기 제2 층간 절연막 및 제1 층간 절연막을 순차적으로 식각하여 상기 하부 도전층 패턴을 노출시키는 비아 홀을 형성하는 단계; 및 상기 비아 홀을 채우도록 상기 비아 홀이 형성된 기판 전면에 상부 도전층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 다층 배선 형성 방법을 제공한다.
상기 에치 백하는 단계는 불화 탄소 기체를 함유하는 혼합 기체를 사용하여 행하는 것을 특징으로 하고, 이 때 상기 불화 탄소 기체는 C2F6기체 또는 CF4기체인 것을 특징으로 한다. 상기 자외선을 조사하는 단계는 상기 변형된 유기 SOG막이 형성된 기판의 온도가 100℃ ∼ 250℃ 인 상태에서 10초 내지 300초 동안 행하는 것을 특징으로 한다.
또한, 본 발명의 다른 예에 의하면, 본 발명은 반도체 기판 상부의 하지막 상에 하부 도전층을 패터닝하여 하부 도전층 패턴을 형성하는 단계; 상기 하부 도전층 패턴이 형성된 기판 전면에 제1 층간 절연막 및 유기 SOG(spin on glass)막을 순차적으로 형성하는 단계; 상기 제1 층간 절연막을 노출시키지 않도록 상기 유기 SOG막을 소정 두께 만큼 에치 백하여 변형된 유기 SOG막을 형성하는 단계; 상기 변형된 유기 SOG막 상에 제2 층간 절연막을 형성하는 단계; 상기 제2 층간 절연막, 변형된 유기 SOG막, 및 제1 층간 절연막을 순차적으로 식각함으로써 상기 하부 도전층 패턴을 노출시키는 비아 홀을 형성하는 단계; 상기 비아 홀이 형성된 기판 전면에 자외선을 조사하여 상기 비아홀 형성시 상기 하부 도전층 패턴 상에 발생하는 물질층을 제거하는 단계; 및 상기 비아 홀을 채우도록 상기 자외선이 조사된 기판 전면에 제2 도전층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 다층 배선 형성 방법을 제공한다.
상기 비아 홀을 형성하는 단계는 불화 탄소 기체를 함유하는 혼합 기체를 사용하여 행하는 것을 특징으로 하고, 상기 불화 탄소 기체는 C2F6기체 또는 CF4기체인 것을 특징으로 한다. 상기 자외선을 조사하는 단계는 상기 비아 홀이 형성된 기판의 온도가 100℃ ∼ 250℃ 인 상태에서 10초 내지 300초 동안 행하는 것을 특징으로 한다. 상기 에치 백하는 단계는 불화 탄소 기체를 함유하는 혼합 기체를 사용하여 행하는 것을 특징으로 한다.
상기 변형된 유기 SOG막을 형성하는 단계 이후에 상기 변형된 유기 SOG막이 형성된 기판 전면에 자외선을 조사하는 단계를 포함하는 것을 특징으로 한다. 이때 상기 변형된 유기 SOG막이 형성된 기판 전면에 자외선을 조사하는 단계는 상기 변형된 유기 SOG막이 형성된 기판의 온도가 100℃ ∼ 250℃ 인 상태에서 행하는 것을 특징으로 한다.
상기 변형된 유기 SOG막을 형성하는 단계 이후에 상기 변형된 유기 SOG막이 형성된 기판 전면을 플라즈마 분위기에 노출시키는 단계를 포함하는 것을 특징으로 한다. 이때 상기 변형된 유기 SOG막이 형성된 기판 전면을 플라즈마 분위기에 노출시키는 단계는 상기 변형된 유기 SOG막이 형성된 기판의 온도가 100 ∼ 250℃인 상태에서 행하는 것을 특징으로 한다.
본 발명에 따른 반도체 장치의 다층 배선 형성 방법에 의하면, 상기 변형된 유기 SOG막 또는 유기 SOG막 패턴 내에 미세한 균열이 발생됨이 없이 상기 유기 SOG막을 에치 백할 때 또는 비아 홀을 형성할 때에 각각 발생하는 물질층을 제거함으로써, 상부 및 하부 도전층 패턴의 전기적 접속 불량 또는 상기 제2 층간 절연막 패턴의 박리 현상에 따른 반도체 장치의 전기적 특성의 악화를 방지할 수 있다.
이하, 본 발명의 바람직한 실시예들을 첨부한 도면들을 참조하여 상세히 설명한다.
실시예 1
도 5 내지 도 7은 본 발명의 제1 실시예에 따른 반도체 장치의 다층 배선 형성 방법을 설명하기 위한 단면도들이다.
도 5는 하지막(120), 하부 도전층 패턴(130), 제1 층간 절연막(140), 및 유기 SOG막(150)을 형성하는 단계를 설명하기 위한 단면도이다. 먼저 반도체 기판(도시되지 않음) 상부에 형성된 하지막(120) 상에 하부 도전층을 형성한다. 이어서, 상기 하지막(120)이 노출되도록 상기 하부 도전층을 패터닝함으로써 하부 도전층 패턴(130)을 형성한다.
다음에, 상기 하부 도전층 패턴(130)이 형성된 기판 전면에 약 1000Å의 두께를 갖는 플라즈마 산화막(plasma enhanced oxide, PEOX)과 약 5000Å의 두께를 갖는 O3-TEOS(tetra ethyl ortho silicate)막을 순차적으로 형성함으로써 플라즈마 산화막과 O3-TEOS(tetra ethyl ortho silicate)막으로 이루어진 제1 층간 절연막(140)을 형성한다. 여기서 상기 제1 층간 절연막(140)은 상기 하부 도전층 패턴(130)에 의해서 표면에 굴곡을 갖는다. 다음에, 평탄화 공정을 행하기 위하여 상기 제1 층간 절연막(140)이 형성된 기판 전면에 유기 SOG막(150)을 형성한다.
도 6은 변형된 유기 SOG막(150a)을 형성하는 단계 및 자외선을 조사하는 단계를 설명하기 위한 단면도이다. 먼저 상기 하부 도전층 패턴(130) 상에 형성된 제1 층간 절연막(140)이 노출되도록 상기 유기 SOG막(150)을 소정 두께 만큼 에치 백하여 3000 ∼ 6000Å의 두께를 갖는 변형된 유기 SOG막(150a)을 형성한다.
상기 에치 백 공정은 CF4기체 또는 C2F6기체 등의 불화 탄소 기체를 사용하여 행한다. 이때 순수한 화학 반응만으로는 에치 백이 잘 진행되지 않으므로 스퍼터링 효과를 가져올 수 있는 아르곤(Ar) 등과 같은 불활성 기체를 더 첨가하여 상기 에치 백 공정을 행한다.
도 2에서 설명한 바와 같은 이유로 상기 에치 백 공정이 진행된 후에 상기 변형된 유기 SOG막(50a) 상에 물질층(155)이 국부적으로 군데 군데 형성된다. 따라서 상기 물질층(155)을 제거하기 위하여 상기 변형된 유기 SOG막(150a)이 형성된 기판 전면에 자외선을 조사한다. 이 때 상기 자외선을 조사하는 단계는 기판의 온도가 100∼250 ℃ 인 상태에서 10초 내지 300초 동안 행하는 것이 바람직하다.
왜냐하면 기판의 온도가 높을수록 상기 변형된 유기 SOG막(150a) 내에 함유되어 있는 C 또는 H 성분들이 기화되어 상기 변형된 유기 SOG막(150a)의 부피 감소 현상이 발생함으로써 상기 변형된 유기 SOG막(150a)에 미세 균열이 발생하기 쉽기 때문이다. 이러한 현상은 상기 변형된 유기 SOG막(150a)의 두께가 두꺼울수록 더욱 현저하게 나타난다. 통상 상기 변형된 유기 SOG막(150a)의 두께가 약 3000Å 이상인 경우에 상기의 미세 균열이 발생하기 시작한다.
도 7은 제1 절연막 패턴(140a), 제2 절연막 패턴(160a), 및 상부 도전층(170)을 형성하는 방법을 설명하기 위한 단면도이다. 먼저, 상기 변형된 유기 SOG막(150a)이 형성된 기판 전면에 제2 층간 절연막, 예컨데 플라즈마 산화막을 1000 ∼ 8000Å의 두께로 형성한다.
다음에, CF4기체 또는 C2F6기체 등의 불화 탄소 기체와 스퍼터링 효과를 가져올 수 있는 불활성 기체를 포함하는 혼합기체를 사용하여 상기 제2 층간 절연막 및 제1 층간 절연막(140)을 순차적으로 이방성 식각함으로써 상기 하부 도전층 패턴(130)을 노출시키는 비아 홀(via hole)이 형성된 제2 절연막 패턴(160a) 및 제1 절연막 패턴(140a)을 형성한다. 상기 비아 홀의 형성 시에는 상기 변형된 유기 SOG막(150a)이 식각되지 않으므로 도 6에서 설명한 바와 같은 유기 성분에 의한 물질층은 형성되지 않는다.
이어서, 상기 비아 홀을 채우도록 상기 제2 절연막 패턴(160a) 및 제1 절연막 패턴(140a)이 형성된 기판 전면에 상부 도전층(170)을 형성한다.
실시예 2
도 8은 본 발명의 제2 실시예에 따른 반도체 장치의 다층 배선 형성 방법을 설명하기 위한 단면도로서, 도 5 내지 도 7의 참조 번호와 동일한 참조 번호로 나타낸 부분은 동일 부분을 나타낸다.
제1 실시예와 동일한 방법으로 다층 배선 구조를 형성하되, 도 6의 자외선을 조사하는 단계 대신에 상기 변형된 유기 SOG막(150a)이 형성된 기판 전면을 플라즈마 분위기, 예컨데 O2또는 O3플라즈마 분위기에 노출시키는 단계를 행함으로써 상기 물질층(155)을 제거하는 점이 다르다.
실시예 3
도 9 내지 도 12는 본 발명의 제3 실시예에 따른 반도체 장치의 다층 배선 형성 방법을 설명하기 위한 단면도들이다. 여기서, 도 5 내지 도 7의 참조 번호와 동일한 참조 번호로 나타낸 부분은 동일 부분을 나타낸다.
도 9는 하지막(120), 하부 도전층 패턴(130), 제1 층간 절연막(140), 및 유기 SOG막(150)을 형성하는 단계를 설명하기 위한 단면도로서, 도 5와 동일한 방법으로 형성한다.
도 10은 변형된 유기 SOG막(150b)을 형성하는 단계를 설명하기 위한 단면도이다. 먼저 상기 제1 층간 절연막(140)을 노출시키지 않도록 도 6에서와 동일한 방법으로 상기 유기 SOG막(150)을 소정 두께 만큼 에치 백하여 변형된 유기 SOG막(150b)을 형성한다. 이와 같이 상기 제1 층간 절연막(140)을 노출시키지 않도록 에치 백하는 이유는 도 2의 제2 영역(L)이 존재하기 때문이다.
상기 에치 백 공정이 진행된 후에 상기 변형된 유기 SOG막(150b) 상에 제1 물질층(155)이 국부적으로 군데 군데 형성된다. 따라서 도 6 또는 도 10에서 설명한 바와 같이 상기 제1 물질층(155)을 제거하기 위하여 상기 변형된 유기 SOG막(150a)이 형성된 기판 전면에 자외선을 조사하거나 상기 변형된 유기 SOG막(150a)이 형성된 기판 전면을 플라즈마, 예컨데 O2또는 O3플라즈마 분위기에 노출시키는 것이 바람직하다.
도 11은 제1 절연막 패턴(140a), 유기 SOG막 패턴(150c), 및 제2 절연막 패턴(160a)을 형성하는 단계와 자외선을 조사하는 단계를 설명하기 위한 단면도이다. 먼저, 상기 변형된 유기 SOG막(150a)이 형성된 기판 전면에 제2 층간 절연막, 예컨데 플라즈마 산화막을 1000 ∼ 8000Å의 두께로 형성한다.
다음에, CF4기체 또는 C2F6기체 등의 불화 탄소 기체와 스퍼터링 효과를 가져올 수 있는 불활성 기체를 포함하는 혼합기체를 사용하여 상기 제2 층간 절연막, 변형된 유기 SOG막(150b), 및 제1 층간 절연막(140)을 순차적으로 이방성 식각함으로써 상기 하부 도전층 패턴(130)을 노출시키는 비아 홀(C)이 형성된 제2 절연막 패턴(160a), 유기 SOG막 패턴(150c), 및 제1 절연막 패턴(140a)을 형성한다.
상기 하부 도전층 패턴(130) 상부에는 변형된 유기 SOG막(150b)이 존재하므로 상기 비아 홀(C)의 형성 시에 상기 변형된 유기 SOG막(150b)이 식각되게 된다. 따라서 도 2에서 설명한 바와 같은 이유로 상기 비아 홀에 의해 노출되는 하부 도전층 패턴의 소정 영역 상에 제2 물질층(165)이 형성된다.
따라서 상기 제2 물질층(165)을 제거하기 위하여 상기 비아 홀(C)이 형성된 형성된 기판 전면에 자외선을 조사한다. 이 때 상기 자외선을 조사하는 단계는 기판의 온도가 100 ∼ 250 ℃ 인 상태에서 10초 내지 300초 동안 행하는 것이 바람직하다.
왜냐하면, 기판의 온도가 높을수록 상기 변형된 유기 SOG막(150b) 내에 함유된 C 또는 H 성분들이 기화되어 상기 변형된 유기 SOG막(150b)의 부피 감소 현상이 발생하게 되어 상기 변형된 유기 SOG막(150b)에 미세 균열이 발생하기 쉽기 때문이다. 이러한 현상은 상기 변형된 유기 SOG막(150a)의 두께가 두꺼울수록 더욱 현저하게 나타난다.
도 12는 상부 도전층(170)을 형성하는 단계를 설명하기 위한 단면도로서, 상기 비아 홀(C)을 채우도록 상기 제2 절연막 패턴(160a), 유기 SOG막 패턴(150c), 및 제1 절연막 패턴(140a)이 형성된 기판 전면에 상부 도전층(170)을 형성한다.
실시예 4
도 13은 본 발명의 제4 실시예에 따른 반도체 장치의 다층 배선 형성 방법을 설명하기 위한 단면도로서, 도 9 내지 도 12의 참조 번호와 동일한 참조 번호로 나타낸 부분은 동일 부분을 나타낸다.
제3 실시예와 동일한 방법으로 다층 배선 구조를 형성하되, 도 9에서와 같이 상기 비아 홀(C)이 형성된 기판 전면에 자외선을 조사하는 단계 대신에 상기 비아 홀(C)이 형성된 형성된 기판 전면을 플라즈마, 예컨데 O2또는 O3플라즈마 분위기에 노출시키는 단계를 행함으로써 상기 제2 물질층(165)을 제거하는 점이 다르다.
비교예
도 14 및 도 15는 종래 기술 및 본 발명에 의해 각각 형성된 비아 홀을 비교 설명하기 위한 SEM(scanning electron microscope) 사진들이다.
도 14는 도 3의 제2 비아 홀(V2)을 설명하기 위한 SEM 사진으로서, 도 14(a)는 평면도, 도 14의 (b)는 단면도를 각각 나타낸다. 도 3에서 설명한 바와 같이 상기 제2 비아 홀(V2)의 저면에 제2 물질층(65)을 형성되어 있는 것을 관찰할 수 있다.
도 15는 도 11에서 자외선을 조사하는 단계 이후의 비아 홀(C)을 설명하기 위한 SEM 사진으로서, 도 15의 (a)는 평면도, 도 15의 (b)는 단면도를 각각 나타낸다. 도 11에서 설명한 바와 같이 자외선을 조사함으로써 상기 비아 홀(C) 저면에 형성되어 있던 제2 물질층(165)이 제거되어 상기 비아 홀(C)의 저면에 상기 하부 도전층 패턴(130)이 드러나 있음을 관찰할 수 있다.
상술한 바와 같이 본 발명의 실시예들에 의하면, 상기 변형된 유기 SOG막(150a, 150b) 또는 유기 SOG막 패턴(150c) 내에 미세한 균열이 발생됨이 없이 상기 유기 SOG막(150)을 에치 백할 때 또는 상기 비아 홀(C)을 형성할 때에 각각 발생하는 물질층(155, 165)을 제거함으로써, 상부 및 하부 도전층 패턴의 전기적 접속 불량 또는 상기 제2 층간 절연막 패턴(160a)의 박리 현상에 따른 반도체 장치의 전기적 특성의 악화를 방지할 수 있다.
본 발명은 상기 실시예들에만 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의해 많은 변형이 가능함은 명백하다.

Claims (15)

  1. 반도체 기판 상부의 하지막 상에 하부 도전층 패턴을 형성하는 단계;
    상기 하부 도전층 패턴이 형성된 기판 전면에 제1 층간 절연막 및 유기 SOG(spin on glass)막을 순차적으로 형성하는 단계;
    상기 하부 도전층 패턴 상의 제1 층간 절연막이 노출되도록 상기 유기 SOG막을 에치 백하여 변형된 유기 SOG막을 형성하는 단계;
    상기 변형된 유기 SOG막이 형성된 기판 전면에 자외선을 조사하여 상기 에치 백후 발생하는 잔존 물질층을 제거하는 단계;
    상기 자외선이 조사된 기판 전면에 제2 층간 절연막을 형성하는 단계;
    상기 제2 층간 절연막 및 제1 층간 절연막을 순차적으로 식각하여 상기 하부 도전층 패턴을 노출시키는 비아 홀을 형성하는 단계; 및
    상기 비아 홀을 채우도록 상기 비아 홀이 형성된 기판 전면에 상부 도전층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 다층 배선 형성 방법.
  2. 제1 항에 있어서, 상기 에치 백하는 단계는,
    불화 탄소 기체를 함유하는 혼합 기체를 사용하여 행하는 것을 특징으로 하는 반도체 장치의 다층 배선 형성 방법.
  3. 제2 항에 있어서, 상기 불화 탄소 기체는,
    C2F6기체 또는 CF4기체인 것을 특징으로 하는 반도체 장치의 다층 배선 형성 방법.
  4. 제1 항에 있어서, 상기 자외선을 조사하는 단계는,
    상기 변형된 유기 SOG막이 형성된 기판의 온도가 100℃ ∼ 250℃ 인 상태에서 행하는 것을 특징으로 하는 반도체 장치의 다층 배선 형성 방법.
  5. 제4 항에 있어서, 상기 자외선을 조사하는 단계는,
    10초 내지 300초 동안 행하는 것을 특징으로 하는 반도체 장치의 다층 배선 형성 방법.
  6. 반도체 기판 상부의 하지막 상에 하부 도전층을 패터닝하여 하부 도전층 패턴을 형성하는 단계;
    상기 하부 도전층 패턴이 형성된 기판 전면에 제1 층간 절연막 및 유기 SOG(spin on glass)막을 순차적으로 형성하는 단계;
    상기 제1 층간 절연막을 노출시키지 않도록 상기 유기 SOG막을 소정 두께 만큼 에치 백하여 변형된 유기 SOG막을 형성하는 단계;
    상기 변형된 유기 SOG막 상에 제2 층간 절연막을 형성하는 단계;
    상기 제2 층간 절연막, 변형된 유기 SOG막, 및 제1 층간 절연막을 순차적으로 식각함으로써 상기 하부 도전층 패턴을 노출시키는 비아 홀을 형성하는 단계;
    상기 비아 홀이 형성된 기판 전면에 자외선을 조사하여 상기 비아홀 형성시 상기 하부 도전층 패턴 상에 발생하는 물질층을 제거하는 단계; 및
    상기 비아 홀을 채우도록 상기 자외선이 조사된 기판 전면에 제2 도전층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 다층 배선 형성 방법.
  7. 제11 항에 있어서, 상기 비아 홀을 형성하는 단계는,
    불화 탄소 기체를 함유하는 혼합 기체를 사용하여 행하는 것을 특징으로 하는 반도체 장치의 다층 배선 형성 방법.
  8. 제7항에 있어서, 상기 불화 탄소 기체는,
    C2F6기체 또는 CF4기체인 것을 특징으로 하는 반도체 장치의 다층 배선 형성 방법.
  9. 제6항에 있어서, 상기 자외선을 조사하는 단계는,
    상기 비아 홀이 형성된 기판의 온도가 100℃ ∼ 250℃ 인 상태에서 행하는 것을 특징으로 하는 반도체 장치의 다층 배선 형성 방법.
  10. 제9항에 있어서, 상기 자외선을 조사하는 단계는,
    10초 내지 300초 동안 행하는 것을 특징으로 하는 반도체 장치의 다층 배선 형성 방법.
  11. 제6항에 있어서, 상기 에치 백하는 단계는,
    불화 탄소 기체를 함유하는 혼합 기체를 사용하여 행하는 것을 특징으로 하는 반도체 장치의 다층 배선 형성 방법.
  12. 제6항에 있어서, 상기 변형된 유기 SOG막을 형성하는 단계 이후에,
    상기 변형된 유기 SOG막이 형성된 기판 전면에 자외선을 조사하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 다층 배선 형성 방법.
  13. 제12항에 있어서, 상기 변형된 유기 SOG막이 형성된 기판 전면에 자외선을 조사하는 단계는,
    상기 변형된 유기 SOG막이 형성된 기판의 온도가 100℃ ∼ 250℃ 인 상태에서 행하는 것을 특징으로 하는 반도체 장치의 다층 배선 형성 방법.
  14. 제6항에 있어서, 상기 변형된 유기 SOG막을 형성하는 단계 이후에,
    상기 변형된 유기 SOG막이 형성된 기판 전면을 플라즈마 분위기에 노출시키는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 다층 배선 형성 방법.
  15. 제14항에 있어서, 상기 변형된 유기 SOG막이 형성된 기판 전면을 플라즈마 분위기에 노출시키는 단계는,
    상기 변형된 유기 SOG막이 형성된 기판의 온도가 100 ∼ 250℃인 상태에서 행하는 것을 특징으로 하는 반도체 장치의 다층 배선 형성 방법.
KR1019960049351A 1996-10-28 1996-10-28 반도체장치의 다층 배선 형성방법 KR100219562B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1019960049351A KR100219562B1 (ko) 1996-10-28 1996-10-28 반도체장치의 다층 배선 형성방법
TW086106680A TW373314B (en) 1996-10-28 1997-05-19 Method for forming multi-layered wiring in semiconductor device
GB9711078A GB2318908B (en) 1996-10-28 1997-05-28 Method for forming multilayered wiring in a semiconductor device
FR9706985A FR2755297B1 (fr) 1996-10-28 1997-06-05 Procede de formation d'un cablage multicouche dans un composant a semiconducteur
DE19723708A DE19723708A1 (de) 1996-10-28 1997-06-06 Verfahren zur Herstellung einer mehrschichtigen Verdrahtung in einem Halbleiterbauelement
US08/890,578 US6043165A (en) 1996-10-28 1997-07-09 Methods of forming electrically interconnected lines using ultraviolet radiation as an organic compound cleaning agent
JP9212208A JPH10135210A (ja) 1996-10-28 1997-08-06 半導体装置の多層配線形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960049351A KR100219562B1 (ko) 1996-10-28 1996-10-28 반도체장치의 다층 배선 형성방법

Publications (2)

Publication Number Publication Date
KR19980030015A KR19980030015A (ko) 1998-07-25
KR100219562B1 true KR100219562B1 (ko) 1999-09-01

Family

ID=19479387

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960049351A KR100219562B1 (ko) 1996-10-28 1996-10-28 반도체장치의 다층 배선 형성방법

Country Status (7)

Country Link
US (1) US6043165A (ko)
JP (1) JPH10135210A (ko)
KR (1) KR100219562B1 (ko)
DE (1) DE19723708A1 (ko)
FR (1) FR2755297B1 (ko)
GB (1) GB2318908B (ko)
TW (1) TW373314B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6734120B1 (en) * 1999-02-19 2004-05-11 Axcelis Technologies, Inc. Method of photoresist ash residue removal
US6355576B1 (en) * 1999-04-26 2002-03-12 Vlsi Technology Inc. Method for cleaning integrated circuit bonding pads
US6512198B2 (en) 2001-05-15 2003-01-28 Lexmark International, Inc Removal of debris from laser ablated nozzle plates
US20040099283A1 (en) * 2002-11-26 2004-05-27 Axcelis Technologies, Inc. Drying process for low-k dielectric films
DE10310716B4 (de) * 2002-12-23 2005-07-28 Infineon Technologies Ag Verfahren zur Herstellung von Justiermarken auf Halbleiterscheiben
JP2005159294A (ja) * 2003-09-18 2005-06-16 Nec Kagoshima Ltd 基板処理方法及びそれに用いる薬液
US7875602B2 (en) * 2005-10-21 2011-01-25 Sutter West Bay Hospitals Camptothecin derivatives as chemoradiosensitizing agents
CN104078415A (zh) * 2013-03-28 2014-10-01 中芯国际集成电路制造(上海)有限公司 互连结构的制造方法
US10867843B2 (en) * 2016-12-05 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system for fabrication semiconductor device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02100342A (ja) * 1988-10-06 1990-04-12 Fuji Xerox Co Ltd 半導体装置の製造方法
JPH05243402A (ja) * 1992-03-03 1993-09-21 Nec Corp 半導体装置の製造方法
JPH06216264A (ja) * 1993-01-18 1994-08-05 Mitsubishi Electric Corp 半導体装置及びその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6331137A (ja) * 1986-07-25 1988-02-09 Hitachi Ltd 多層配線用層間絶縁膜の形成方法
CA2009518C (en) * 1990-02-07 2000-10-17 Luc Ouellet Spin-on glass processing technique for the fabrication of semiconductor device
JPH0464234A (ja) * 1990-07-04 1992-02-28 Mitsubishi Electric Corp 配線パターンの形成方法
DE69318880T2 (de) * 1992-03-31 1998-10-08 Sgs Thomson Microelectronics Planarisierungsverfahren von einer integrierten Schaltung
EP0608628A3 (en) * 1992-12-25 1995-01-18 Kawasaki Steel Co Method for manufacturing a semiconductor device having a multi-layer interconnection structure.
JPH08153707A (ja) * 1994-11-29 1996-06-11 Nec Corp 半導体装置の製造方法
JP2727984B2 (ja) * 1994-11-29 1998-03-18 日本電気株式会社 半導体装置の製造方法
US5679211A (en) * 1995-09-18 1997-10-21 Taiwan Semiconductor Manufacturing Company, Ltd. Spin-on-glass etchback planarization process using an oxygen plasma to remove an etchback polymer residue

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02100342A (ja) * 1988-10-06 1990-04-12 Fuji Xerox Co Ltd 半導体装置の製造方法
JPH05243402A (ja) * 1992-03-03 1993-09-21 Nec Corp 半導体装置の製造方法
JPH06216264A (ja) * 1993-01-18 1994-08-05 Mitsubishi Electric Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
FR2755297B1 (fr) 1999-09-24
FR2755297A1 (fr) 1998-04-30
DE19723708A1 (de) 1998-04-30
KR19980030015A (ko) 1998-07-25
JPH10135210A (ja) 1998-05-22
GB2318908B (en) 2002-01-02
US6043165A (en) 2000-03-28
GB9711078D0 (en) 1997-07-23
GB2318908A (en) 1998-05-06
TW373314B (en) 1999-11-01

Similar Documents

Publication Publication Date Title
US7256136B2 (en) Self-patterning of photo-active dielectric materials for interconnect isolation
KR100358545B1 (ko) 반도체 장치 및 그 제조 공정
US5700720A (en) Method of manufacturing semiconductor device having multilayer interconnection
EP0388862B1 (en) Fabrication method of a semiconductor device having a planarized surface
EP0455032B1 (en) Process for forming multi-level coplanar conductor/insulator films employing photosensitive polyimide polymer compositions
US6114233A (en) Dual damascene process using low-dielectric constant materials
KR100219562B1 (ko) 반도체장치의 다층 배선 형성방법
KR100293080B1 (ko) 반도체장치제조방법
US20030211725A1 (en) Dual damascene processing method using silicon rich oxide layer thereof and its structure
US6569760B1 (en) Method to prevent poison via
JPH0669351A (ja) 多層金属配線構造のコンタクトの製造方法
JPH10223759A (ja) 半導体装置の多層配線形成方法
JPH1167909A (ja) 半導体装置の製造方法
US20090061639A1 (en) Method for fabricating semiconductor device
KR100252533B1 (ko) 반도체 소자의 금속 배선 형성방법
JPH08204008A (ja) 半導体装置の製造方法
KR0124638B1 (ko) 반도체장치의 다층배선 형성방법
KR20070071483A (ko) 반도체 소자의 ｍｉｍ 캐패시터 제조방법
JPH08288385A (ja) 半導体装置の製造方法
JPH0435047A (ja) 半導体装置の多層配線形成方法
KR100421278B1 (ko) 반도체소자의 제조방법
KR100290466B1 (ko) 반도체소자의 제조방법
JPH09213796A (ja) 半導体装置及びその製造方法
KR100480580B1 (ko) 질소가스를사용하여반도체소자의비아홀을형성하는방법
KR100532981B1 (ko) 반도체소자 식각방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130603

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20150515

Year of fee payment: 17

EXPY Expiration of term