JPH0464234A - 配線パターンの形成方法 - Google Patents
配線パターンの形成方法Info
- Publication number
- JPH0464234A JPH0464234A JP2178289A JP17828990A JPH0464234A JP H0464234 A JPH0464234 A JP H0464234A JP 2178289 A JP2178289 A JP 2178289A JP 17828990 A JP17828990 A JP 17828990A JP H0464234 A JPH0464234 A JP H0464234A
- Authority
- JP
- Japan
- Prior art keywords
- wiring pattern
- pattern
- halogen
- wiring
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 35
- 150000002367 halogens Chemical class 0.000 claims abstract description 30
- 229910052736 halogen Inorganic materials 0.000 claims abstract description 26
- 238000005530 etching Methods 0.000 claims abstract description 12
- 230000001678 irradiating effect Effects 0.000 claims abstract description 5
- 239000004065 semiconductor Substances 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 22
- 229910052751 metal Inorganic materials 0.000 abstract description 33
- 239000002184 metal Substances 0.000 abstract description 33
- 230000004888 barrier function Effects 0.000 abstract description 22
- 230000001681 protective effect Effects 0.000 abstract description 18
- 230000007797 corrosion Effects 0.000 abstract description 9
- 238000005260 corrosion Methods 0.000 abstract description 9
- 125000005843 halogen group Chemical group 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 22
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 9
- 229910052731 fluorine Inorganic materials 0.000 description 9
- 239000011737 fluorine Substances 0.000 description 9
- 238000001020 plasma etching Methods 0.000 description 9
- 230000008569 process Effects 0.000 description 7
- 229910000838 Al alloy Inorganic materials 0.000 description 4
- -1 C1□ Chemical compound 0.000 description 4
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 4
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 229910052801 chlorine Inorganic materials 0.000 description 4
- 239000000460 chlorine Substances 0.000 description 4
- 238000005536 corrosion prevention Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 229910000789 Aluminium-silicon alloy Inorganic materials 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 239000007795 chemical reaction product Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910001510 metal chloride Inorganic materials 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
- H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/94—Laser ablative material removal
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/963—Removing process residues from vertical substrate surfaces
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は、一般に、配線パターンの形成方法に関する
ものであり、より特定的には、金属配線の腐蝕を防ぐこ
とができるように改良された、配線パターンの形成方法
に関するものである。
ものであり、より特定的には、金属配線の腐蝕を防ぐこ
とができるように改良された、配線パターンの形成方法
に関するものである。
［従来の技術］
半導体装置の製造工程において、配線パターンの形成工
程は、不可欠な工程である。第４Ａ図および第４Ｂ図は
、配線パターンの形成工程を断面図で示したものである
。
程は、不可欠な工程である。第４Ａ図および第４Ｂ図は
、配線パターンの形成工程を断面図で示したものである
。
第４Ａ図を参照して、半導体基板３０の上に、ゲート３
１および層間絶縁膜３２を形成する。層間絶縁膜３２に
は、トランジスタのソース／ドレイン領域（図示せず）
を露出させるためのコンタクトホール３３ｂとゲート３
１の表面の一部を露出させるためのコンタクトホール３
３ａが形成される。コンタクトホール３３ａ、３３ｂの
側壁および底面を被覆するように、層間絶縁膜３２の上
にＴｉＮ等のバリヤメタル４０が形成される。バリヤメ
タル４０の上に、コンタクトホール３３ａ。
１および層間絶縁膜３２を形成する。層間絶縁膜３２に
は、トランジスタのソース／ドレイン領域（図示せず）
を露出させるためのコンタクトホール３３ｂとゲート３
１の表面の一部を露出させるためのコンタクトホール３
３ａが形成される。コンタクトホール３３ａ、３３ｂの
側壁および底面を被覆するように、層間絶縁膜３２の上
にＴｉＮ等のバリヤメタル４０が形成される。バリヤメ
タル４０の上に、コンタクトホール３３ａ。
３３ｂを埋めるように、アルミ合金膜の配線層３４が形
成される。
成される。
バリヤメタル４０を形成するのは、次の理由による。す
なわち、アルミ合金膜の配線層３４には、通常、１〜５
％の８１が混入されている。したがって、バリヤメタル
４０がないと、配線層３４から半導体基板３０（シリコ
ン基板）に向けて、Ａｌ原子が移行し、また、半導体基
板３０からＳｉ原子が配線層３４内に移行する。このよ
うな原子の移行が生じると、配線層３４に欠陥が生じ、
問題となる。そこで、バリヤメタル４０が必要なのであ
る。
なわち、アルミ合金膜の配線層３４には、通常、１〜５
％の８１が混入されている。したがって、バリヤメタル
４０がないと、配線層３４から半導体基板３０（シリコ
ン基板）に向けて、Ａｌ原子が移行し、また、半導体基
板３０からＳｉ原子が配線層３４内に移行する。このよ
うな原子の移行が生じると、配線層３４に欠陥が生じ、
問題となる。そこで、バリヤメタル４０が必要なのであ
る。
配線層３４の上に所定の形状にパターンニングされたレ
ジスト３５を形成する。
ジスト３５を形成する。
第４Ａ図および第４Ｂ図を参照して、レジスト３５をマ
スクにして、配線層３４を選択的にエツチングすること
によって、配線パターン３６か形成される。
スクにして、配線層３４を選択的にエツチングすること
によって、配線パターン３６か形成される。
ところで、従来、アルミ合金の配線パターンの形成方法
として、レジスト３５を用いて、アルミ合金の配線層３
４を、リン酸、硝酸等を混合した溶液で、ウェットエツ
チングする方法があった。
として、レジスト３５を用いて、アルミ合金の配線層３
４を、リン酸、硝酸等を混合した溶液で、ウェットエツ
チングする方法があった。
しかし、この方法は、レジストパターン３５の下へのエ
ツチングの回り込みによる、いわゆるアンダーエツチン
グが大きく、３μｍ以下の微細パターンの形成が困難で
あった。そこで、このような微細パターンの形成にあた
っては、塩素または塩素を含む化合物、たとえばＣ１□
、５ｉＣ１，。
ツチングの回り込みによる、いわゆるアンダーエツチン
グが大きく、３μｍ以下の微細パターンの形成が困難で
あった。そこで、このような微細パターンの形成にあた
っては、塩素または塩素を含む化合物、たとえばＣ１□
、５ｉＣ１，。
ＢＣＩ、等のガスを用いた反応性イオンエツチング（以
下、ＲＩＥエツチングと言う）による方法が行なわれる
ようになった。
下、ＲＩＥエツチングと言う）による方法が行なわれる
ようになった。
［発明が解決しようとする課題］
次に、配線パターンをＲＩＥエツチング法により形成す
る、従来の方法をさらに詳細に説明し、さらに、その問
題点についても説明する。
る、従来の方法をさらに詳細に説明し、さらに、その問
題点についても説明する。
第５Ａ図を参照して、半導体基板１の上に下地絶縁膜２
を形成する。下地絶縁膜２の上にＴｉＮ等のバリヤメタ
ル３を形成する。バリヤメタル３の上に、ＡｌＳｉ、Ａ
ｌ５ｉＣｕ、Ｍｇ等の金属配線層４を形成する。金属配
線層４の上に、所定の形状のレジストパターン５を形成
する。
を形成する。下地絶縁膜２の上にＴｉＮ等のバリヤメタ
ル３を形成する。バリヤメタル３の上に、ＡｌＳｉ、Ａ
ｌ５ｉＣｕ、Ｍｇ等の金属配線層４を形成する。金属配
線層４の上に、所定の形状のレジストパターン５を形成
する。
第５Ａ図および第５Ｂ図を参照して、レジストパターン
５をマスクにして、金属配線層４およびバリヤメタル３
を、Ｃ１□、５ｉＣ１４，ＢＣＩ、等の塩素を含むハロ
ゲン系ガスを用いて、反応性イオンエツチングする。こ
の反応性イオンエツチングによって、金属配線層４およ
びバリヤメタル３は選択的にエツチングされ、配線パタ
ーン４ａが形成される。このときに、レジストパターン
１および配線パターン４ａの側壁に、ハロゲンを含む保
護膜６が形成される。この保護膜６は、等方性エツチン
グを抑制し、異方性を高めるという働きをするものであ
る。この保護膜６は、レジスト、配線層、ハロゲン系ガ
スの各成分が複雑に反応してできたもので、ハロゲンを
含んでいる。
５をマスクにして、金属配線層４およびバリヤメタル３
を、Ｃ１□、５ｉＣ１４，ＢＣＩ、等の塩素を含むハロ
ゲン系ガスを用いて、反応性イオンエツチングする。こ
の反応性イオンエツチングによって、金属配線層４およ
びバリヤメタル３は選択的にエツチングされ、配線パタ
ーン４ａが形成される。このときに、レジストパターン
１および配線パターン４ａの側壁に、ハロゲンを含む保
護膜６が形成される。この保護膜６は、等方性エツチン
グを抑制し、異方性を高めるという働きをするものであ
る。この保護膜６は、レジスト、配線層、ハロゲン系ガ
スの各成分が複雑に反応してできたもので、ハロゲンを
含んでいる。
次に、レジスト５をアッシング除去することにより、配
線パターンの形成が完了する。しかしながら、保護膜６
が付いたままで、この半導体装置を大気中に取出すと、
配線パターン４ａが腐蝕し、断線してしまうという問題
点があった。
線パターンの形成が完了する。しかしながら、保護膜６
が付いたままで、この半導体装置を大気中に取出すと、
配線パターン４ａが腐蝕し、断線してしまうという問題
点があった。
配線パターン４ａが腐蝕し、断線する原因は、次のとお
りである。すなわち、保護膜６は、ハロゲンたとえば塩
素を含んでおり、大気中にさらされた場合、大気中の水
分子と反応し、塩酸を発生する。この塩酸が配線パター
ン４ａに作用して、反応生成物（たとえば金属塩化物）
が生成する。
りである。すなわち、保護膜６は、ハロゲンたとえば塩
素を含んでおり、大気中にさらされた場合、大気中の水
分子と反応し、塩酸を発生する。この塩酸が配線パター
ン４ａに作用して、反応生成物（たとえば金属塩化物）
が生成する。
この反応生成物が配線パターン４ａの側壁から剥離する
ことによって、配線パターン４ａはだんだんと腐蝕して
いくのである。
ことによって、配線パターン４ａはだんだんと腐蝕して
いくのである。
このような配線パターンの腐蝕を防止するために、従来
より、第５Ｃ図を参照して、ＣＦ４．ＣＨＦ、等のフッ
素系ガスのプラズマを用いるプラズマ処理を行なうこと
によって、Ｃ１をＦに置換するという、処理法が提案さ
れている。
より、第５Ｃ図を参照して、ＣＦ４．ＣＨＦ、等のフッ
素系ガスのプラズマを用いるプラズマ処理を行なうこと
によって、Ｃ１をＦに置換するという、処理法が提案さ
れている。
［発明が解決しようとする課題〕
しかしながら、上述のＣＦ４等のガスを用いるプラズマ
処理を行なうと、第５ｃ図を参照して、ＴｉＮ等のバリ
ヤメタル３にサイドエッチが入るため、このプラズマ処
理を十分に時間をかけて行なうことができなかった。す
なわち、この方法によっては、配線パターン４ａの防蝕
処理を十分に行なうことができず、配線パターン４ａの
断線を招来し、ひいては配線の信頼性低下につながると
いう問題点があった。
処理を行なうと、第５ｃ図を参照して、ＴｉＮ等のバリ
ヤメタル３にサイドエッチが入るため、このプラズマ処
理を十分に時間をかけて行なうことができなかった。す
なわち、この方法によっては、配線パターン４ａの防蝕
処理を十分に行なうことができず、配線パターン４ａの
断線を招来し、ひいては配線の信頼性低下につながると
いう問題点があった。
それゆえに、この発明の目的は、配線パターンの十分な
防蝕処理が行なえる、方法を提供することにある。
防蝕処理が行なえる、方法を提供することにある。
［課題を解決するための手段］
二の発明に係る配線パターンの形成方法においては、ま
ず半導体基板上に配線層が形成される。
ず半導体基板上に配線層が形成される。
上記配線層をハロゲン系ガスを用いて、選択的にエツチ
ングし、それによって配線パターンを形成する。上記配
線パターンに、ｌＸｌ０−’ Ｔｏｒｒ以下の真空度の
下で、紫外線を照射する。
ングし、それによって配線パターンを形成する。上記配
線パターンに、ｌＸｌ０−’ Ｔｏｒｒ以下の真空度の
下で、紫外線を照射する。
［作用］
この発明に係る配線パターンの形成方法によれば、配線
パターンに、ｌＸｌ０−４Ｔｏｒｒ以下の真空度の下で
、紫外線を照射する。したがって、反応性イオンエツチ
ングの際に配線パターンの側壁に、ハロゲンを含む保護
膜が形成されても、このハロゲンは紫外線のエネルギに
より励起される。
パターンに、ｌＸｌ０−４Ｔｏｒｒ以下の真空度の下で
、紫外線を照射する。したがって、反応性イオンエツチ
ングの際に配線パターンの側壁に、ハロゲンを含む保護
膜が形成されても、このハロゲンは紫外線のエネルギに
より励起される。
ひいては、保護膜とハロゲンとの結合は開裂し、ハロゲ
ンが保護膜から脱離する。この紫外線処理においては、
従来の、ＣＦ４等のガスを用いるプラズマ処理方法と異
なり、バリヤメタルにサイドエッチが入るという不都合
は生じない。その結果、配線パターンの腐蝕の原因とな
るハロゲンを時間をかけて十分に除去することが可能と
なり、ひいては配線パターンの防蝕処理を完全に行なう
ことができるようになる。
ンが保護膜から脱離する。この紫外線処理においては、
従来の、ＣＦ４等のガスを用いるプラズマ処理方法と異
なり、バリヤメタルにサイドエッチが入るという不都合
は生じない。その結果、配線パターンの腐蝕の原因とな
るハロゲンを時間をかけて十分に除去することが可能と
なり、ひいては配線パターンの防蝕処理を完全に行なう
ことができるようになる。
［実施例］
以下、この発明の一実施例を図について説明する。
第１Ａ図〜第１Ｃ図は、この発明の一実施例に係る配線
パターンの形成工程を、断面図で示したものである。第
２図は、第１Ｃ図に示す工程を実現するための光反応室
の具体的構成を示した概念図である。
パターンの形成工程を、断面図で示したものである。第
２図は、第１Ｃ図に示す工程を実現するための光反応室
の具体的構成を示した概念図である。
第１Ａ図〜第１Ｃ図の処理工程を説明する前に、光反応
室の具体的構成を、第２図を用いて説明する。光反応室
１７は、高真空下で、半導体基板２３の光表面処理を行
なう処理室２９を備えている。
室の具体的構成を、第２図を用いて説明する。光反応室
１７は、高真空下で、半導体基板２３の光表面処理を行
なう処理室２９を備えている。
処理室２９内には半導体基板２３を載せるための試料台
２４が設けられている。処理室２９には、光表面処理を
行なうためのガスを導入する、ガス導入口２２が設けら
れている。また、処理室２９には、処理室２９内を高真
空下の状態にするためのガス排気口２７が設けられてい
る。処理室２９には、さらにマイクロ波放電等によりプ
ラズマを発生させる、プラズマ発生室２８が接続されて
いる。プラズマ発生室２８には、該プラズマ発生室２８
内にガスを導入するためのガス導入口２８ａが設けられ
ている。処理室２９の外側であって、試料台２４の対向
する位置に、ＤｅｅｐＵＶ光を照射する紫外線光源２０
が配置されている。紫外線光源２０から照射される紫外
線が処理室２９内に入るように、処理室２９に窓２１が
設けられている。処理室２９の下方部には、試料を加熱
するための光源である赤外線ランプ２５が配置されてい
る。処理室２９には、赤外線ランプ２５から照射される
赤外線を処理室２９内に導くための窓２６が設けられて
いる。
２４が設けられている。処理室２９には、光表面処理を
行なうためのガスを導入する、ガス導入口２２が設けら
れている。また、処理室２９には、処理室２９内を高真
空下の状態にするためのガス排気口２７が設けられてい
る。処理室２９には、さらにマイクロ波放電等によりプ
ラズマを発生させる、プラズマ発生室２８が接続されて
いる。プラズマ発生室２８には、該プラズマ発生室２８
内にガスを導入するためのガス導入口２８ａが設けられ
ている。処理室２９の外側であって、試料台２４の対向
する位置に、ＤｅｅｐＵＶ光を照射する紫外線光源２０
が配置されている。紫外線光源２０から照射される紫外
線が処理室２９内に入るように、処理室２９に窓２１が
設けられている。処理室２９の下方部には、試料を加熱
するための光源である赤外線ランプ２５が配置されてい
る。処理室２９には、赤外線ランプ２５から照射される
赤外線を処理室２９内に導くための窓２６が設けられて
いる。
以下、これらの図を参照しながら、半導体基板の上に配
線パターンを形成する方法について説明する。
線パターンを形成する方法について説明する。
第１Ａ図を参照して、半導体基板１の上に下地絶縁膜２
を形成する。下地絶縁膜２の上にＴｉＮ等のバリヤメタ
ル３を形成する。バリヤメタル３の上に、金属配線層４
を形成する。金属配線層４は、ＡｌＳｉ、Ａｌ５ｉＣｕ
、Ｃｕ、Ｍｇ等の金属で形成される。金属配線層４の上
にレジストパターン５を形成する。
を形成する。下地絶縁膜２の上にＴｉＮ等のバリヤメタ
ル３を形成する。バリヤメタル３の上に、金属配線層４
を形成する。金属配線層４は、ＡｌＳｉ、Ａｌ５ｉＣｕ
、Ｃｕ、Ｍｇ等の金属で形成される。金属配線層４の上
にレジストパターン５を形成する。
第１Ｂ図を参照して、レジストパターン５をマスクにし
て、ハロゲン系ガスたとえばＳ ｉ Ｃ１４／Ｃ１２／
ＢＣＩ、の混合ガスプラズマにより、金属配線層４およ
びバリヤメタル３の反応性イオンエツチングを行なう。
て、ハロゲン系ガスたとえばＳ ｉ Ｃ１４／Ｃ１２／
ＢＣＩ、の混合ガスプラズマにより、金属配線層４およ
びバリヤメタル３の反応性イオンエツチングを行なう。
これによって、金属配線層４およびバリヤメタル３は選
択的にエツチングされ、配線パターン４ａが形成される
。この反応性イオンエツチングの際に、レジストパター
ン５の側壁、配線パターン４ａの側壁およびバリヤメタ
ルのパターン３ａの側壁に、ハロゲン（Ｃ１）を含む保
護膜６が形成される。
択的にエツチングされ、配線パターン４ａが形成される
。この反応性イオンエツチングの際に、レジストパター
ン５の側壁、配線パターン４ａの側壁およびバリヤメタ
ルのパターン３ａの側壁に、ハロゲン（Ｃ１）を含む保
護膜６が形成される。
第２図を参照して、配線パターンが形成された半導体基
板２３を試料台２４の上に載せる。ガス排気口２７から
ガスを排気し、処理室２９内をｌＸｌ０−４Ｔｏｒｒ以
下の高真空下に保つ。紫外線光源２０をＯＮＬ、Ｄｅｅ
ｐＵＶ光を処理室２９内に導入する。この状態を図示し
たのが、第１Ｃ図である。第１Ｃ図を参照して、保護膜
６中に含まれるハロゲン（Ｃ１）は、ＤｅｅｐＵＶ光の
エネルギにより励起される。ひいては、保護膜６とハロ
ゲンとの結合は開裂し、ハロゲン（Ｃ１）が保護膜６か
ら脱離する。この紫外線処理においては、ＣＦ４ガスを
用いる従来のプラズマ処理のように、バリヤメタル３に
サイドエッチが入るという不都合は生じない。その結果
、配線パターン４ａの腐蝕の原因となるハロゲン（ＣＩ
）を時間をかけて十分に除去することが可能となり、配
線パターンの防蝕処理を完全に行なうことができる。
板２３を試料台２４の上に載せる。ガス排気口２７から
ガスを排気し、処理室２９内をｌＸｌ０−４Ｔｏｒｒ以
下の高真空下に保つ。紫外線光源２０をＯＮＬ、Ｄｅｅ
ｐＵＶ光を処理室２９内に導入する。この状態を図示し
たのが、第１Ｃ図である。第１Ｃ図を参照して、保護膜
６中に含まれるハロゲン（Ｃ１）は、ＤｅｅｐＵＶ光の
エネルギにより励起される。ひいては、保護膜６とハロ
ゲンとの結合は開裂し、ハロゲン（Ｃ１）が保護膜６か
ら脱離する。この紫外線処理においては、ＣＦ４ガスを
用いる従来のプラズマ処理のように、バリヤメタル３に
サイドエッチが入るという不都合は生じない。その結果
、配線パターン４ａの腐蝕の原因となるハロゲン（ＣＩ
）を時間をかけて十分に除去することが可能となり、配
線パターンの防蝕処理を完全に行なうことができる。
また、この方法によると、配線パターン４ａの防蝕処理
のマージンが向上するという利点がある。
のマージンが向上するという利点がある。
なお、上記実施例では、処理室２９内をＩ×１Ｏ−６Ｔ
ｏｒｒ以下の真空度に保ち、ＤｅｅｐＵＶ光を照射する
場合について説明したが、この発明はこれに限られるも
のでなく、ガス導入口２２よりフッ素を含むガス（たと
えばＣＦ４）を処理室２９内に導入して、紫外線照射を
行なってもよい。ただし、この場合、真空度はｌＸｌ０
−４Ｔｏｒｒ以下の真空度には、通常、保つことができ
ない。フッ素を含むガスを用いることにより、処理時間
が短縮されるという効果を奏する。
ｏｒｒ以下の真空度に保ち、ＤｅｅｐＵＶ光を照射する
場合について説明したが、この発明はこれに限られるも
のでなく、ガス導入口２２よりフッ素を含むガス（たと
えばＣＦ４）を処理室２９内に導入して、紫外線照射を
行なってもよい。ただし、この場合、真空度はｌＸｌ０
−４Ｔｏｒｒ以下の真空度には、通常、保つことができ
ない。フッ素を含むガスを用いることにより、処理時間
が短縮されるという効果を奏する。
また、ガス導入口２２よりフッ素を含むガスを導入する
代わりに、プラズマ発生室２８で活性なフッ素を含むガ
スのプラズマを形成し、このプラズマを処理室２９内に
導（ようにしてもよい。
代わりに、プラズマ発生室２８で活性なフッ素を含むガ
スのプラズマを形成し、このプラズマを処理室２９内に
導（ようにしてもよい。
また上記実施例では、紫外線にＤｅｅｐＵＶ光を用いる
場合を例示したが、この発明はこれに限られるものでな
く、波長３００ｎｍ以下の光なら、いずれの光も使用し
得る。
場合を例示したが、この発明はこれに限られるものでな
く、波長３００ｎｍ以下の光なら、いずれの光も使用し
得る。
また、上記実施例では、紫外線の照射強度については特
に限定しなかったが、５０ ｍＷ／ ｃ ｍ２以上が好
ましい。
に限定しなかったが、５０ ｍＷ／ ｃ ｍ２以上が好
ましい。
また、上記実施例では紫外線の照射を行なうときの、半
導体基板の温度について特に限定しなかったが、半導体
基板は３０〜５０℃の温度に維持されるのが好ましい。
導体基板の温度について特に限定しなかったが、半導体
基板は３０〜５０℃の温度に維持されるのが好ましい。
また、上記実施例では、第２図を参照して、紫外線を半
導体基板２３の表面に垂直に照射する場合について説明
したが、この発明はこれに限られるものでなく、第３図
を参照して、配線パターンの側壁に紫外線が照射される
ように行なうのが好ましい。すなわち、半導体基板２３
を、該半導体基板２３の表面が紫外線の照射方向に対し
て垂直にならないように、試料台２４の上に載せる。そ
して、該半導体基板２３を回転させる。このように、配
線パターンの側壁に向けて紫外線を照射することにより
、紫外線は有効に利用され、処理時間が短縮されるとい
う効果を奏する。
導体基板２３の表面に垂直に照射する場合について説明
したが、この発明はこれに限られるものでなく、第３図
を参照して、配線パターンの側壁に紫外線が照射される
ように行なうのが好ましい。すなわち、半導体基板２３
を、該半導体基板２３の表面が紫外線の照射方向に対し
て垂直にならないように、試料台２４の上に載せる。そ
して、該半導体基板２３を回転させる。このように、配
線パターンの側壁に向けて紫外線を照射することにより
、紫外線は有効に利用され、処理時間が短縮されるとい
う効果を奏する。
以上、本発明を要約すると次のとおりである。
（１） 特許請求の範囲第１項に記載の方法であって、
前記配線パターンの側壁に向けて、前記紫外線を照射す
る。
前記配線パターンの側壁に向けて、前記紫外線を照射す
る。
（２、特許請求の範囲第１項に記載の方法であって、前
記紫外線の照射は、フッ素を含むガス雰囲気中で行なわ
れる。
記紫外線の照射は、フッ素を含むガス雰囲気中で行なわ
れる。
（３） 上記（２）に記載の方法であって、前記フッ素
を含むガスはＣＦ、を含む。
を含むガスはＣＦ、を含む。
（４） 特許請求の範囲第１項に記載の方法であって、
前記紫外線の照射は、フッ素を含むガスのプラズマ雰囲
気中で行なわれる。
気中で行なわれる。
（５） 上記（４）に記載の方法であって、前記フッ素
を含むガスはＣＦ、を含む。
を含むガスはＣＦ、を含む。
（６） 特許請求の範囲第１項に記載の方法であって、
前記半導体基板の上にはバリヤメタルか形成されており
、前記配線層は該バリヤメタルの上に形成されている。
、前記配線層は該バリヤメタルの上に形成されている。
（７） 上記（１）に記載の方法であって、前記配線パ
ターンの側壁に向けて紫外線を照射する工程は、 前記半導体基板を、該半導体基板の表面が前記紫外線の
照射方向に対して垂直にならないように、配置する工程
と、 前記半導体基板を回転させる工程と、を含む。
ターンの側壁に向けて紫外線を照射する工程は、 前記半導体基板を、該半導体基板の表面が前記紫外線の
照射方向に対して垂直にならないように、配置する工程
と、 前記半導体基板を回転させる工程と、を含む。
（８） 特許請求の範囲第１項に記載の方法であって、
前記紫外線は波長３００ｎｍ以下の光を含む。
（９） 特許請求の範囲第１項に記載の方法であって、
前記紫外線の照射はｌＸｌ０”−６Ｔｏ ｒ ｒ以下の
真空度の下で行なわれる。
真空度の下で行なわれる。
（１０） 特許請求の範囲第１項に記載の方法であって
、 前記紫外線の照射強度は５０ｍＷ／ｃｍ２以上である。
、 前記紫外線の照射強度は５０ｍＷ／ｃｍ２以上である。
（１１） 特許請求の範囲第１項に記載の方法であって
、 前記紫外線の照射は、前記半導体基板を３０〜５０℃の
温度に維持して行なわれる。
、 前記紫外線の照射は、前記半導体基板を３０〜５０℃の
温度に維持して行なわれる。
［発明の効果コ
以上説明したとおり、この発明に係る配線パターンの形
成方法によれば、配線パターンに、ｌＸｌ０−４Ｔｏｒ
ｒ以下の真空度の下で、紫外線を照射する。この紫外線
照射工程により、反応性イオンエツチングの際に配線パ
ターンの側壁に、ハロゲンを含む保護膜が形成されても
、このハロゲンは、紫外線のエネルギにより励起される
。ひいては、保護膜とハロゲンとの結合は開裂し、）１
０ゲンが保護膜から脱離する。この紫外線処理において
は、フッ素を含むガスのプラズマを用いる従来の方法の
ように、バリヤメタルにサイドエッチが入るという不都
合が生じない。その結果、配線パターンの腐蝕の原因と
なるハロゲンを時間をかけて十分に除去することが可能
となり、ひいては、配線パターンの防蝕処理を完全に行
なうことができるという効果を奏する。
成方法によれば、配線パターンに、ｌＸｌ０−４Ｔｏｒ
ｒ以下の真空度の下で、紫外線を照射する。この紫外線
照射工程により、反応性イオンエツチングの際に配線パ
ターンの側壁に、ハロゲンを含む保護膜が形成されても
、このハロゲンは、紫外線のエネルギにより励起される
。ひいては、保護膜とハロゲンとの結合は開裂し、）１
０ゲンが保護膜から脱離する。この紫外線処理において
は、フッ素を含むガスのプラズマを用いる従来の方法の
ように、バリヤメタルにサイドエッチが入るという不都
合が生じない。その結果、配線パターンの腐蝕の原因と
なるハロゲンを時間をかけて十分に除去することが可能
となり、ひいては、配線パターンの防蝕処理を完全に行
なうことができるという効果を奏する。
第１Ａ図〜第１Ｃ図は、この発明の一実施例に係る工程
を断面図で示したものである。 第２図は、この発明に使用する光反応室の概念図である
。 第３図は、この発明の他の実施例の断面図である。 第４Ａ図および第４Ｂ図は、半導体装置の製造工程の一
工程である、配線パターンの形成工程を断面図で示した
ものである。 第５Ａ図〜第５Ｃ図は、従来の配線パターンの形成工程
およびその問題点を示した断面図である。 図において、１は半導体基板、４は配線層である。 なお、各図中、同一符号は同一または相当部分を示す。 第２図 （ほか２名） ゛ 第３図
を断面図で示したものである。 第２図は、この発明に使用する光反応室の概念図である
。 第３図は、この発明の他の実施例の断面図である。 第４Ａ図および第４Ｂ図は、半導体装置の製造工程の一
工程である、配線パターンの形成工程を断面図で示した
ものである。 第５Ａ図〜第５Ｃ図は、従来の配線パターンの形成工程
およびその問題点を示した断面図である。 図において、１は半導体基板、４は配線層である。 なお、各図中、同一符号は同一または相当部分を示す。 第２図 （ほか２名） ゛ 第３図
Claims (1)
- 【特許請求の範囲】 半導体基板上に配線層を形成する工程と、 前記配線層をハロゲン系ガスを用いて、選択的にエッチ
ングし、それによって配線パターンを形成する工程と、 前記配線パターンに、１×１０＾−＾４Ｔｏｒｒ以下の
真空度の下で、紫外線を照射する工程と、を備える配線
パターンの形成方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2178289A JPH0464234A (ja) | 1990-07-04 | 1990-07-04 | 配線パターンの形成方法 |
| US07/616,273 US5198388A (en) | 1990-07-04 | 1990-11-20 | Method of forming interconnection patterns |
| DE4040061A DE4040061C2 (de) | 1990-07-04 | 1990-12-14 | Verfahren zur korrosionshindernden Herstellung einer strukturierten Verbindungsschicht |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2178289A JPH0464234A (ja) | 1990-07-04 | 1990-07-04 | 配線パターンの形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0464234A true JPH0464234A (ja) | 1992-02-28 |
Family
ID=16045867
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2178289A Pending JPH0464234A (ja) | 1990-07-04 | 1990-07-04 | 配線パターンの形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5198388A (ja) |
| JP (1) | JPH0464234A (ja) |
| DE (1) | DE4040061C2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4114741C2 (de) * | 1990-07-04 | 1998-11-12 | Mitsubishi Electric Corp | Verfahren zur Bildung einer Leiterbahn auf einem Halbleitersubstrat |
| KR960001176B1 (ko) * | 1992-12-02 | 1996-01-19 | 현대전자산업주식회사 | 반도체 접속장치 및 그 제조방법 |
| WO1995002472A1 (en) * | 1993-07-16 | 1995-01-26 | Fusion Systems Corporation | Post treatment of a coated substrate with a gas containing excited halogen to remove residues |
| US5747360A (en) * | 1993-09-17 | 1998-05-05 | Applied Materials, Inc. | Method of metalizing a semiconductor wafer |
| US5538921A (en) * | 1994-12-22 | 1996-07-23 | At&T Corp. | Integrated circuit fabrication |
| US5843363A (en) * | 1995-03-31 | 1998-12-01 | Siemens Aktiengesellschaft | Ablation patterning of multi-layered structures |
| US5719089A (en) * | 1996-06-21 | 1998-02-17 | Vanguard International Semiconductor Corporation | Method for etching polymer-assisted reduced small contacts for ultra large scale integration semiconductor devices |
| KR100219562B1 (ko) * | 1996-10-28 | 1999-09-01 | 윤종용 | 반도체장치의 다층 배선 형성방법 |
| US5954884A (en) * | 1997-03-17 | 1999-09-21 | Fsi International Inc. | UV/halogen metals removal process |
| US6465374B1 (en) | 1997-10-21 | 2002-10-15 | Fsi International, Inc. | Method of surface preparation |
| US6339028B2 (en) | 1999-04-27 | 2002-01-15 | Stmicroelectronics, Inc. | Vacuum loadlock ultra violet bake for plasma etch |
| DE19960353A1 (de) * | 1999-12-14 | 2001-06-21 | Dechema Deutsche Gesellschaft Fuer Chemisches Apparatewesen, Chemische Technik Und Biotechnologie Ev | Verfahren zur Herstellung einer Diffusionsbarriere zur Lebensdauererhöhung von Hochtemperatur-Schutzschichten |
| US20040112863A1 (en) * | 2002-12-16 | 2004-06-17 | International Business Machines Corporation | Method of enhancing surface reactions by local resonant heating |
| US20060078481A1 (en) * | 2004-10-12 | 2006-04-13 | Infineon Technologies Richmond Lp | System and method for corrosive vapor reduction by ultraviolet light |
| WO2006040132A1 (en) * | 2004-10-12 | 2006-04-20 | Infineon Technologies Richmond, Lp | System and method for corrosive vapor reduction by ultraviolet light |
| US20060127293A1 (en) * | 2004-10-12 | 2006-06-15 | Infineon Technologies Richmond Lp | System and method for processing semiconductor material using radiant energy source |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5789477A (en) * | 1980-11-21 | 1982-06-03 | Toshiba Corp | Dry etching method |
| JPH02135732A (ja) * | 1988-11-17 | 1990-05-24 | Fujitsu Ltd | 半導体装置の製造方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0099558A3 (en) * | 1982-07-22 | 1985-07-31 | Texas Instruments Incorporated | Fast plasma etch for aluminum |
| US4505782A (en) * | 1983-03-25 | 1985-03-19 | Lfe Corporation | Plasma reactive ion etching of aluminum and aluminum alloys |
| US4490211A (en) * | 1984-01-24 | 1984-12-25 | International Business Machines Corporation | Laser induced chemical etching of metals with excimer lasers |
| JPS6175529A (ja) * | 1984-09-21 | 1986-04-17 | Toshiba Corp | ドライエツチング方法及び装置 |
| JPH0642456B2 (ja) * | 1984-11-21 | 1994-06-01 | 株式会社日立製作所 | 表面光処理方法 |
| JPS61274345A (ja) * | 1985-05-29 | 1986-12-04 | Toshiba Corp | 半導体装置の製造方法 |
| US4954423A (en) * | 1985-08-06 | 1990-09-04 | Texas Instruments Incorporated | Planar metal interconnection for a VLSI device |
| US4668335A (en) * | 1985-08-30 | 1987-05-26 | Advanced Micro Devices, Inc. | Anti-corrosion treatment for patterning of metallic layers |
| JPS62281331A (ja) * | 1986-05-29 | 1987-12-07 | Fujitsu Ltd | エツチング方法 |
| US4738869A (en) * | 1986-11-24 | 1988-04-19 | Pacific Bell | Photoselective electroless plating method employing UV-absorbing substrates |
| JPH01134932A (ja) * | 1987-11-19 | 1989-05-26 | Oki Electric Ind Co Ltd | 基板清浄化方法及び基板清浄化装置 |
| US4967152A (en) * | 1988-03-11 | 1990-10-30 | Ultra-Probe | Apparatus including a focused UV light source for non-contact measurement and alteration of electrical properties of conductors |
| FR2639567B1 (fr) * | 1988-11-25 | 1991-01-25 | France Etat | Machine a microfaisceau laser d'intervention sur des objets a couche mince, en particulier pour la gravure ou le depot de matiere par voie chimique en presence d'un gaz reactif |
| US4980020A (en) * | 1989-12-22 | 1990-12-25 | Texas Instruments Incorporated | Local interconnect etch technique |
-
1990
- 1990-07-04 JP JP2178289A patent/JPH0464234A/ja active Pending
- 1990-11-20 US US07/616,273 patent/US5198388A/en not_active Expired - Fee Related
- 1990-12-14 DE DE4040061A patent/DE4040061C2/de not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5789477A (en) * | 1980-11-21 | 1982-06-03 | Toshiba Corp | Dry etching method |
| JPH02135732A (ja) * | 1988-11-17 | 1990-05-24 | Fujitsu Ltd | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE4040061A1 (de) | 1992-01-23 |
| US5198388A (en) | 1993-03-30 |
| DE4040061C2 (de) | 1994-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6692903B2 (en) | Substrate cleaning apparatus and method | |
| JPH0464234A (ja) | 配線パターンの形成方法 | |
| US5716495A (en) | Cleaning method | |
| JP4562813B2 (ja) | 半導体ウェハー表面のフォトレジストのクリーニング及びストリッピング | |
| US4547260A (en) | Process for fabricating a wiring layer of aluminum or aluminum alloy on semiconductor devices | |
| JP2000012514A (ja) | 後処理方法 | |
| JPH10513612A (ja) | 洗浄方法 | |
| JPH057862B2 (ja) | ||
| EP0433983B1 (en) | Copper etch process using halides | |
| JPH06204204A (ja) | 異方性液相光化学エッチング方法 | |
| KR100630677B1 (ko) | 포토레지스트 패턴에의 불소를 포함하지 않는 탄소 함유폴리머 생성을 위한 플라즈마 전처리를 포함하는 식각 방법 | |
| JPH06232098A (ja) | 酸化防止方法およびドライエッチング方法 | |
| JP2528026B2 (ja) | 配線パタ―ンの形成方法およびその装置 | |
| JPH0969525A (ja) | 金属配線の処理方法 | |
| JPS5933830A (ja) | ドライエツチング方法 | |
| JP3484317B2 (ja) | 半導体装置の製造方法 | |
| US5318662A (en) | Copper etch process using halides | |
| JP4559565B2 (ja) | 金属配線の形成方法 | |
| US5418397A (en) | Semiconductor device having an interconnection pattern | |
| US5213996A (en) | Method and apparatus for forming interconnection pattern and semiconductor device having such interconnection pattern | |
| JPH0831437B2 (ja) | 半導体装置の製造方法 | |
| JPH05102142A (ja) | アルミニウム系金属パターンの形成方法 | |
| US6177358B1 (en) | Photo-stimulated etching of CaF2 | |
| Gorowitz et al. | Methods of Metal Patterning and Etching | |
| JPS6191930A (ja) | 半導体基板の清浄方法 |