JPS6175529A - ドライエツチング方法及び装置 - Google Patents

ドライエツチング方法及び装置

Info

Publication number
JPS6175529A
JPS6175529A JP59197904A JP19790484A JPS6175529A JP S6175529 A JPS6175529 A JP S6175529A JP 59197904 A JP59197904 A JP 59197904A JP 19790484 A JP19790484 A JP 19790484A JP S6175529 A JPS6175529 A JP S6175529A
Authority
JP
Japan
Prior art keywords
gas
film
substrate
light
dry etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59197904A
Other languages
English (en)
Inventor
Makoto Sekine
誠 関根
Haruo Okano
晴雄 岡野
Yasuhiro Horiike
靖浩 堀池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP59197904A priority Critical patent/JPS6175529A/ja
Priority to US06/774,721 priority patent/US4668337A/en
Priority to EP85306563A priority patent/EP0175561B1/en
Priority to DE8585306563T priority patent/DE3585654D1/de
Publication of JPS6175529A publication Critical patent/JPS6175529A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、光化学反応を利用してエツチング等を行うド
ライエツチング方法及びその装置に関す６一 る。
〔発明の技術的前頭とその問題点〕
近年、集積回路は微細化の一途を辿り、最近では最小パ
ターン寸法が１〜２［μｍ］の超ＬＳｒも試作開発され
るに至っている。このような微細加工には、プラズマエ
ツチング技術が不可欠である。プラズマエツチング技術
の一つとして、平行平板型Ｎ極を有する容器内にＣＦ４
等の反応性ガスを導入すると共に、１３．５６　［Ｍｌ
−１２］の高周波電力が印加される電極（陰極）上に試
料を置き、各電極間にグロー放電を生起してプラズマを
生成１ノ、陰極上に生じる陰極降下電圧によりプラズマ
中の正イオンを加速し、このイオンにより試料を衝撃し
てエツチングする方法がある。この方法は、反応性イオ
ンエツチング（ＲＩＥ）法と称されるもので、現在微細
加工技術の主流になっている。
しかし、この種の方法ではエツチングすべき試料がプラ
ズマ中に置かれているため、イオンや電子等の荷電粒子
の帯電による酸化膜の破壊、ソフトＸ線による閾値電圧
のシフト、酸化膜中へのトラップの誘起の他、チャンバ
内壁からの金属汚染等の種々のラジエーションダメージ
を生じていた。
これらのラジエーションダメージには、デバイスの超Ｌ
ＳＩ化にとって致命傷となる要因が多く含まれており、
このため照射損傷のない無ダメージのエツチング技術が
切望されている。
無ダメージのドライエツチング技術としては、最近グロ
ー放電中のガス温度だけの運動エネルギしか持たない原
子状のＦビームによるＳｔやポリＳ１の異方性エツチン
グ（例えば、Ｈ，Ａｋｉｙａ。
ｐｒｏｃ、　３ｒｄ　、　Ｓｙｍｐ　、　ｏｎ　　Ｄｒ
ｙ　ｐｒｏｃｅｓｓｅｓ、　Ｐ１１９　　（１９８１）
　）やレーザや紫外光を用いたエツチング（例えば、Ｔ
　、　Ｊ　、　ｃｈｕａｎｇ　：　Ｊ　、　ｃｈｅｍ、
　ｐｈｙｓ。
７４、１４５３（１９８１）　：　Ｈ，０ｋａｎｏ、　
Ｔ、　Ｙａｍａｚａｋｉ　。
Ｍ、　５ｅｋｉｎｅ　ａｎｄ　Ｙ、　Ｈｏｒｉｉｋｅ、
　ｐｒｏｃ、　ｏｆ　４　ｔｈｓｙｍｐ、　ｏｎ　　Ｄ
ｒｙｌｐｒｏｃｅｓｓｅｓ、　Ｐ６　　（１９８２）　
）等が報告され、無損傷、異方性エツチングの可能性が
示されている。
また、本発明者等の研究によれば、Ｈａ−ｘｅクランプ
より発した紫外線照射によるＣＩ２雰囲気中でのポリ３
　ｉエツチングにおいて、従来報告されているイオンア
シストエツチング（例えば、Ｊ、　Ｗ、　Ｃｏｔ＋ｕｒ
ｎ　ａｎｄ　Ｈ，Ｆ、　Ｗｉｎｔｅｒｓ、　Ｊ。
Ａｐｐｌ　、　ｐｈｙｓ、　５０．３１８９　（１９７
９）　）と同様の効果が見出だされた（　例えば、Ｈ，
０ｋａｎＯ，Ｔ。
Ｙａｍａｚａｋｉ　、　Ｍ、５ｅｋｌｎｏ　ａｎｄ　Ｙ
、　ＨＯｒｉｉｋｅ。
ｐｒｏｃ、　ｏｆ　４　ｔｈ　Ｓｙｍｐ　、　ｏｎＤ　
ｒｙ　ｐｒｏｃｅｓｓｅｓ、　Ｐ　６（１９８２））。
即ち、光照射面のエツチング技術が非熱射面に比べて著
しく促進されると云う効果である。この効果はアンドー
プポリ≦、ｉ、単結晶Ｓ１．ボロンを添加したＰタイプ
ポリ゛Ｓ１において顕著であるが、例えばリンを高濃度
に添加したｎ＋ポリＳｉ、Ｍｏ、Ｗ、Ｔａ或いはそのシ
リサイド化合物においても同様に認められた。
しかしながら、この種の方法にあっては次のような問題
があった。即ち、気相中で光解離した反応性ガスラジカ
ルのマスク下への進入及び被エツチング面からの僅かな
散乱光により、第７図に示す如くエツチングマスクフ４
下にアンダーカット７５を生じることである。特に、上
記エツチングマスク７４としてフォトレジストを用いた
場合、該レジストが前記光に対して透明でありレジスト
下にも光が照射されることになり、上記アンダーカット
７５が生じ易くなるのである。そして、このアンダーカ
ット７５は、素子の微細化を妨げる大きな要因となり、
超ＬＳＩでは致命的な欠点となる。なお、図中７３はポ
リ８１等の被エツチング試料、７２はＳｉＯ２膜、７１
はＳｉ基板ヲ示している。
一方、第８図は最近のＲＩＥにおける研究において次第
に明らかにされてきた異方性エツチングの機構を説明す
るためのものである。最近の研究によれば、エツチング
壁７６において、例えばエッチャントであるＣ１ラジカ
ルと添加ガスであるＣ２　Ｆｓから生じたＣＦ４ラジカ
ルとの再結合反応（例えば、Ｃ，Ｊ、　Ｍｏｇａｂ　ａ
ｎｄ　　Ｈ，Ｊ。
Ｌ　ｅｖｌｎｓｔｅｉｎ　：　Ｊ　、　Ｖａｃ、　Ｓｃ
ｉ、　Ｔｅｃｈｎｏｌ、　１７゜７２１　　（１９８０
）　）によりエツチング壁７６での横方向エツチングを
防ぐか、或いは該壁７６にエッチングマスクであるレジ
スト等の分解物や放電生成物である種々の不飽和モノマ
ーが付着してエッヂヤントの攻撃を防ぐ（例えば、Ｒ，
Ｈ，Ｂｒｕｃｅａｎｄ　　Ｇ、　Ｐ、　Ｍａｌａｆｓｋ
ｙ　：　　Ｅ、　Ｃ，Ｓ。
ｍｅｅｔｉｎ（１、Ａｈａ、　Ｎｏ　２８８　、　Ｄｅ
ｎｖｅｒ　、　１９８１　　或いは山崎隆、岡野晴用、
堀池端浩、第３０回応用物理学界予稿集、春委、１９１
１３）等の機構が妥当性を持つものと考えられている。
〔発明の目的〕
本発明の目的は、被処理基体に照射損傷等を与えること
なく異方性エツチングを行うことができ、半導体デバイ
スの微細化及び高集積化に寄与し得るドライエツチング
方法及びその装置を提供することにある。
〔発明の概要〕
本発明の骨子は、エツチングと膜形成との競合反応を利
用することにあり、さらに被処理基体が収容される真空
容器内に反応性ガスそのものではなく、該容器とは別室
で生成された反応性ガスの活性種（膜形成用ガスの活性
種或いは両方の活性種の場合もある）を導入することに
ある。
即ち本発明は、被処理基体をエツチング用ガス及び膜形
成用ガスに晒すと共に、上記被処理基体の処理面と略垂
直に光を照射して該基体をエツチングするドライエツチ
ング方法において、前記エツチング用ガス及び膜形成用
ガスの少なくとも一方を予め前記被処理基体が配置され
るエツチング室とは別室で励起しておくようにした方法
である。
また本発明は、上記方法を実施するための装置において
、被処理基体を収容する真空容器と、この容器内にハロ
ゲン元素等を含むエツチング用ガスを導入する手段と、
上記容器内に膜形成用ガスを導入する手段と、前記容器
内を排気する手段と、前記被処理基体に対し該基体の被
処理面と略垂直に光若しくはＸ線を照射する手段とを設
け、且つ前記エツチング用ガス及び膜形成用ガスの少な
くとも一方を前記容器とは別室で励起するようにしたも
のである。
〔発明の効果〕
本発明によれば、反応性ガス（エツチング用ガス）及び
ｊ［ｆ積用ガスの選択にＪ：す、エツチングを行うこと
ができる。そして、電子やイオン等の荷電粒子を用いる
ことなく、光若しくはＸ線の照射により被処理基体を選
択エツチングすることができる。このため、照射損傷の
ないエツチングが可能となり、半導体デバイス製造に極
めて有効である。さらに、エツチングと膜形成との競合
反応により異方性エツチングが可能となり、半導体素子
の微細化及び高集積化に寄与し得る等の効果を奏する。
〔発明の実施例〕
第１図は本発明の第１の実施例に係わるドライエツチン
グ装置を示す概略構成図である。図中１１はエツチング
室を形成する真空容器（反応容器）であり、この容器１
１内には被処理基体１２を載置するサセプタ１３が配置
されている。また、容器１１には例えばＳｉ（ＣＨ３）
４等の膜形成用ガスを導入するためのガス導入口１４、
及び例えばＣＦ４等の反応性ガス（エツチング用ガス）
の活性種を導入するためのガス導入口１５が設けられて
いる。ガス導入口１５には、電源１７により高周波電力
が印加されるマイクロ波放電管１６が接続されている。
そして、放電管１６内に導入された反応性ガスが放電管
１６内で励起され、化学的に活性なガスラジカルとなり
、ガス導入口１５を介して容器１１内に導入されるもの
となっている。ここで、反応性ガスとしてＣＦ４を用い
た場合、「ラジカルが容器１１内に導入されることにな
る。また、容器１１には該容器１１内を真空排気するた
めのガス排気口１８が設けられている。
一方、真空容器１１の上方には、光源２１が配置されて
いる。この光源２１は、例えば波長３０８　［ｎｍ］の
ｘｅｃｘ或いは波長１９３［ｎｍ］のＡｒＦエキシマレ
ーザ等の短波長光源である。光源２１からの光２２は、
容器１１の土壁に設けられた紫外光通過窓２３を介して
容器１１内に導入され、前記サセプタ１３上の被処理基
体１２の上面に垂直に照射されるものとなっている。
次に、上記装置を用いたエツチング方法につ０て説明す
る。
被エツチング試料としては、リン添加ポリ３ｔを用いた
。即ち、まず第２図（ａ）に示す如く８１基板３１上に
５ｉ０２１Ｉ３２を堆積し、この上に被エツチング試料
であるリン添加ポリ３ｉ膜３３を堆積し、さらにポリＳ
ｉ膜３３上にホ１ヘレジストからなるエツチングマスク
３４を形成した。
次いで、上記構造の被処理基体１２を前記第１図に示す
エツチング装置のサセプタ１３上に載置し、次のように
してエツチングを行った。容器１１内に導入する活性種
形成のための反応性ガスとしてはＣＦ４　、膜形成用ガ
スとしては５１（ＣＨ３）４を用いた。また、光源２１
の光は、波長３０Ｂ［ｎｍコの　ｘｅｃｎ　　エキシマ
レーザ光とした。容器１１内に前記マイクロ波放電管１
６を通過し活性化されたＣＦ４ガスの活性種　　□（Ｆ
ラジカル）及び膜形成用ガスとしての　８１（ＣＨ３）
４を導入すると共に、容器１１内に紫外光２２を導入し
た。容器１１内に導入されたＦラジカルは、被エツチン
グ試料であるポリＳｉ膜３３をエツチングする。一方、
５ｉ（ＣＨ：ｌ）４ガスは、上記Ｆラジカルと反応し、 Ｓ　ｉ　（ＣＨ３）２　Ｆ２等の不揮発性物質を形成し
、リン添加ポリＳ１膜３３及びマスク３４の表面に堆積
膜を形成することになる。リン添加ポリＳｔ膜３３上に
堆積した膜は、ＦラジカルからポリＳ１膜３３を保護し
、この部分でのエツチングは進行しなくなる。これに対
して、光照射面においては、光アシスト効果（主に熱反
応連発或いは光化学反応）によりエツチング反応が堆積
反応より進行するため垂直エツチングが進み、この結果
アンダーカットのない異方性エツチングが達成されるこ
とになる。
ここで、第２図（ｂ）は被エツチング試料であるリン添
加ポリＳ１膜３３を途中までエツチングしたのち、説明
の便宜上垂直方向に照射される光を止めエツチング反応
のみを停止したものである。
この場合、堆積反応は続けて進行するため、Ｆラジカル
と反応したＳｉ（ＣＨ３）４の成分、即ちＳ　ｉ　（Ｃ
Ｉ−１３）　２　Ｆ２の被１１ｉ！　（堆積膜）３５が
被゛処理基体１２の表面に均等に堆積する。この状態で
再び垂直光２２を照射すると、第２図（Ｃ）に示す如く
光照射面での堆積膜は速やかにエツチングされリン添加
ポリＳ１膜３３のエラチンフカ進む。一方、光の照射さ
れない側壁では堆積反応がエツチングより速いため、極
薄い堆積膜３５が残り側壁を保護し、これにより異方性
エツチングが達成されることになる。なお、第２図（ｂ
）（ｃ）に示す堆積膜（保護膜）３５は極めて薄いもの
であり、この膜厚によりパターン精度が低下する等の不
都合は殆どない。
かくして本実施例によれば、電子やイオン等の荷電粒子
を用いることなく、光照射により被エツチング試料とし
てのリン添加ポリＳ１膜３３を選択的にエツチングする
ことができる。しかも、エツチングと膜形成との競合反
応を利用しているので、異方性エツチングが可能となり
、これにより半導体素子の微細化及び高集積化に寄与し
得る等の利点がある。なお、この実施例では反応性ガス
の活性種としてＣＦ４を活性化して得たＦラジカルを用
いたが、これに酸素或いは窒素を添加することにより側
壁保護膜をＳｉＯ２或いは　０Ｓｉ３Ｎ４を主体とした
膜とすることもできる。
この場合、これらの膜は上述の Ｓ　ｉ　（ＣＩ−ｈ　）Ｆ２等より強固であり、側壁保
護膜としてアンダーカットの防止により有効である。
第３図は本発明の第２の実施例を示す概略構成図である
。なお、第１図と同一部分には同一符号を付して、その
詳しい説明は省略する。先の実施例と同様に容器１１内
にサセプタ１３に固定された被処理基体１２が収容され
ている。前記膜形成用ガス及び反応性ガスの活性種は、
共通のガス導入口２８から導入されている。また、容器
１１の上方には、窓兼用レンズ２７が設けられている。
光源２１からの光２２は、反射鏡２４で反射され、レン
ズ２５及びパターンが形成されたマスク２６を通過する
。マスク２６を通過した光は、上記窓兼用レンズ２７に
より真空容器１１内に導入され、被処理基体１２上に結
像される。ここで、上記マスク２６は、光を通過する基
板２６ａ上に、光を通過しない例えばＡＮ等の金属を用
いて所望のパターン２６ｂを形成したものである。
この実施例では、被処理基体１２上にホトレジスト等の
マスクパターンを形成せずに、真空容器１１外に配置し
たマスク２６のパターンを光学的に結像することにより
、光照射面でエツチングが異方性に進ｈ　シ、所望のパ
ターンを形成することが可能と’Ｊる。異方性達成の原
理は、先の第１の実施例の場合と同様である。
ここで、上記レンズ２５、窓前用レンズ２７及びマスク
２６の基板等の材質としては、光２２を効率良く透過す
る溶融石英、高純度アルミナ、リチウムフロライド、マ
グネシウムフロライド等の材料を適宜選択する。将来の
ＶＬＳＩで用いられる微細のパターンを形成するために
は、さらに短波長の真空紫外光、Ｘ線が必要となる。そ
の場合は、光の通過する領域を全てＮ２パージするか、
或いは真空排気する等の処置が必要である。また、この
ような短波長を用いてパターン転写する場合、一度に大
面積を光照射することはできないので、本実施例ではサ
セプタ１３をＸ−Ｙ走査し、１チツプ毎にエツチングを
行うステップアンドリピート方式とすることで、ウェハ
全域をエツチングすることが可能となる。
Ｎ４図は本発明のＮ３の実施例を示す概＃ｉ構成図であ
る。なお、第１図と同一部分には同一符号を付して、そ
の詳しい説明は省略する。この実施例が先に説明した第
１の実施例と異なる点は、前記光照射手段として真空紫
外光を用いるようにしたことにある。膜形成用ガス及び
反応性ガスの活性種の導入手段は先の第１の実施例と同
様である。
真空容器１１の左方には、石英製の放電管４１が配置さ
れ、この放電管４１の外部には電極４２ａ、４２ｂが対
向配置されている。また、放電管４１にはガス導入管４
３より例えばＡｒガスが導入され、排気口４４より排気
されて、放電管４１内は一定圧力に保たれる。ここで、
電極４２ａ、４２ｂ間に、例えば１３．５６［ＭＨｚコ
の高周波電力を印加すると、放電管４１内のＡｒは容易
に励起され、波長１００［ｎｍ］前後のエネルギーの高
い光を発する。この光２２を光導入管４−を通して容器
１１内に導入する。この光導入管４５にはアパーチャ４
６ａ、４６ｂが設けられ、さらにｉｌｌ気管４７が設け
られている。そして、放電管４１内はこの１ノ［気管４
７より真空排気（差動排気）さ顧るため、放電管４１内
のガスと真空容器１１内のガスとが互いに双方へ進入す
ることはない。
この実施例の場合、真空容器１１内に導入される真空紫
外光２２が短波長のため、非常に細かいパターン形成に
有効である。さらに、この光２２が高いエネルギーを持
つため、５ｉ０２等の絶縁膜をエツチングする場合に用
いることができる。
第５図は本発明の第４の実施例を示す概略構成図である
。なお、第１と同一部分には同一符号を付して、その詳
しい説明は省略する。この実施例が先に説明した第１の
実施例と異なる点は、前記膜形成用ガス、反応性ガスの
活性種及び光の導入を同一部分で行うことにある。
前記真空容器１１の上壁には下部にスリット５１ａを有
する導入管５１が貫通されており、この導入管５１には
ガス導入口５２から前記膜形成用ガス及び反応性ガスが
導入される。また、光源２１からの光２２は透明板５３
を介して導入管５１内に導入され、前記スリット５１ａ
を介して前記被処理基体１２上に照射される。この光照
射により上記導入管５１内の反応性ガス及び膜形成用ガ
スは活性化されて容器１１内に導入されるものとなって
いる。
この実施例の場合、光２２により励起された反応性ガス
の活性種と膜形成用ガス（膜形成用ガスの活性種）の混
合ガスをノズル５１ａと真空容器１１内との圧力差を利
用して、被処理基体１２上へ吹付けてエツチングが行わ
れる。従って、先の実施例と同様に異方性を達成するた
めに側壁保護膜を形成し、光照射面ではエツチングを進
行させることの他に、ガスを差圧により吹付けることに
よりその運動量を利用してさらに異方性形状を改良する
ことができる。なお、ノズル５１ａは被処理基体１２よ
り長い幅を持ったスリット状であり、サセプタ１３を一
方向に走査することにより、被処理基体１２全面がエツ
チングされる。この例では、光熱１１により反応性ガス
の活性種を生成したが、マイクロ波放電等の他の方法に
より活性種を生成しても同様の効采が得られる。その場
合は、光源２１の発光波長として任意の波長が選ぶこと
ができ、被１ツヂング試利の種類によって選択すればよ
い。
第６図は本発明の第５の実施例を示す概略構成図である
。なお、第１図と同一部分には同一符号を何して、その
詳しい説明は省略する。この実施例が先の第１の実施例
と異なる点は、反応性ガスはそのまま導入し、膜形成用
ガスはその活性種を導入することにある。
真空容器１１及びサセプタ１３はステンレス鋼等により
形成され、サセプタ１３は駆動軸６１を介して図示しな
い駆動機構により紙面表裏方向に移動されるものとなっ
ている。反応性ガスとしての例えばＣＩ　２は流量制御
器６２及びニードルバルブ６３を介して容器１１内に導
入され、ＣＩ２の流量は最終的に２０［ｄ／分］に調整
される。
光源２１としてのレーザは支持部材６４により容器１１
の土壁に固定されている。そして、光源２１から放射さ
れる断面矩形状の光２２は光透過窓２３を介して被処理
基体１２に垂直に照射されるものとなっている。
一方、容器１１の左壁面には、マイクロ波放電機構６５
が固定されている。放電機構６５は容器１１の壁面を貫
通したアルミナ製の放電管６６とこの放電管６６を囲む
環状の電極６７から形成される。電極６７には１３．５
６　［Ｍｌ−ＩＺ］の高周波電源６８が接続されている
。放電管６６は絶縁支持部材６９により容器１１に固定
されている。
放電管６６には膜形成用ガスとしての例えばＣＣｌ２Ｆ
２は、流量制御器７１及びニードルバルブ７２を介して
導入され、最終的に５０［ｄ／分コに調整される。放電
管６６内の圧力は例えば１　［ｔｏｒｒ］に設定される
。そのため放電管６６には、その内部の圧ノ〕を調整す
るためのバイパス排気管７３が接続されている。放電管
６６の先端はノズル７０となっており、放電管６６内で
発生したプラズマ中の中性のラジカルが噴出せるように
なっている。なお、プラズマ中のイオンはすぐに消滅し
てしまい、殆ど噴出してこない。容器１１内１．ｔ　１
０　’　ｒ　ｔｏｒｒ］程痘に排気されている。従って
、族Ｎ管６６のノズルから噴出る運動エネルギーを与え
られたガス７４はジェノ１〜状で被処理基体１２と平行
なビームとなる。
この実施例の場合、被エツチング試料として多結晶Ｓ１
膜を用いると、この多結晶Ｓ１膜は光２２により解離さ
れた塩素によりエツチングされ、エツチングされた多結
晶Ｓ１膜の側壁には生成したＣＣｌ２や０２ＣＩ４等が
付着し、これがエツチングに対する保護膜となる。従っ
て、先の第１の実施例と同様に異方性エツチングが達成
されることになる。
なお、本弁明は上述した各実施例に限定されるものでは
ない。実施例ではエツチングの場合について説明したが
、本発明は膜形成にも適用することができる。例えば、
前記第１図に示す装置で膜形成用ガスとしてＳ　ｉ　（
ＣＨ３）４　＋０２　、反応性ガスとしてＣＣｌ４を用
いることにより、被処理基体上に薄膜をｊ仔積させるこ
とができる。この場合、光の照射が基板を加熱、さらに
電子的に励起することになり、光照射部の堆積反応を促
進させることができる。これを利用し、光照射部にのみ
膜を選択的に堆積させることも可能である。
また、前記反応性ガスとしては、Ｃ１，Ｆ等のハロゲン
元素を含み、マイクロ波放電、グロー放電、アーク放電
、マイクロ波放電、或いは光励起。
多格子吸収等で活性化することによって活性な種を得ら
れるものであればよい。また、膜形成用ガスとしては、
５ｉ（ＣＩ−ｈ）４に限らず、有機シラン類、有機ゲル
マニウム類、有機アルミニウム類、有機ボスフィン類、
有機ボラン類、有機アルシン類等の有機金属化合物、若
しくはそのハロゲン誘導体、或いはシラン、アルシン、
フォスフイン類であれば用いることが可能である。さら
に、被処理基体に照射する光はエキシマレーザに限らず
、前記堆積膜を連発するか或いは反応性ガスの活性種と
１「積膜との反応を促進する波長を持つ光であればよい
。さらに、光の代りにＸ線を用いることも可能である。
また、被エツチング試別としては、反応性ガスの活性種
と容易に反応するもの、或いは光照射により前記活性種
との反応が進むものであればよく、例えばシリコン、ゲ
ルマニウム等の半導体材料、アルミニウム、タングステ
ン。
モリブデン等の金属材料、さらには酸化シリコン。
窒化シリコン等の絶縁材料を用いることもできる。
その曲、本発明の要旨を逸脱しない範囲で、種々変形し
て実施することができる。
【図面の簡単な説明】
第１図は本発明の第１の実施例に係わるドライエツヂン
グ装置を示す概略構成図、第２図（ａ）〜（Ｃ）は上記
装置を用いたエッチングエ稈を示す断面図、第３図は本
発明の第２の実施例を示す概略構成図、第４図は本発明
の第３の実施例を示す概略構成図、第５図は本発明の第
４の実施例を示す概略構成図、第６図１４１本発明の第
５の実施例を示す概略構成図、第７図は従来方法の問題
点を説明するための断面図、第８図はＲＩＥにおける異
方性エツチングのメカニズムを説明するための断面図で
ある。 １１・・・真空容器、１２・・・被処理基体、１３・・
・サセプタ、１４・・・膜形成用ガス導入口、１５・・
・反応性ガスの活性種導入口、１６・・・マイクロ波放
電管、１８・・・排気口、２１・・・光源、２２・・・
光、２３・・・光透過窓、２４・・・反射鏡、２５・・
・レンズ、２６・・・マスク、２７・・・窓前用レンズ
、３１・・・８１基板、３２・・・ＳｉＯ２膜、３３・
・・リン添加ポリＳ１膜（被エツチング試ｌ！３１＞、
３４・・・エツチングマスク、３５・・・堆積膜（保護
膜）、４１・・・放電管、５１・・・導入管。 出願人代理人　弁理士　鈴江武彦 第６図 第７図 第８図 手続補正書 昭和６０年８月１日

Claims (22)

    【特許請求の範囲】
  1. （１）被処理基体をエッチング用ガス及び膜形成用ガス
    に晒すと共に、上記被処理基体の処理面と略垂直に光若
    しくはＸ線を照射して該基体をエッチングする方法であ
    って、前記エッチング用ガス及び膜形成用ガスの少なく
    とも一方は前記被処理基体が配置されるエッチング室と
    は別室で予め励起されることを特徴とするドライエッチ
    ング方法。
  2. （２）前記被処理基体に対し、光若しくはＸ線の通過部
    及び非通過部からなる所望パターンが形成されたマスク
    を介して前記光若しくはＸ線を照射し、該照射部を選択
    的にエッチングすることを特徴とする特許請求の範囲第
    １項記載のドライエッチング方法。
  3. （３）前記被処理基体の処理面上にエッチングマスクを
    形成しておき、該マスクの形成されていない部分を選択
    的にエッチングすることを特徴とする特許請求の範囲第
    １項記載のドライエッチング方法。
  4. （４）前記光若しくはＸ線の照射により、膜形成用ガス
    が励起されて前記被処理基体上に薄膜を形成することを
    特徴とする特許請求の範囲第１項記載のドライエッチン
    グ方法。
  5. （５）前記エッチング用ガスは、ハロゲンガス、ハロゲ
    ンを含むガス或いはハロゲンガスと窒素若しくは酸素と
    の混合ガスであることを特徴とする特許請求の範囲第１
    項記載のドライエッチング方法。
  6. （６）前記膜形成用ガスは、窒素及び酸素の少なくとも
    一方を含むガスであることを特徴とする特許請求の範囲
    第１項記載のドライエッチング方法。
  7. （７）前記膜形成用ガスは、有機シラン類、有機ゲルマ
    ニウム類、有機ガリウム類、有機ホスフィン類、有機ボ
    ラン類、有機アルシン等の有機金属化合物、若しくはそ
    のハロゲン誘導体、或いはシラン、アルシン、ホスフィ
    ン類であることを特徴とする特許請求の範囲第１項又は
    第６項記載のドライエッチング方法。
  8. （８）前記光若しくはＸ線は、前記被処理基体上に堆積
    する薄膜を溶発するか、或いは前記活性な種と上記薄膜
    との反応を促進する波長を有することを特徴とする特許
    請求の範囲第１項記載のドライエッチング方法。
  9. （９）前記エッチング用ガス及び膜形成用ガスの励起は
    、光若しくは高周波励起により行うことを特徴とする特
    許請求の範囲第１項記載のドライエッチング方法。
  10. （１０）前記被処理基体は、前記光若しくはＸ線の照射
    方向に直交し、且つ相互に直交するＸ、Ｙ方向に走査さ
    れることを特徴とする特許請求の範囲第１項記載のドラ
    イエッチング方法。
  11. （１１）被処理基体を収容する真空容器と、この容器内
    にエッチング用ガスを導入する手段と、上記容器内に膜
    形成用ガスを導入する手段と、前記容器内を排気する手
    段と、前記被処理基体に対し該基体の被処理面と略垂直
    に光若しくはＸ線を照射する手段とを具備し、前記エッ
    チング用ガス及び膜形成用ガスの少なくとも一方は前記
    容器とは別室で予め励起されていることを特徴とする表
    面処理装置。
  12. （１２）前記被処理基体に対し、光若しくはＸ線の通過
    部及び非通過部からなる所望パターンが形成されたマス
    クを介して前記光若しくはＸ線を照射し、該照射部を選
    択的にエッチングすることを特徴とする特許請求の範囲
    第１１項記載のドライエッチング装置。
  13. （１３）前記被処理基体の処理面上にエッチングマスク
    を形成しておき、該マスクの形成されていない部分を選
    択的にエッチングすることを特徴とする特許請求の範囲
    第１１項記載のドライエッチング装置。
  14. （１４）前記光若しくはＸ線の照射により、膜形成用ガ
    スが励起されて前記被処理基体上に薄膜を形成すること
    を特徴とする特許請求の範囲第１１項記載のドライエッ
    チング装置。
  15. （１５）前記エッチング用ガスは、ハロゲンガス、ハロ
    ゲンを含むガス或いはハロゲンガスと窒素若しくは酸素
    との混合ガスであることを特徴とする特許請求の範囲第
    １１項記載のドライエッチング装置。
  16. （１６）前記膜形成用ガスは、炭素及び酸素の少なくと
    も一方を含むガスであることを特徴とする特許請求の範
    囲第１１項記載のドライエッチング装置。
  17. （１７）前記膜形成用ガスは、有機シラン類、有機ゲル
    マニウム類、有機ガリウム類、有機ホスフィン類、有機
    ボラン類、有機アルシン等の有機金属化合物、若しくは
    そのハロゲン誘導体、或いはシラン、アルシン、ホスフ
    ィン類であることを特徴とする特許請求の範囲第１１項
    又は第１６項記載のドライエッチング装置。
  18. （１８）前記光若しくはＸ線は、前記被処理基体上に堆
    積する薄膜を溶発するか、或いは前記活性な種と上記薄
    膜との反応を促進する波長を有することを特徴とする特
    許請求の範囲第１１項記載のドライエッチング装置。
  19. （１９）前記エッチング用ガス及び膜形成用ガスの励起
    は、光若しくは高周波励起により行うことを特徴とする
    特許請求の範囲第１１項記載のドライエッチング装置。
  20. （２０）前記被処理基体は、前記光若しくはＸ線の照射
    方向に直交し、且つ相互に直交するＸ、Ｙ方向に走査さ
    れることを特徴とする特許請求の範囲第１１項記載のド
    ライエッチング装置。
  21. （２１）前記光若しくはＸ線の照射光路は、真空排気さ
    れていることを特徴とする特許請求の範囲第１１項記載
    のドライエッチング装置。
  22. （２２）前記エッチング用ガス或いは膜形成用ガスの励
    起領域と前記真空容器とは、同一真空か、或いは差動排
    気されていることを特徴とする特許請求の範囲第１１項
    記載のドライエッチング装置。
JP59197904A 1984-09-21 1984-09-21 ドライエツチング方法及び装置 Pending JPS6175529A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP59197904A JPS6175529A (ja) 1984-09-21 1984-09-21 ドライエツチング方法及び装置
US06/774,721 US4668337A (en) 1984-09-21 1985-09-11 Dry-etching method and apparatus therefor
EP85306563A EP0175561B1 (en) 1984-09-21 1985-09-16 Dry-etching method and apparatus therefor
DE8585306563T DE3585654D1 (de) 1984-09-21 1985-09-16 Trockenaetzverfahren und anordnung dafuer.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59197904A JPS6175529A (ja) 1984-09-21 1984-09-21 ドライエツチング方法及び装置

Publications (1)

Publication Number Publication Date
JPS6175529A true JPS6175529A (ja) 1986-04-17

Family

ID=16382209

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59197904A Pending JPS6175529A (ja) 1984-09-21 1984-09-21 ドライエツチング方法及び装置

Country Status (4)

Country Link
US (1) US4668337A (ja)
EP (1) EP0175561B1 (ja)
JP (1) JPS6175529A (ja)
DE (1) DE3585654D1 (ja)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61278146A (ja) * 1985-06-03 1986-12-09 Toshiba Corp 光処理方法
US6077718A (en) * 1985-07-23 2000-06-20 Canon Kabushiki Kaisha Method for forming deposited film
US5261961A (en) * 1985-07-23 1993-11-16 Canon Kabushiki Kaisha Device for forming deposited film
US5769950A (en) * 1985-07-23 1998-06-23 Canon Kabushiki Kaisha Device for forming deposited film
JP2635021B2 (ja) * 1985-09-26 1997-07-30 宣夫 御子柴 堆積膜形成法及びこれに用いる装置
US4786361A (en) * 1986-03-05 1988-11-22 Kabushiki Kaisha Toshiba Dry etching process
US4793897A (en) * 1987-03-20 1988-12-27 Applied Materials, Inc. Selective thin film etch process
US4967152A (en) * 1988-03-11 1990-10-30 Ultra-Probe Apparatus including a focused UV light source for non-contact measurement and alteration of electrical properties of conductors
US4855015A (en) * 1988-04-29 1989-08-08 Texas Instruments Incorporated Dry etch process for selectively etching non-homogeneous material bilayers
JPH0622218B2 (ja) * 1988-08-06 1994-03-23 富士通株式会社 エッチング方法
US5015330A (en) * 1989-02-28 1991-05-14 Kabushiki Kaisha Toshiba Film forming method and film forming device
GB2234631B (en) * 1989-07-27 1993-02-17 Stc Plc Selective etching of insulating materials
EP0418540A3 (en) * 1989-08-11 1991-08-07 Sanyo Electric Co., Ltd. Dry etching method
US5254215A (en) * 1989-08-11 1993-10-19 Sanyo Electric Co., Ltd. Dry etching method
US5084125A (en) * 1989-09-12 1992-01-28 Matsushita Electric Industrial Co., Ltd. Apparatus and method for producing semiconductor substrate
US5002632A (en) * 1989-11-22 1991-03-26 Texas Instruments Incorporated Method and apparatus for etching semiconductor materials
US5318662A (en) * 1989-12-20 1994-06-07 Texas Instruments Incorporated Copper etch process using halides
DE69032089T2 (de) * 1989-12-20 1998-06-25 Texas Instruments Inc Kupfer-Aetzverfahren mit Hilfe von Haliden
KR910016054A (ko) * 1990-02-23 1991-09-30 미다 가쓰시게 마이크로 전자 장치용 표면 처리 장치 및 그 방법
EP0706088A1 (en) * 1990-05-09 1996-04-10 Canon Kabushiki Kaisha Photomask for use in etching patterns
JPH0464234A (ja) * 1990-07-04 1992-02-28 Mitsubishi Electric Corp 配線パターンの形成方法
US5273609A (en) * 1990-09-12 1993-12-28 Texas Instruments Incorporated Method and apparatus for time-division plasma chopping in a multi-channel plasma processing equipment
FR2675309A1 (fr) * 1991-03-22 1992-10-16 Siemens Ag Procede pour eliminer localement des couches isolantes transparentes aux ultraviolets, situees sur un substrat semiconducteur.
DE4203804C2 (de) * 1991-03-22 1994-02-10 Siemens Ag Verfahren zur Herstellung von Kontakten auf einer mit einer UV-transparenten Isolationsschicht bedeckten leitenden Struktur in höchstintegrierten Schaltkreisen
US6146135A (en) * 1991-08-19 2000-11-14 Tadahiro Ohmi Oxide film forming method
JPH06232099A (ja) 1992-09-10 1994-08-19 Mitsubishi Electric Corp 半導体装置の製造方法，半導体装置の製造装置，半導体レーザの製造方法，量子細線構造の製造方法，及び結晶成長方法
EP0591559B1 (de) * 1992-09-28 1996-03-06 Schablonentechnik Kufstein Aktiengesellschaft Verfahren und Vorrichtung zum Gravieren von Rundschablonen
JPH1180975A (ja) * 1997-09-04 1999-03-26 Speedfam Co Ltd プラズマエッチング装置の耐食システム及びその方法
JP3322181B2 (ja) * 1997-09-17 2002-09-09 インターナショナル・ビジネス・マシーンズ・コーポレーション ドライエッチング方法および装置
JP2000208487A (ja) * 1999-01-11 2000-07-28 Speedfam-Ipec Co Ltd 局部エッチング装置及び局部エッチング方法
JP4169854B2 (ja) * 1999-02-12 2008-10-22 スピードファム株式会社 ウエハ平坦化方法
US6569775B1 (en) 1999-03-30 2003-05-27 Applied Materials, Inc. Method for enhancing plasma processing performance
JP3664033B2 (ja) * 2000-03-29 2005-06-22 セイコーエプソン株式会社 セラミックスの製造方法およびその製造装置
US20090155487A1 (en) * 2007-12-13 2009-06-18 International Business Machines Corporation Ultraviolet uv photo processing or curing of thin films with surface treatment
JP5710645B2 (ja) * 2010-12-17 2015-04-30 タツモ株式会社 パターニング方法
US9859127B1 (en) * 2016-06-10 2018-01-02 Lam Research Corporation Line edge roughness improvement with photon-assisted plasma process

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4123663A (en) * 1975-01-22 1978-10-31 Tokyo Shibaura Electric Co., Ltd. Gas-etching device
JPS52127765A (en) * 1976-04-19 1977-10-26 Fujitsu Ltd Plasma etching method
US4183780A (en) * 1978-08-21 1980-01-15 International Business Machines Corporation Photon enhanced reactive ion etching
JPS55113329A (en) * 1979-02-23 1980-09-01 Chiyou Lsi Gijutsu Kenkyu Kumiai Light dry etching
JPS5933830A (ja) * 1982-08-20 1984-02-23 Toshiba Corp ドライエツチング方法
JPS59207631A (ja) * 1983-05-11 1984-11-24 Semiconductor Res Found 光化学を用いたドライプロセス装置
JPH0622212B2 (ja) * 1983-05-31 1994-03-23 株式会社東芝 ドライエッチング方法

Also Published As

Publication number Publication date
DE3585654D1 (de) 1992-04-23
EP0175561A2 (en) 1986-03-26
EP0175561B1 (en) 1992-03-18
EP0175561A3 (en) 1988-04-27
US4668337A (en) 1987-05-26

Similar Documents

Publication Publication Date Title
JPS6175529A (ja) ドライエツチング方法及び装置
EP0714119B1 (en) Pattern forming process and process for preparing semiconductor device utilizing said pattern forming process
US4687544A (en) Method and apparatus for dry processing of substrates
US5110407A (en) Surface fabricating device
US5367139A (en) Methods and apparatus for contamination control in plasma processing
US4689112A (en) Method and apparatus for dry processing of substrates
US4699689A (en) Method and apparatus for dry processing of substrates
US4529475A (en) Dry etching apparatus and method using reactive gases
JPS6173332A (ja) 光処理装置
US4844774A (en) Phototreating method and apparatus therefor
JP2724165B2 (ja) 有機化合物膜の除去方法及び除去装置
EP1187171B1 (en) Processor and method for processing
JPH0691048B2 (ja) 基板乾処理の方法および装置
JP2966036B2 (ja) エッチングパターンの形成方法
JPH0363808B2 (ja)
JPH01211921A (ja) ドライエッチング装置
JPS60165724A (ja) ドライエツチング方法
JPH06224183A (ja) プラズマ利用装置
JPH03155621A (ja) ドライエッチング方法
JP2667930B2 (ja) 微細加工方法及び装置
KR920007449B1 (ko) 반도체가공에 있어서의 표면처리방법 및 그 장치
JPS61161722A (ja) 光励起エツチング方法及びエツチング装置
JPH02183530A (ja) 半導体素子の作製方法
JPH0712033B2 (ja) イオンビ−ムによる微細パタ−ン形成法
JPH05175176A (ja) 微細パターン形成方法