JPS5933830A - ドライエツチング方法 - Google Patents

ドライエツチング方法

Info

Publication number
JPS5933830A
JPS5933830A JP14331982A JP14331982A JPS5933830A JP S5933830 A JPS5933830 A JP S5933830A JP 14331982 A JP14331982 A JP 14331982A JP 14331982 A JP14331982 A JP 14331982A JP S5933830 A JPS5933830 A JP S5933830A
Authority
JP
Japan
Prior art keywords
wave length
rays
etching
etched
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14331982A
Other languages
English (en)
Inventor
Haruo Okano
晴雄 岡野
Yasuhiro Horiike
靖浩 堀池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP14331982A priority Critical patent/JPS5933830A/ja
Publication of JPS5933830A publication Critical patent/JPS5933830A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 本発明は、プラズマを用いない無損傷のドライエツチン
グ方法に関する。
〔従来技術とその問題点〕
近年、集積回路は微細化の一途をたどり、最近では、最
小パターン寸法が１〜２μｍの超ＬＳＩも試作開発され
る至っている。この超微細加工には。
プラズマエツチング技術は不可欠のものになってきてい
る。この技術は９通常、平行平板型電極を有する反応容
器にＣＦ４などの反応性ガスを導入し。
１３、５６　ＭＨｚなどの高周波電力を印加する電極（
陰極）上に試料を置いてグロー放電を生じせしめ。
このガスプラズマからの正イオンを陰極上に生じる陰極
降下電圧により加速して試料に衝撃し、これをエツチン
グするもので９反応性イオンエツチング（Ｉ’ＬＩＥ）
と呼ばれ、微細加工技術の主流となってきている。しか
し、この種のエツチング方法は被エツチング材料がプラ
ズマ中にｌｉケかれているだめに、イオン、電子力どの
荷電粒子の帯電によるゲート酸化膜の破壊やンフ）Ｘ線
などによる閾値電圧のシフト、酸化膜中へのトラップ誘
起の他。
チャンバ内壁からのメタル汚染など９種々のラジエーシ
ョンダメージを生じる。これらのラジエーションダメー
ジには、デバイスの超ＬＳＩ化にとって致命傷となる要
因が多々含まれており、無ダメージのエツチング技術が
切望されている。
〔発明の目的〕
本発明の目的はプラズマを用いない無損傷のドライエツ
チング方法を提供するものである。
〔発明の概要〕
本発明は、ＣＩ２などの反応性ガス雰囲気下に置かれた
被エツチング材料に同時に、波長ａｓｏｎｍ以下の紫外
光を照射することにより、エツチングするものである。
〔発明の効果〕
本発明によればプラズマを用いたい比較的低温で無ダメ
ージのドライエツチングが可能となる。
［発明の実施例〕 第１図は２本発明の一実施例を説明するための図である
。サセプタ（１）上の被エツチング材料９例えば、リン
添加多結晶シリコン（２）が０１２雰囲気下に置かれ２
例えば、水銀−Ｘｅランプ（４）より発せられた波長２
４０〜３６０　ｎｍの紫外光をレンズ（３）によりフォ
ーカスして、試料に照射する。可視より長波長の光は、
フィルタ（８）によりカットされている。
Ｃ１２の吸収ピークは、波長３３０　ｎｍ付近にあり。
この波長の光は非常に高い量子効率でＣＩ２を光解離す
ることが知られている。しだがって、光路内にあるＣＩ
２分子１ｄ　、活性なＣＩ原子となり、リン添加多結晶
シリコンをエツチングする。例えば、　Ｃ１２１、□Ｔ
ｏｒｒの圧力下でのリン添加多結晶シリコンのエツチン
グ速度は、　　１０００Ａ／ｍｉｎであった。まだ。
熱電対（Ｃ、Ａ）に直接光を照射１７て温度を測定した
結果、熱電対が完全にフローティングの状態で１２０℃
、サセプタにふれた状態で５０°Ｃ前後であり。
先述のレーザ照射における場合に比較して低温でエツチ
ングされることを確認した。したがって。
通常の坐導体プロセスに用いられるレジストヲマスクに
してエツチングすることも可能である。第２図は実際に
レジスト（９）をマスクにして、リン添加多結晶シリコ
ン０υをエツチングした例であり気相中で光解離したＣ
Ｉ原子により等方的にエツチングされる。口２はシリコ
ン基板、（ＩＩ）は２酸化硅素層である。なお、生成し
たＣＩ原子の寿命は、極めて短かいため、第１図におい
て、光をデフォーカスにした場合には、試料表面へ拡散
中に、互いに再結合、あるいは０１２分子と衝突してエ
ネルギを失ない、エツチング能力が低下する。したがっ
て。
実用的なエツチング速度を得るには、　ＣＩ原子をでき
るだけ試料表面近くで生成することが必要であり、レン
ズによるフォーカスが有効である０第３図は１本発明に
より異方性エツチングを達成した例である。本実施例で
は、Ｃ１２に０２を添加した場合であり、光照射により
生成したオゾンは、リン添加多結晶シリコンを速やかに
酸化する。しかし光照射部では２例えば９表面に形成し
た５ｉＣ１２による光吸収により５ｔＣ１２＋ｓ＋ｃｔ
２→Ｓ　ｉ　十Ｓ　１ｃ１４などの反応が促進される結
果、酸化とエツチングの競争反応によりエツチングが進
行するが、側壁においては、このような光照射によるエ
ツチングの促進は起らず、サイドエツチングが防止され
る。０２の代りにＨ２，ＣＨ４，ＣＣＩＸＦｙ、　ＣＢ
ｒＦ３などのガスを添加しても異方性エツチングが達成
された。以上の実施例では、リン添加多結晶シリコンに
ついて説明したが、この他、ＡＩ、Ａ１合金、　Ｔａ、
　Ｍｏ、　Ｗ、あるいはシリサイド化合物に対しても同
様の効果が認められた。本発明によれば、プラズマを用
いたエツチングと異なり、ウェハに対する無ダメージの
エツチングが達成される。
【図面の簡単な説明】
第１図は９本発明の一実施例を説明するための図、第２
図及び第３図はエツチング形状を示す断面図でおる。 （１）・・・サセプタ　　　　（２）・被エツチング材
料（３）・・レンズ　　　　　（４）・・・光源（５）
・・フォーカス点（６）・・・デフォーカス点（７）・
光路（８）・・・赤外線カットフィルタａυ・−Ｓ　Ｉ
０２　　　　　　　　Ｈ−Ｓ　ｉ（１３）　　オゾンに
よる酸化層　　（９）　　レジスト（ｌＯ）・・・リン
添加多結晶シリコン（７３１７）代理人　弁理士　則　
近　憲　佑（ほか１名） 第　　１　　図

Claims (4)

    【特許請求の範囲】
  1. （１）被エツチング材料を反応性ガスに晒すとともに波
    長３　ｆ３　Ｑ　ｎｍ以下の紫外光を集光してエツチン
    グすることを特徴とするドライエツチング方法。
  2. （２）反応性ガスはハロゲン元素又は炭素及びハロゲン
    元素を含むガスであることを特徴とする特許請求の範囲
    第１項に記載したドライエツチング方法。
  3. （３）反応性ガスは、０゜、Ｈ２又はメタン系ガスを含
    む混合ガスであることを特徴とする特許請求の範囲第１
    項又は第２項に記載したドライエツチング方法。
  4. （４）被エツチング材料は、単結晶シリコン、不純物添
    加多結晶シリコン、アルミニウム、アルミニウム合金、
    　Ｍｏ、　Ｔａ、Ｗなどの高融点金属あるいはこれらの
    シリサイド化合物であることを特徴とする特許請求の範
    囲第１項、第２項又は第３項に記載したドライエツチン
    グ方法。
JP14331982A 1982-08-20 1982-08-20 ドライエツチング方法 Pending JPS5933830A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14331982A JPS5933830A (ja) 1982-08-20 1982-08-20 ドライエツチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14331982A JPS5933830A (ja) 1982-08-20 1982-08-20 ドライエツチング方法

Publications (1)

Publication Number Publication Date
JPS5933830A true JPS5933830A (ja) 1984-02-23

Family

ID=15336011

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14331982A Pending JPS5933830A (ja) 1982-08-20 1982-08-20 ドライエツチング方法

Country Status (1)

Country Link
JP (1) JPS5933830A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60216549A (ja) * 1984-04-12 1985-10-30 Fuji Electric Corp Res & Dev Ltd 半導体装置の製造方法
JPS60216558A (ja) * 1984-04-12 1985-10-30 Fuji Electric Corp Res & Dev Ltd 表面洗浄方法
JPS60254619A (ja) * 1984-05-30 1985-12-16 Fujitsu Ltd エツチング方法
JPS622622A (ja) * 1985-06-28 1987-01-08 Nec Corp 表面処理方法
US4668337A (en) * 1984-09-21 1987-05-26 Kabushiki Kaisha Toshiba Dry-etching method and apparatus therefor
JPS63250475A (ja) * 1987-03-30 1988-10-18 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン タングステンの異方性エツチング方法
JPH0383337A (ja) * 1989-08-28 1991-04-09 Hitachi Ltd 後処理方法
US7320170B2 (en) * 2004-04-20 2008-01-22 Headway Technologies, Inc. Xenon ion beam to improve track width definition

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50130370A (ja) * 1974-04-01 1975-10-15
JPS55113329A (en) * 1979-02-23 1980-09-01 Chiyou Lsi Gijutsu Kenkyu Kumiai Light dry etching
JPS5863136A (ja) * 1981-10-09 1983-04-14 Seiko Epson Corp 光ドライエツチング装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50130370A (ja) * 1974-04-01 1975-10-15
JPS55113329A (en) * 1979-02-23 1980-09-01 Chiyou Lsi Gijutsu Kenkyu Kumiai Light dry etching
JPS5863136A (ja) * 1981-10-09 1983-04-14 Seiko Epson Corp 光ドライエツチング装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60216549A (ja) * 1984-04-12 1985-10-30 Fuji Electric Corp Res & Dev Ltd 半導体装置の製造方法
JPS60216558A (ja) * 1984-04-12 1985-10-30 Fuji Electric Corp Res & Dev Ltd 表面洗浄方法
JPS60254619A (ja) * 1984-05-30 1985-12-16 Fujitsu Ltd エツチング方法
US4668337A (en) * 1984-09-21 1987-05-26 Kabushiki Kaisha Toshiba Dry-etching method and apparatus therefor
JPS622622A (ja) * 1985-06-28 1987-01-08 Nec Corp 表面処理方法
JPS63250475A (ja) * 1987-03-30 1988-10-18 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン タングステンの異方性エツチング方法
JPH0383337A (ja) * 1989-08-28 1991-04-09 Hitachi Ltd 後処理方法
US7320170B2 (en) * 2004-04-20 2008-01-22 Headway Technologies, Inc. Xenon ion beam to improve track width definition

Similar Documents

Publication Publication Date Title
US4699689A (en) Method and apparatus for dry processing of substrates
EP0714119B1 (en) Pattern forming process and process for preparing semiconductor device utilizing said pattern forming process
JP2004517475A (ja) イオン注入後にフォトレジストを除去するための処理方法
US4741800A (en) Etching method for the manufacture of a semiconductor integrated circuit
JPS5933830A (ja) ドライエツチング方法
JPH04159718A (ja) ハロゲン化物質使用の銅エッチング工程
JPH0464234A (ja) 配線パターンの形成方法
JPS6211493B2 (ja)
JPS5990930A (ja) ドライエツチング方法及び装置
JPS5986222A (ja) ドライエツチング方法
JPS5936257B2 (ja) レジスト材料の剥離方法
JPS6049630A (ja) 半導体装置の製造方法
JP2978620B2 (ja) レジスト膜のアッシング装置
JPH01189123A (ja) 高分子樹脂被膜の除去方法
JPS61265819A (ja) 基板乾処理の方法および装置
JPS60198827A (ja) レ−ザ−ビ−ムエツチング法
JPH07169743A (ja) 表面処理方法
JP2615070B2 (ja) エツチング方法
JPH02102528A (ja) アッシング方法
JP2968138B2 (ja) ドライエッチング方法
JPH03105919A (ja) 半導体装置の製造方法
JPH0590153A (ja) 有機化合物膜の除去方法及びそのための装置
JPS59129425A (ja) ドライエツチング装置
JPS60260131A (ja) 異方性ドライエツチング方法
JPS6191930A (ja) 半導体基板の清浄方法