JPS5986222A - ドライエツチング方法 - Google Patents

ドライエツチング方法

Info

Publication number
JPS5986222A
JPS5986222A JP19588282A JP19588282A JPS5986222A JP S5986222 A JPS5986222 A JP S5986222A JP 19588282 A JP19588282 A JP 19588282A JP 19588282 A JP19588282 A JP 19588282A JP S5986222 A JPS5986222 A JP S5986222A
Authority
JP
Japan
Prior art keywords
etching
etched
mask
light
etching method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19588282A
Other languages
English (en)
Inventor
Haruo Okano
晴雄 岡野
Yasuhiro Horiike
靖浩 堀池
Makoto Sekine
誠 関根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP19588282A priority Critical patent/JPS5986222A/ja
Publication of JPS5986222A publication Critical patent/JPS5986222A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 本発明は、プラズマを用いない無損傷の異方性ドライエ
ツチング方法に関する。
〔従来技術とその問題点〕
近年、集積回路は微細化の一途をたどり、最近では、最
小パターン寸法が1〜2knの超LSIも試作開発され
る至っている。この超微細加工には、きている。この技
術は、通常、平行平板型電極を有する7応容?−にCF
4などの反応性ガスを導入し、1:356 MHzなど
の高周波′酩力を印加する餉、極(陰極)上に試料を置
いてグロー放電を生じせしめ、このガスプラズマからの
正イオンを陰極上に生じる陰極降下−圧によシ加速して
試料に衝撃し、これをエツチングするもので、反応性イ
オンエツチング(RIE)と呼ばれ、微細加工技術の主
流となってきている。しかし、この神のエツチング方法
は被エツチング材料がプラズマ中に置かれているために
、イオン、電子などの荷電粒子の帯電によるゲート酸化
膜の破壊やソフ)XIなどによる閾値電圧のシフト、酸
化膜中へのトラップ訪起の他、チャンバ内壁からのメタ
ル汚染など、糎々のラジエーションダメージを生じる。
これらのラジエーションダメージには、デバイスの超L
SI化にとって致命傷となる要因が多々含まれており、
無ダメージのエツチング技術が切望されている。
〔発明の目的〕
本発明の目的はプラズマを用いない無損傷の異方性ドラ
イエツチング方法を提供するものである。
〔発明の概要〕
本発明は、C1,などの反応性ガス界囲気下に置かれた
被エツチング材料に同時に、紫外、又は遠紫外光を照射
することによりエツチングするに際し、エツチングマス
クとして、前記照射光を充分吸収、又は反射する材料を
用いてエツチングするものである。
〔発明の効果〕
本発明によればプラズマを用いない比較的低温で無ダメ
ージの異方性ドライエツチングが可能となる。
〔発明の実施例〕
第1図は、本発明の一実施例を説明するための図である
。サセプタ(1)上の被エツチング材料、例えば、リン
添加多結晶シリコン(2)がC11雰囲気下に置かれ、
例えば、水銀−Xeランプ(4)より発せられた波長2
40〜360 nmの紫外光をレンズ(3)にょシフオ
ーカスして、試料に照射する。可視よシ長波長の光は、
フィルタ(8)によりカットされている。
CI=の吸収ピークは、波長330 nm付近にあり、
この波長の光は非常に高い量子効率でC11を光解離す
ることが知られている。したがって、光路内にあるCI
、分子は、活性なCI原子”となシ、リン添加多結晶シ
リコンをエツチングする。例えば、CI。
10Torrの圧力下でのリン添加多結晶シリコンのエ
ツチング速度は、5001/minであった。また、熱
電対(C,A)に直接光を照射して温度を測定した結果
、熱電対が完全にフローティングの状態で120℃、サ
セプタにふれた状態で50’C前後であシ、先述のレー
ザ照射における場合に比較して低温でエツチングされる
ことを確認した。したがって、通常の牛導体プロセスに
用いられるレジストをマスクにしてエツチングすること
も可能である。
第2図は、基板温度を変えた場合のP添加多結晶シリコ
ツ曲線A1アンドープ多結晶シリコ7曲111Bのエツ
チング速度の変化を示したものである。
この場合のCI、圧力は10Torrであり、200W
Hg−Xeランプを用いた。その結果、両者共顕著な基
板温度依存性を示すことから、表面に吸着したc1□に
対する光解離で生じた励起されたc+JM子が主なエツ
チング種であると結論される。30℃〜200℃の範囲
において、アンドープ多結晶8iのエツチング速度がC
I、の熱脱離に起因して単調に減少するのに対し、P添
加多結晶8iにおいては、温度上昇によるPの引抜き現
象のため30’〜150℃の範囲でエツチング速度は増
加する。第3図(、)及び第4図(、)はそれぞれ、熱
酸化8i01(9)C4をマスクにして、C1@ 10
Torrの圧力下において、Hg−Xe照射によシエッ
チングしたP添加Ql、アンドープ多結晶1!19シリ
コンの断面構造を示している。その結果、P添加多結晶
シリコンの場合には、等方的に、アンドープの場合には
、810.と多結晶シリコンとの界面に異常な穴(11
が見られるものの異方的にエツチングされることが見出
された。一方、第3図(b)及び第4図(b)は、Al
03Q1をマスクにして、同一条件でエツチングした場
合のエツチング断面であJ)、10Torrという筒圧
力下であるにもかかわらず両者共アンダヵットのない垂
直形状が得られることを確認した。この結果は、第4図
(、)に示したアンドープ多結晶8i(1つの穴(16
1の発生原因がStO,マスクaaを透過してきた紫外
光が多結晶1内にまで浸透してSt−別結合を励起し、
壁に吸着して光解離したC1原子と反応する結果生じる
と推察できる。一方、SIO,マスクのリン添加多結晶
シリコン(第3図(、) )の場合の大きなアンダカッ
トは、PとCIとの反応性が大きく、容易にPct、な
どの揮発性ガスを形成するため、第4図(、)の穴uQ
の形成は速やかに進行するということの他に、光照射に
よる基板温度上昇効果により、CI。
の表面移動によって、CI、はマスク下に達し、マスク
を透過してきた光によシ分解されてCIを生じ、多結晶
シリコンをエツチングするために生じると考えられる。
以上述べた事実から、紫外光を吸収、又は反射する拐料
をエツチングマスクに選ぶことによシ、プラズマを用い
ない無伊傷の異方性エツチングが達成できる。なおエツ
チングマスクの光吸収端が2.5 eV 、すなわち光
波長に直L7て約5000久以下の拐料がよシ肩効であ
った。まだ、これらの材料を1部に含んだ絶縁物の積層
構造のマスクも同様に効果が認められた。
なお、生成したCI原子の寿命は、極めて短かいため、
第1図において、光をデフォーカスにした場合には、試
料表面へ拡散中に、互いに再結合、あるいはCI、分子
と衝突してエネルギを失ない、エツチング能力が低下す
る。したがって、実用的なエツチング速度を得るには、
CI原子をできるだけ試料表面近くで生成することが必
安であり、レンズによるフォーカスが有効である。また
、実際のエツチングは、シリンドリカルレンズにより、
ウェハ径よりも大きくフォーカスしてこれを、ウェハ全
面に一様に走査することにより均一なエツチングが達成
された。
本発明の他の実施例としてはCI、にO3を添加した場
合があり、光照射によシ生成したオゾンは、リン添加多
結晶シリコンを速やかに酸化する。しかし光照射部では
、例えば、表面に形成した8iC1tによる光吸収によ
り8iCL1 + 5tct、→8i + 8iCI4
などの反応が促進される結果、酸化とエツチングの競争
反応によりエツチングが進行するが、側壁においては、
このような光照射によるエツチングの促進は起らず、サ
イドエツチングが防止される。
010代りにH,、CH,、CC1,py、 CBrF
、などのガスを添加しても異方性エツチングが達成され
た。以上の実施例では、リン添加多結晶シリコンについ
て説明したが、この他、AI、A1合金、Ta 、 M
o、 W。
あるいはシリサイド化合物に対しても同様の効果が認め
られた。本発明によれば、プラズマを用いたエツチング
と異なシ、ウエノ・に対する無ダメージのエツチングが
達成される。
【図面の簡単な説明】
第1図は、光照射による本発明の一実施例を説明するだ
めの図、第2図は基板温度とエツチング量の関係を示す
特性図、第3図及び第4図は本発明によるエツチング状
況を示す断面図である。 (1)・・・試料台、(2)・・・被エツチング材料、
(3)・・・レンズ、(4)・・・lig −Xeなど
の紫外光源、(5)・・・光照射点、(6)・・・光路
、(力・・・CI、分子、(8し・フィルタ、(9)(
141・・・8i01マスク、(tl・・・P添加多結
晶シリコン、UυQ′D・・・SiOx 、(12)(
18)・・・Si基板、住9・・・アンドープ多結晶シ
リコン、α訃・・異常な穴、θ3ul・・・AIマスク
。 第  1 図 第2図 冬板五度(τ) 第3図 第4図

Claims (5)

    【特許請求の範囲】
  1. (1)エツチングマスクがパターン形成された被エツチ
    ング材料を少なくともハロゲン元素を含む反応性ガスに
    晒らすとともに、同時に、紫外、又は遠紫外光を照射し
    てエツチングするに際し、前記エツチングマスクは、該
    マスクの厚み内において、前記照射光を充分吸収するか
    、あるいd:反射することを特徴とするドライエツチン
    グ方法。
  2. (2)前記エツチングマスクは、その光吸収端が25e
    V以下である半導体、金属、あるいは、少なくともこれ
    らの1部を含む絶縁体との層状拐料であることを特徴と
    する特許請求の範囲第1項記載のドライエツチング方法
  3. (3)被エツチング材料は、単結晶シリコン、不純物添
    加多結晶シリコン、アルミニウム、アルミニウム合金、
     Mo、Ta、 Wなどの高融点金属あるいはこれらの
    シリサイド化合物であることを特徴とすエツチング方法
  4. (4)前記照射光は、前記照射光を透過する球面、ある
    いは、シリンドリカルレンズにより被エツチング材料上
    に集光され、且つ、該被エツチング物載のドライエツチ
    ング方法。
  5. (5)前記反応性ガスは、O,、H,、又は、メタン系
    グ方法。
JP19588282A 1982-11-10 1982-11-10 ドライエツチング方法 Pending JPS5986222A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19588282A JPS5986222A (ja) 1982-11-10 1982-11-10 ドライエツチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19588282A JPS5986222A (ja) 1982-11-10 1982-11-10 ドライエツチング方法

Publications (1)

Publication Number Publication Date
JPS5986222A true JPS5986222A (ja) 1984-05-18

Family

ID=16348552

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19588282A Pending JPS5986222A (ja) 1982-11-10 1982-11-10 ドライエツチング方法

Country Status (1)

Country Link
JP (1) JPS5986222A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6189636A (ja) * 1984-10-08 1986-05-07 Semiconductor Energy Lab Co Ltd 光加工方法
JPS61105884A (ja) * 1984-10-29 1986-05-23 Semiconductor Energy Lab Co Ltd 光加工方法
JPS62272541A (ja) * 1986-05-20 1987-11-26 Fujitsu Ltd 半導体基板の表面処理方法
JPH01217921A (ja) * 1988-02-26 1989-08-31 Nippon Telegr & Teleph Corp <Ntt> エツチング法
US5024724A (en) * 1987-03-27 1991-06-18 Sanyo Electric Co., Ltd. Dry-etching method
US5741431A (en) * 1997-05-15 1998-04-21 Industrial Technology Research Institute Laser assisted cryoetching

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55113329A (en) * 1979-02-23 1980-09-01 Chiyou Lsi Gijutsu Kenkyu Kumiai Light dry etching
JPS55118636A (en) * 1979-03-08 1980-09-11 Toshiba Corp Gas etching method and device
JPS5789474A (en) * 1980-11-21 1982-06-03 Hitachi Ltd Detection of final point of etching and apparatus therefor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55113329A (en) * 1979-02-23 1980-09-01 Chiyou Lsi Gijutsu Kenkyu Kumiai Light dry etching
JPS55118636A (en) * 1979-03-08 1980-09-11 Toshiba Corp Gas etching method and device
JPS5789474A (en) * 1980-11-21 1982-06-03 Hitachi Ltd Detection of final point of etching and apparatus therefor

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6189636A (ja) * 1984-10-08 1986-05-07 Semiconductor Energy Lab Co Ltd 光加工方法
JPS61105884A (ja) * 1984-10-29 1986-05-23 Semiconductor Energy Lab Co Ltd 光加工方法
JPS62272541A (ja) * 1986-05-20 1987-11-26 Fujitsu Ltd 半導体基板の表面処理方法
US5024724A (en) * 1987-03-27 1991-06-18 Sanyo Electric Co., Ltd. Dry-etching method
JPH01217921A (ja) * 1988-02-26 1989-08-31 Nippon Telegr & Teleph Corp <Ntt> エツチング法
US5741431A (en) * 1997-05-15 1998-04-21 Industrial Technology Research Institute Laser assisted cryoetching

Similar Documents

Publication Publication Date Title
JPS59220925A (ja) ドライエッチング方法
JPH0777214B2 (ja) 有機物の灰化方法
JPS60105235A (ja) アルミニウムおよびアルミニウム合金の反応性イオンエッチング法
JPH0622222B2 (ja) 光処理装置
JP4818524B2 (ja) 半導体素子の感光膜パターンの形成方法
JPS5986222A (ja) ドライエツチング方法
JPS5990930A (ja) ドライエツチング方法及び装置
US20020011462A1 (en) Method of processing organic antireflection layers
JPS5933830A (ja) ドライエツチング方法
JPS6041229A (ja) 半導体装置の製造方法及びその製造装置
JPH05275402A (ja) 固体表面加工方法
JPH0363209B2 (ja)
JPS60198827A (ja) レ−ザ−ビ−ムエツチング法
JP2968138B2 (ja) ドライエッチング方法
JPH07169743A (ja) 表面処理方法
JPS61240635A (ja) ドライエツチング方法
JPH0363808B2 (ja)
RU2003201C1 (ru) Способ плазмохимического травлени поверхности твердого тела
JPH06275566A (ja) マイクロ波プラズマ処理装置
JPH03155621A (ja) ドライエッチング方法
JPH0423416B2 (ja)
WO1996021235A1 (en) Method of manufacturing a thin, radiotransparent window
JPH06120174A (ja) 半導体装置の製造方法
KR830000573B1 (ko) 플라즈마 에칭에 의한 소자 제조방법
JPS5928156A (ja) 露光マスクの製造方法