JPS61240635A - ドライエツチング方法 - Google Patents

ドライエツチング方法

Info

Publication number
JPS61240635A
JPS61240635A JP8181685A JP8181685A JPS61240635A JP S61240635 A JPS61240635 A JP S61240635A JP 8181685 A JP8181685 A JP 8181685A JP 8181685 A JP8181685 A JP 8181685A JP S61240635 A JPS61240635 A JP S61240635A
Authority
JP
Japan
Prior art keywords
etching
silicon oxide
wafer
oxide film
selectivity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8181685A
Other languages
English (en)
Inventor
Seiichi Baba
馬場 清一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP8181685A priority Critical patent/JPS61240635A/ja
Publication of JPS61240635A publication Critical patent/JPS61240635A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (イ)産業上の利用分野 本発明はウェハ上のシリコン酸化膜をエツチングするド
ライエツチング方法に関するものである。
←)従来の技術 反応性イオンエツチングなどのドライエツチング方法は
エツチング後の膜形状がエツチング液を利用するウェッ
トエツチング法に比べて異方性に優れていることから集
積回路装置の製造工程中に導入されている。例えばシリ
コン(或いはガリウム砒素などの化合物半導体)ウェハ
上のシリコン酸化膜をエツチングする場合では、シリコ
ン酸化膜とシリコン若しくはガリウム砒素ウェハの選択
性はウェットエツチングに比べ非常に悪く、これを解決
するために従来技術では水素などの添加ガス混合比を大
きくすることによって選択性全向上させていた。J 、
glectrochem、 300.126 (197
9)1419頁記載のL 、 M 、 Ephrath
著、 ll5eleat、ive Etch、ingo
f 5ilio。
n Dioxiae  Using Heaot:tv
e  Ion  Btohing  with  0F
4−H2(OF4−H2f有する反応性イオンエツチン
グを使用するシリコン酸化物の選択エツチング)“参照
。しかし、この方法ではエツチング速度の低下があり、
加えて水素濃度の大き過ぎにより被エツチング物質表面
全体にポリマ層が形成されていた。
また0反応性イオンエツチング及びプラズマエツチング
方式では異方性が良いとは言え反応性ガスを用いる限り
分子ラジカルなどによる化学反応が存在するためにある
程度の等方性は避けられない。これより加工精度は0.
5μm〜1.0μmが限界であり、特にプラズマエツチ
ング方式では異方性が達成できない場合も多い。これを
解決する為に従来から1反応性イオンビームエツチング
やイオンミリングなどの方式が用いられてきたが、これ
らの方式では物理的スパッタ効果が旨くその結果として
被エツチング物質層間の選択性が劣ることになる。すな
わち、W方性を高めると選択性が低下し、逆に選択性を
高めると異方性が低下する。
これは広く知られた事実であり、従来技術ではその解決
法が存在しなかった。
例えばシリコン上の酸化シリコン膜(以下S10□7s
iと示す)にOF、ガスを用いてエツチングを行なうと
する。
OF、はプラズマ状態でOF、 、OF;をSIQ、/
Siのエッチャントとして発生し、それ故S i O2
/ 81のエツチングではCF3+、0F3−によりそ
の機構が決定される。これらのエッチャントとS10.
の反応ば(1)式の様に書ける。
’OF3+SiO,−+  81F’r(ga、s)+
00(gas)すなわち、OF、がS10.に吸着され
る確率が高い程、Sin、のエツチング反応は活性化し
エツチング速度は速くなる。
一方、O,F、エッチャントと81との反応は(2)式
の様に書ける。
−OF’、 +Si −+ SiF、 (go、s)+
−0(a、as)・・・・・・(2) (2)式より81のエツチング反応終了後には必ず炭素
のポリマ層が残り、これが保穫膜となりSlのエツチン
グの進行を防ぐように作用する。すなわち、OF、エッ
チャントの吸着確率が大きい程。
Slのエツチング速度は遅くなる。しかしながら。
現実にはOF、エッチャントの吸着量が少ない為に炭素
ポリマ層は薄い。そのため、イオン及び電子の物理的な
スパッタ効果による除去や、弗素原子との再結合による
除去が生じ、炭素ポリマ層はエツチングの保護膜となり
得す、Siのエツチング反応の進行を阻止できない。こ
れがSiO□/S1で高い選択性を得られない要因であ
る。
(ハ)発明が解決しようとする問題点 本発明は上記問題点に鑑みなされたものであり。
半導体ウェハ上のシリコン酸化膜を高選択性及び高異方
性を呈するようにエツチングするドライエツチング方法
を提供しようとするものである。
に)問題点を解決するだめの手段 本発明は支持基板上にシリコン酸化膜を表面に有するシ
リコン若しくは化合物半導体材料よシなるウェハを載せ
、該クエへの前記シリコン酸化膜上に該シリコン酸化膜
に対して実質的に垂直に反応性ガスを付与して該どリコ
ン酸化膜をエツチング グするドライエラチン方法において、前記ウェハは03
℃以下に保持されていることを特徴とするドライエツチ
ング方法である。
ウェハを01℃以下に保持するにはこのウェハを載置す
る試料台を該試料台内部に液体窒素などの蒸気を循環さ
せて冷却することによシ達成できる。
(ホ)作 用 本発明は被エツチング物質である酸化シリコン膜を有す
るクエへをエツチング動作中に01℃以下に冷却してい
るので、酸化シリコン膜内にエツテヤンi十分に吸着さ
せてエツチングを促進させるとともにウェハ上に該ウェ
ハのエツチングを阻止する保咥膜を確実に形成させてウ
ェハと酸化シリコン腺とのエツチングの選択性を高めて
いる。
又1反応性ガスの進行方向に垂直に対面する酸化シリコ
ン膜へのエッチャントの吸着量の増加によりエツチング
が促進され、それに応じて高い異方性を実現できる。
(へ)実施例 本発明方法を実施するため、高効率冷却機構とイオン、
電子照射機構を持つドライエツチング装置を用い、この
装置の反応室内を高真空に排気した後、被エツチング物
質f (1’C以下まで冷却し。
その後、炭素原子及び弗素原子を含む反応性ガス(aF
t  )i、支持板上に載置したウェハ表面の酸化シリ
コンI+’/Cに実質的に垂直に付与してエツチング処
理を行なう。第1図は上記装置の模型図を示し、(1)
は反応炉、(21はアノード、(3)は支持基板。
(4)はウェハ、(5)は高周波源(6)からのパワー
を受けるカソード、(7)はウェハ(4)を冷却するだ
めの液体窒素の併給階、、 (8)(9)は反[r炉(
1)内に導入される反応性ガス(OF、、H,)を格納
するタンク、 (In)はパルプである。0BAEウエ
ハ上に酸化シリコン膜を付設しこの酸化シリコン膜の一
部を選択的に上記反応性ガスを用いてエツチングする条
件として、高周波電力を13.56MHzで23W/f
fl。
ガス圧力?[1,05)−ル、又エツチング物質温度を
一50℃にそれぞれ選定した場合1選択比400℃を超
えると十分な選択比が得られなくなる。
第3図は酸化シリコン膜のエツチング速度の対圧力特性
を示し1図示の特性■)(Q)はウニハラ−50℃に冷
却した場合とこのような冷却を施こさない場合を示して
いる。冷却時のエツチングスピードは約2倍になる(O
F4の70−レートは33 Ca2分)。
他の実施例としてウェハ材をシリコン単結晶として、上
記と同じ条件で選択性を調べたところ。
5〜10程度の選択比を得ることができた。これは、ウ
ェハ材を冷却水で冷却する従来例では選択性が得られて
いないのに比べて評価できる。
(ト)発明の効果 本発明は被エツチング物質であるウェハ上の酸化シリコ
ン膜を選択的にドライエツチングするときにウェハを十
分低温(0℃以下)に設定して。
酸化シリコン膜中へのエッチャントの吸着lを増大させ
酸化シリコン膜のエツチングを促進させると共に、ウニ
八表面にエツチングを阻止する膜の形成を促進させるよ
うにしているので、エツチングの選択性を大巾に改善す
ることができる。又。
エッチャントを垂直に受ける酸化シリコン膜のエツチン
グが促進される結果として反応性ガスの進行方向に平行
な側面へのエツチングとの比、即ち異方性をも改善でき
る。
【図面の簡単な説明】 第1図は本発明方法を適用するエツチング装置の模型図
、第2図は被エツチング物質の選択比の温度特性図、第
3図はエツチング速度の圧力特性図である。 (3)・・・支持基板、(4)・・・ウェハ、(1)・
・・反応炉。

Claims (1)

    【特許請求の範囲】
  1. (1)支持基板上にシリコン酸化膜を表面に有するシリ
    コン若しくは化合物半導体材料よりなるウェハを載せ、
    該ウェハの前記シリコン酸化膜上に該シリコン酸化膜に
    対して実質的に垂直に反応性ガスを付与して該シリコン
    酸化膜をエッチングするドライエッチング方法において
    、前記ウェハは0℃以下に保持されていることを特徴と
    するドライエッチング方法。
JP8181685A 1985-04-17 1985-04-17 ドライエツチング方法 Pending JPS61240635A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8181685A JPS61240635A (ja) 1985-04-17 1985-04-17 ドライエツチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8181685A JPS61240635A (ja) 1985-04-17 1985-04-17 ドライエツチング方法

Publications (1)

Publication Number Publication Date
JPS61240635A true JPS61240635A (ja) 1986-10-25

Family

ID=13757016

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8181685A Pending JPS61240635A (ja) 1985-04-17 1985-04-17 ドライエツチング方法

Country Status (1)

Country Link
JP (1) JPS61240635A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62144330A (ja) * 1985-12-19 1987-06-27 Nec Corp 反応性スパツタエツチング方法
JPH01103836A (ja) * 1987-07-02 1989-04-20 Toshiba Corp ドライエッチング方法およびドライエッチング装置
JPH05304116A (ja) * 1991-07-17 1993-11-16 Hitachi Ltd ドライエッチング装置
JP2016122774A (ja) * 2014-12-25 2016-07-07 東京エレクトロン株式会社 エッチング処理方法及びエッチング処理装置
JP2017011255A (ja) * 2015-06-23 2017-01-12 東京エレクトロン株式会社 エッチング処理方法及びプラズマ処理装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62144330A (ja) * 1985-12-19 1987-06-27 Nec Corp 反応性スパツタエツチング方法
JPH01103836A (ja) * 1987-07-02 1989-04-20 Toshiba Corp ドライエッチング方法およびドライエッチング装置
JPH05304116A (ja) * 1991-07-17 1993-11-16 Hitachi Ltd ドライエッチング装置
JP2016122774A (ja) * 2014-12-25 2016-07-07 東京エレクトロン株式会社 エッチング処理方法及びエッチング処理装置
JP2017011255A (ja) * 2015-06-23 2017-01-12 東京エレクトロン株式会社 エッチング処理方法及びプラズマ処理装置

Similar Documents

Publication Publication Date Title
JP2669460B2 (ja) エツチング方法
US5015331A (en) Method of plasma etching with parallel plate reactor having a grid
US4734157A (en) Selective and anisotropic dry etching
JPH05247673A (ja) 酸化物部分および窒化物部分を含む被処理体のエッチング方法
GB2069936A (en) Two-step plasma etching process
JP3336975B2 (ja) 基板処理方法
JPS59100539A (ja) 半導体装置の製造方法
US4162185A (en) Utilizing saturated and unsaturated halocarbon gases in plasma etching to increase etch of SiO2 relative to Si
JP3006048B2 (ja) ドライエッチング方法
JPS61240635A (ja) ドライエツチング方法
JP3094470B2 (ja) ドライエッチング方法
JPH05152255A (ja) ドライエツチング方法
JPS63141316A (ja) 表面処理方法
JPS59222933A (ja) エツチング方法
KR20220022881A (ko) 에칭 방법 및 플라즈마 처리 장치
JPH01200628A (ja) ドライエッチング方法
JP6569578B2 (ja) プラズマエッチング方法
JPS60246636A (ja) 半導体装置の製造方法
JPH05304116A (ja) ドライエッチング装置
EP0212585B1 (en) Selective and anisotropic dry etching
JPH01112733A (ja) レジストのアッシング方法
JPH01211921A (ja) ドライエッチング装置
JPS6151036B2 (ja)
JPS63124420A (ja) ドライエツチング方法
JPH05166762A (ja) エッチング方法