JPS59222933A - エツチング方法 - Google Patents

エツチング方法

Info

Publication number
JPS59222933A
JPS59222933A JP9565183A JP9565183A JPS59222933A JP S59222933 A JPS59222933 A JP S59222933A JP 9565183 A JP9565183 A JP 9565183A JP 9565183 A JP9565183 A JP 9565183A JP S59222933 A JPS59222933 A JP S59222933A
Authority
JP
Japan
Prior art keywords
etching
ch2f2
torr
etched
high frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9565183A
Other languages
English (en)
Other versions
JPH0612765B2 (ja
Inventor
Yoshifumi Kawamoto
川本　佳史
Hiroshi Kawakami
博士 川上
Tokuo Kure
久礼　得男
Shinichi Taji
新一 田地
Tetsukazu Hashimoto
哲一 橋本
Akira Takaichi
高市　侃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK, Hitachi Ltd filed Critical Showa Denko KK
Priority to JP58095651A priority Critical patent/JPH0612765B2/ja
Priority to DE19843420347 priority patent/DE3420347A1/de
Priority to US06/616,114 priority patent/US4529476A/en
Priority to NL8401774A priority patent/NL8401774A/nl
Publication of JPS59222933A publication Critical patent/JPS59222933A/ja
Publication of JPH0612765B2 publication Critical patent/JPH0612765B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/80—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone of only ceramics
    • C04B41/91—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone of only ceramics involving the removal of part of the materials of the treated articles, e.g. etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Structural Engineering (AREA)
  • Organic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はエツチング方法に関し、詳しくは、シリコン窒
化膜（８１３Ｎ４嘆）を選択的にエッチするのに好適な
、ドライエツチング方法に関する。
〔発明の背景〕
周知のように、シリコンもしくはその化合物のドライエ
ツチングは、たとえば、ＣＦ４　、　ＣＦ４＋Ｏ２゜Ｎ
Ｆ３　、　ＳＦａ　＋　ＣＨＦ５　＋　ＣＦ４＋ルなど
を反応ガスとして用いて行なわれた。
しかし、Ｓｉ、５ｊ０２および５ｊｓＮ４のエツチング
速度を比較すると、ＣＦ４　、　ＣＦ４　＋０２　、　
ＮＦ３もしくはＳＦ６を用いた場合は、Ｓｉのエッチ速
度が最も犬きく　、Ｓ　１ｓＮｉ　ｒ　Ｓ　ｉ０２の順
で反応速度は小さくなる。
また、反応ガスとしてＣＨＦ３もしくはＣＦ４　＋Ｈ２
を用いると、Ｓｉにくらべて５ｊ０２とＳ　ｊ　ｓ　Ｎ
４のエツチング速度が大きくなるが、ＳｉＯ２と５Ｌ３
Ｎ４のエツチング速度比は、はぼ２〜３程度にすぎなか
った。
そのため、５ｊ３Ｎ４　　を選択的にエッチする際には
、ＣＦ２＋０２やＳＦｇが反応ガスとして用いられてき
たが、この場合、Ｓｉのエツチング速度が大きいため、
下地のＳｉがエッチされるのを防止するため、５ＩＳＮ
４膜と下地８１０間に、５ｊ０２膜を形成しなければな
らず、しかも、５ｊ０２とＳ　Ｉ　３　Ｎ４の選択比が
小さいため、上記５ｉ０２膜を厚くする必要があった。
すなわち、従来は、Ｓｉや５ｊ０２に対して、高い選択
比をもって５ｊａＮ４膜をツバ択的にドライエッチする
ことが内錐で、半導体装置の形成に大きな障害となって
いた。
〔発明の目的〕
本発明の目的は、上記従来の問題を解決し、高い選択比
をもって５ｆｓＮａを選択的にエッチすることのできる
、エツチング方法を提供することである。
〔発明の・既製〕
上記目的を達成するため、本発明ｉ’ｊ　、ＣＨ２Ｆ２
およびまたはＣＨｓＦを反応ガスとして用いてドライエ
ッチすることにより、８１３Ｎ４の選択エツチングを可
能とするものである。
〔発明の実施例〕
実施例　１ 本発明の実施に１吏用したエツチング装置の一例の概略
を第１図に示す。このエツチング装置は、一般に平行平
板形とよばれる装置であるが、真空容器１内に対向して
設けられた、一対の平板状の電極２．３（電極は直径４
０ｃｍの円板状）のうちの一方の電極２上に、エッチす
べき被加工物４を置き、排気口５を介して、真空・容器
１内を排気して、はぼ１０−’　Ｔｏｒｒ台とした。
ガス導入口６を介して、ＣＨ２Ｆ２を真空容器１内に導
入して、容器１内の圧力を、はぼ０．０３　Ｔｏｒｒに
保持した。
つぎに高周波電源７を用いて、電極板２に高周波電力を
印加して、（極２，３間にプラズマを発生させ、上記導
入されたＣＨ２Ｆ２を分解および励起させて、上記被加
工物４のエツチングを行なった。
上記高周波電力の周波数は、１３．５６ｆ’１（Ｈｚと
一定にし高周波電力を２００〜５００Ｗと変えた場合に
得られたＳ　１ｓＮｓ　、　Ｓ　ｉＯ＋およびＳｉのエ
ツチング速度を、第２図に示した。
第２図から明らかなように、ＣＨ２Ｆ２を反応ガスとし
てドライエツチングを行なうと、８ｊ３Ｎ４のエツチン
グ速度は、５ｉ０２およびＳｉのエツチング速度よりは
るかに太きい。とくに高周波電力が大きくなると、５ｉ
ａＮ４と８ｉ０２．ＳＬ　のエツチング速度比は極めて
大きくなり、高い選択比をもって、ＳＩ３Ｎ４を選択エ
ッチできることが、確認された。
実施例　２ 実施例１で用いたと同じドライエツチング装置を用い、
高周波電力の周波数１３．５６　ＭＨｚ　１’亀力４０
０Ｗと一定に保ち、ＣＨｚ　Ｆ２ガスの圧力を０．０２
Ｔｏｒｒ　〜０．０５Ｔｏｒｒと変えて８１３Ｎ４．８
１０２およびＳｉをそれぞれエツチングして、第３図に
示す結果を得た。
第３図から明らかなように、ＣＨ２Ｆ２の圧力が、はぼ
０．０２Ｔｏｒｒより大きくなると、エツチング速度は
急激に大きくなり、はぼ０．０３Ｔｏｒｒ以上であれば
、５ｉｓＮ４のエツチング速度は、はぼ３　、０００−
〜４，０００人／分に達し、５ｊＯｔおよびＳｉに対し
て、はぼ１０以上の高い選択比をもって、５ｊｓＮ４を
選択的にエッチすることができた。
実施例　３ 志 実施　　用いたと同じエツチング装置（゛成極２゜３は
直径４０ｃｍの円板状）を用い、反応ガスＣＨ３Ｆ。
ガス圧力０．０３Ｔｏｒｒ　、高周波１ａ力４００Ｗ、
周波数１３．５６Ｍ市という条件で、Ｓ　ｉａ　Ｎ４．
　Ｓ　ｊｏｚおよび３ｉをそれぞれエッチした。
その結果、Ｓｉ３Ｎ４のエツチング速度は１６０Ａ／分
であるのに対し、Ｓｉのエツチング速度は９人／分、Ｓ
ｉｎｇは全くエッチされず、ＣＨ３Ｆを反応ガスとして
用いても、（Ａ（２Ｆ２を用いたときと同様に、高い選
択比で８１３Ｎ４をエッチできることが認められた。
まだ、エツチング速度のガス圧力依存性および高周波′
電力依存性は、第２図および第３図に示した上記ＣＨ２
Ｆ２の場合とほぼ同一であった。
本発明は、上記のようにＣＨ２Ｆ２もしくはＣＨｓｋ’
を反応ガスとして用いて、８１３Ｎ４をエッチするもの
であり、両者をそれぞれ単独に用いるのみではなく、両
者を所望の比率で混合して使用するのが可能であること
はいうまでもない。また、これらの反応ガスに、少量の
０２　、Ｈｚ　、ＣＦ４など他のガスを添加しても、支
障なくエツチングを行なうことが可能である。
ＣＩ４２　Ｆ２やＣＨｓ　、Ｆ’の圧力が、はぼ０．０
１Ｔｏｒｒ以下もしくはほぼ０．１Ｔｏｒｒ以上になる
と、ポリマーの堆積が顕著になって、エツチングの進行
が回部゛になるので、反応８器内の反応ガスの圧力は、
はぼ０．０１〜０．１ＴｏｒｒのＩ屯囲内にすることが
好ましい。
〔発明の効果〕
上記説明から明らかなように、本発明によれば、５ｊ３
Ｎ４をＳｉや５ｉ０２に対して１０以上の高いエツチン
グ速度比でエッチできるので、Ｓｉ３Ｎ４膜をエッチす
る際の下地がＳｉもしくはＳ　１０２のいずれであって
も、下地をほとんどエッチすることなしに　Ｓ　ｉ　３
Ｎ４のみを・べ択的にエッチすることができる。
と また、８１３Ｎ４が８１０２やＳＩ４、ウェハ表面で共
存する場合であっても、５ｊ３Ｎ４　のみを選択的にエ
ッチできる。
従来は、このような場合は、１００Ｃ以上の熱リン酸に
よるウェットエッチが用いられたが、本発明は、アンダ
ーカットを生ずることなしに他めで高精度のエツチング
を行なうことが可能であり、各種半導体デバイスの製造
に極めて有用である。
【図面の簡単な説明】
第１図は本発明において１吏用されるエツチング装置の
一例ケ示す模式図、第２図および第３図は、本発明の効
果を示す曲線図である。 １・・・真空容器、２，３・・・電極、４・・・被加工
物、５・・・排気口、６・・・ガス導入口、７・・・高
周波電源。 代理人　弁理士　高橋明夫 第　１　図 第　２　図 嵩帽交電〃　（Ｗ） 芽　３　図 ｃｔｂ）：、；ｉ＝、＜　　Ａ　ｎ　　（ｒ、＝ｙヒ）
第１頁の続き ０発　明　者　橋本性− 国分寺市東恋ケ窪１丁目２８０番 地株式会社日立製作所中央研究 所内 ０発　明　者　高市侃 藤沢市遠藤１６４３湘南ライフタウ ン滝の沢団地４−１０１ ■出　願　人　昭和電工株式会社 東京都港区芝大門１丁目１３番９ 号

Claims (1)

  1. 【特許請求の範囲】 １、真空容器内に置かれた被加工物を反応ガスのプラズ
    マと接触させることにより、上記被加工物をエツチング
    する方法において、上記被加工物はシリコン窒化物であ
    り、上記反応ガスはＣＨ２ＦｚおよびまたはＣＨ３Ｆ’
    であることを特徴とするエツチング方法。 ２、　上記ＣＩ（＋ＦｚおよびまたはＣＩ−Ｌ＋Ｆの圧
    力は、はぼ０．０１〜０、ＩＴｏｒｒ　　である特許請
    求の範囲第１項記載のエツチング方法。 ３、　上記エツチングは平行平板形エツチング装置を用
    いて行なわれる特許請求の範囲第１項もしくは第２項記
    載のエツチング方法。
JP58095651A 1983-06-01 1983-06-01 エ ッ チ ン グ 方 法 Expired - Lifetime JPH0612765B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP58095651A JPH0612765B2 (ja) 1983-06-01 1983-06-01 エ ッ チ ン グ 方 法
DE19843420347 DE3420347A1 (de) 1983-06-01 1984-05-30 Gas und verfahren zum selektiven aetzen von siliciumnitrid
US06/616,114 US4529476A (en) 1983-06-01 1984-06-01 Gas for selectively etching silicon nitride and process for selectively etching silicon nitride with the gas
NL8401774A NL8401774A (nl) 1983-06-01 1984-06-01 Gas voor het selectief etsen van siliciumnitride en werkwijze voor het selectief etsen van siliciumnitride met het gas.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58095651A JPH0612765B2 (ja) 1983-06-01 1983-06-01 エ ッ チ ン グ 方 法

Publications (2)

Publication Number Publication Date
JPS59222933A true JPS59222933A (ja) 1984-12-14
JPH0612765B2 JPH0612765B2 (ja) 1994-02-16

Family

ID=14143400

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58095651A Expired - Lifetime JPH0612765B2 (ja) 1983-06-01 1983-06-01 エ ッ チ ン グ 方 法

Country Status (1)

Country Link
JP (1) JPH0612765B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61158143A (ja) * 1984-12-29 1986-07-17 Fujitsu Ltd 窒化シリコン膜のエッチング方法
JPH01128421A (ja) * 1987-11-13 1989-05-22 Agency Of Ind Science & Technol 半導体素子用ガラス基板およびその製造方法
US5316617A (en) * 1990-04-27 1994-05-31 Hitachi, Ltd. Thin film magnetic head and method of manufacturing the same
US5352324A (en) * 1992-11-05 1994-10-04 Hitachi, Ltd. Etching method and etching apparatus therefor
US6376386B1 (en) 1997-02-25 2002-04-23 Fujitsu Limited Method of etching silicon nitride by a mixture of CH2 F2, CH3F or CHF3 and an inert gas
US6809038B2 (en) 2002-07-16 2004-10-26 Fujitsu Limited Method of manufacturing semiconductor device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002319574A (ja) * 2001-04-23 2002-10-31 Nec Corp 窒化シリコン膜の除去方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52131470A (en) * 1976-04-28 1977-11-04 Hitachi Ltd Manufacture of semiconductor device
JPS57131371A (en) * 1981-02-02 1982-08-14 Matsushita Electric Ind Co Ltd Dry etching method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52131470A (en) * 1976-04-28 1977-11-04 Hitachi Ltd Manufacture of semiconductor device
JPS57131371A (en) * 1981-02-02 1982-08-14 Matsushita Electric Ind Co Ltd Dry etching method

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61158143A (ja) * 1984-12-29 1986-07-17 Fujitsu Ltd 窒化シリコン膜のエッチング方法
JPH0426539B2 (ja) * 1984-12-29 1992-05-07 Fujitsu Ltd
JPH01128421A (ja) * 1987-11-13 1989-05-22 Agency Of Ind Science & Technol 半導体素子用ガラス基板およびその製造方法
US5316617A (en) * 1990-04-27 1994-05-31 Hitachi, Ltd. Thin film magnetic head and method of manufacturing the same
US5352324A (en) * 1992-11-05 1994-10-04 Hitachi, Ltd. Etching method and etching apparatus therefor
US6376386B1 (en) 1997-02-25 2002-04-23 Fujitsu Limited Method of etching silicon nitride by a mixture of CH2 F2, CH3F or CHF3 and an inert gas
USRE44292E1 (en) 1997-02-25 2013-06-11 Fujitsu Semiconductor Limited Method of etching silicon nitride by a mixture of CH2F2, CH3F or CHF3 and an inert gas
US6809038B2 (en) 2002-07-16 2004-10-26 Fujitsu Limited Method of manufacturing semiconductor device

Also Published As

Publication number Publication date
JPH0612765B2 (ja) 1994-02-16

Similar Documents

Publication Publication Date Title
US5015331A (en) Method of plasma etching with parallel plate reactor having a grid
JP3084497B2 (ja) ＳｉＯ２膜のエッチング方法
US4255230A (en) Plasma etching process
JPH05247673A (ja) 酸化物部分および窒化物部分を含む被処理体のエッチング方法
JPS627268B2 (ja)
JP3275043B2 (ja) エッチングの後処理方法
JPH0527245B2 (ja)
JPH06188229A (ja) エッチングの後処理方法
EP0004285A1 (en) A method of plasma etching silica at a faster rate than silicon in an article comprising both
US5209803A (en) Parallel plate reactor and method of use
JPS59222933A (ja) エツチング方法
JPH0648680B2 (ja) 窒化物絶縁層を選択的にドライ・エッチングする気体混合物及び方法
JPS56122129A (en) Manufacture of semiconductor device
EP0265584A2 (en) Method and materials for etching silicon dioxide using silicon nitride or silicon rich dioxide as an etch barrier
US6069087A (en) Highly selective dry etching process
JPS60115232A (ja) ドライエッチング用ガス
JPH0245714B2 (ja) Aruminiumunoetsuchinguhohooyobietsuchinguyogasukongobutsu
CN100403494C (zh) 干蚀刻方法
JP2022034956A (ja) エッチング方法及びプラズマ処理装置
JP3124599B2 (ja) エッチング方法
JP4541193B2 (ja) エッチング方法
JPS61240635A (ja) ドライエツチング方法
JPS6328995B2 (ja)
JPH0770514B2 (ja) ドライエツチング方法
JPS63124419A (ja) ドライエツチング方法