JPH0612765B2 - エ ッ チ ン グ 方 法 - Google Patents

エ ッ チ ン グ 方 法

Info

Publication number
JPH0612765B2
JPH0612765B2 JP58095651A JP9565183A JPH0612765B2 JP H0612765 B2 JPH0612765 B2 JP H0612765B2 JP 58095651 A JP58095651 A JP 58095651A JP 9565183 A JP9565183 A JP 9565183A JP H0612765 B2 JPH0612765 B2 JP H0612765B2
Authority
JP
Japan
Prior art keywords
etching
sio
reaction gas
etching method
torr
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58095651A
Other languages
English (en)
Other versions
JPS59222933A (ja
Inventor
佳史 川本
博士 川上
得男 久礼
新一 田地
哲一 橋本
侃 高市
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK, Hitachi Ltd filed Critical Showa Denko KK
Priority to JP58095651A priority Critical patent/JPH0612765B2/ja
Priority to DE19843420347 priority patent/DE3420347A1/de
Priority to NL8401774A priority patent/NL8401774A/nl
Priority to US06/616,114 priority patent/US4529476A/en
Publication of JPS59222933A publication Critical patent/JPS59222933A/ja
Publication of JPH0612765B2 publication Critical patent/JPH0612765B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/80—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone of only ceramics
    • C04B41/91—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone of only ceramics involving the removal of part of the materials of the treated articles, e.g. etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Structural Engineering (AREA)
  • Organic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はエツチング方法に関し、詳しくは、シリコン窒
化膜(Si3N4膜)を選択的にエツチするのに好適な、ドラ
イエツチング方法に関する。
〔発明の背景〕
周知のように、シリコンもしくはその化合物のドライエ
ツチングは、たとえば、CF4，CF4＋O2，NF3，SF6，CH
F3，CF4＋H2などを反応ガスとして用いて行なわれた。
しかし、Ｓｉ，SiO2およびSi3N4のエツチング速度を比
較すると、CF4，CF4＋O2，NF3もしくはＳＦ６を用いた
場合は、Ｓｉのエツチ速度が最も大きく、Si3N4，SiO2
の順で反応速度は小さくなる。
また、反応ガスとしてCHF3もしくはCF4＋H2を用いる
と、ＳｉにくらべてSiO2とSi3N4のエツチング速度が大
きくなるが、SiO2とSi3N4のエツチング速度比は、ほぼ
２〜３程度にすぎなかつた。
そのため、Si3N4を選択的にエツチする際には、CF4＋O2
やＳＦ６が反応ガスとして用いられてきたが、この場
合、Ｓｉのエツチング速度が大きいため、下地のＳｉが
エツチされるのを防止するため、Si3N4膜と下地Ｓｉの
間に、SiO2膜を形成しなければならず、しかも、SiO2と
Si3N4の選択比が小さいため、上記SiO2膜を厚くする必
要があつた。
すなわち、従来は、ＳｉやSiO2に対して、高い選択比を
もつてSi3N4膜を選択的にドライエツチすることが困難
で、半導体装置の形成に大きな障害となつていた。
〔発明の目的〕
本発明の目的は、上記従来の問題を解決し、高い選択比
をもつてSi3N4を選択的にエツチすることのできる、エ
ツチング方法を提供することである。
〔発明の概要〕
上記目的を達成するため、本発明は、CH2F2およびまた
はCH3Fを反応ガスとして用いてドライエツチすることに
より、Si3N4の選択エツチングを可能とするものであ
る。
〔発明の実施例〕
実施例１ 本発明の実施に使用したエツチング装置の一例の概略を
第１図に示す。このエツチング装置は、一般に平行平板
形とよばれる装置であるが、真空容器１内に対向して設
けられた、一対の平板状の電極２，３（電極は直径４０
cmの円板状）のうちの一方の電極２上に、エツチすべき
被加工物４を置き、排気口５を介して、真空容器１内を
排気して、ほぼ10-5Torr台とした。
ガス導入口６を介して、CH2F2を真空容器１内に導入し
て、容器１内の圧力を、ほぼ０．０３Torrに保持した。
つぎに高周波電源７を用いて、電極板２に高周波電力を
印加して、電極２，３間にプラズマを発生させ、上記導
入されたCH2F2を分解および励起させて、上記被加工物
４のエツチングを行なつた。
上記高周波電力の周波数は、13.56MHzと一定にし高周波
電力を２００〜５００Ｗと変えた場合に得られたSi
3N4，SiO2およびＳｉのエツチング速度を第２図に示し
た。
第２図から明らかなように、CH2F2を反応ガスとしてド
ライエツチングを行なうと、Si3N4のエツチング速度
は、SiO2およびＳｉのエツチング速度よりはるかに大き
い。とくに高周波電力が大きくなると、Si3N4とSiO2，
Ｓｉのエツチング速度比は極めて大きくなり、高い選択
比をもつて、Si3N4を選択エツチできることが、確認さ
れた。
実施例２ 実施例１で用いたと同じドライエツチング装置を用い、
高周波電力の周波数13.56MHz、電力４００Ｗと一定に保
ち、CH2F2ガスの圧力を０．０２Torr〜0.05Torrと変え
てSi3N4，SiO2およびＳｉをそれぞれエツチングして、
第３図に示す結果を得た。
第３図から明らかなように、CH2F2の圧力が、ほぼ０．
０２Torrより大きくなると、エツチング速度は急激に大
きくなり、ほぼ0.03Torr以上であれば、Si3N4のエツチ
ング速度は、ほぼ3,000〜4,000Å／分に達し、SiO2およ
びＳｉに対して、ほぼ１０以上の高い選択比をもつて、
Si3N4を選択的にエツチすることができた。
実施例３ 実施例１で用いたと同じエツチング装置（電極２，３は
直径４０cmの円板状）を用い、反応ガスCH3F、ガス圧力
0.03Torr、高周波電力４００Ｗ、周波数13.56MHzという
条件で、Si3N4，SiO2およびＳｉをそれぞれエツチし
た。
その結果、Si3N4のエツチング速度は１６０Å／分であ
るのに対し、Ｓｉのエツチング速度は９Å／分、SiO2は
全くエツチされず、CH3Fを反応ガスとして用いても、CH
2F2を用いたときと同様に、高い選択比でSi3N4をエツチ
できることが認められた。
また、エツチング速度のガス圧力依存性および高周波電
力依存性は、第２図および第３図に示した上記CH2F2の
場合とほぼ同一であつた。
本発明は、上記のようにCH2F2もしくはCH3Fを反応ガス
として用いて、Si3N4をエツチするものであり、両者を
それぞれ単独に用いるのみではなく、両者を所望の比率
で混合して使用するのが可能であることはいうまでもな
い。また、これらの反応ガスに、少量のＯ２，Ｈ２，Ｃ
Ｆ４など他のガスを添加しても、支障なくエツチングを
行なうことが可能である。
CH2F2やCH3Fの圧力が、ほぼ0.01Torr以下もしくはほぼ
０．１Torr以上になると、ポリマーの堆積が顕著になつ
て、エツチングの進行が困難になるので、反応容器内の
反応ガスの圧力は、ほぼ0.01〜０．１Torrの範囲内にす
ることが好ましい。
〔発明の効果〕
上記説明から明らかなように、本発明によれば、Si3N4
をSiやSiO2に対して１０以上の高いエツチング速度比で
エツチできるので、Si3N4膜をエツチする際の下地がＳ
ｉもしくはSiO2のいずれであつても、下地をほとんどエ
ツチすることなしに、Si3N4のみを選択的にエツチする
ことができる。
また、Si3N4がSiO2やＳｉと、ウエハ表面で共存する場
合であつても、Si3N4のみを選択的にエツチできる。
従来は、このような場合は、１００℃以上の熱リン酸に
よるウエツトエツチが用いられたが、本発明は、アンダ
ーカツトを生ずることなしに極めて高精度のエツチング
を行なうことが可能であり、各種半導体デバイスの製造
に極めて有用である。
【図面の簡単な説明】
第１図は本発明において使用されるエツチング装置の一
例を示す模式図、第２図および第３図は、本発明の効果
を示す曲線図である。 １……真空容器、２，３……電極、４……被加工物、５
……排気口、６……ガス導入口、７……高周波電源。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 川上 博士 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 久礼 得男 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 田地 新一 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 橋本 哲一 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 高市 侃 神奈川県藤沢市遠藤1643 湘南ライフタウ ン滝の沢団地４−101 (56)参考文献 特開 昭52−131470（ＪＰ，Ａ) 特開 昭57−131371（ＪＰ，Ａ)

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】真空容器内に置かれ、Ｓｉ、ＳｉＯ2及び
    Ｓｉ3Ｎ4を含む被加工物を、反応ガスのプラズマを用い
    てエッチングする方法において、上記反応ガスはＣＨ2
    Ｆ2とＣＨ3Ｆのいずれか１者からなり、且つＳｉ3Ｎ4は
    Ｓｉ及びＳｉＯ2の両者に対してほぼ１０以上の選択比
    で選択的にエッチングされることを特徴とするエッチン
    グ方法。
  2. 【請求項２】上記エッチングは平行平板形エッチング装
    置を用いて行なわれることを特徴とする特許請求の範囲
    第１項記載のエッチング方法。
  3. 【請求項３】上記反応ガスの圧力は、０．０１〜０．１
    Ｔｏｒｒであることを特徴とする特許請求の範囲第２項
    記載のエッチング方法。
  4. 【請求項４】上記反応ガスは、少量のＯ2、Ｈ2もしくは
    ＣＦ4を含むことを特徴とする特許請求の範囲第１項乃
    至第３項の何れかに記載のエッチング方法。
JP58095651A 1983-06-01 1983-06-01 エ ッ チ ン グ 方 法 Expired - Lifetime JPH0612765B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP58095651A JPH0612765B2 (ja) 1983-06-01 1983-06-01 エ ッ チ ン グ 方 法
DE19843420347 DE3420347A1 (de) 1983-06-01 1984-05-30 Gas und verfahren zum selektiven aetzen von siliciumnitrid
NL8401774A NL8401774A (nl) 1983-06-01 1984-06-01 Gas voor het selectief etsen van siliciumnitride en werkwijze voor het selectief etsen van siliciumnitride met het gas.
US06/616,114 US4529476A (en) 1983-06-01 1984-06-01 Gas for selectively etching silicon nitride and process for selectively etching silicon nitride with the gas

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58095651A JPH0612765B2 (ja) 1983-06-01 1983-06-01 エ ッ チ ン グ 方 法

Publications (2)

Publication Number Publication Date
JPS59222933A JPS59222933A (ja) 1984-12-14
JPH0612765B2 true JPH0612765B2 (ja) 1994-02-16

Family

ID=14143400

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58095651A Expired - Lifetime JPH0612765B2 (ja) 1983-06-01 1983-06-01 エ ッ チ ン グ 方 法

Country Status (1)

Country Link
JP (1) JPH0612765B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002319574A (ja) * 2001-04-23 2002-10-31 Nec Corp 窒化シリコン膜の除去方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61158143A (ja) * 1984-12-29 1986-07-17 Fujitsu Ltd 窒化シリコン膜のエッチング方法
JPH01128421A (ja) * 1987-11-13 1989-05-22 Agency Of Ind Science & Technol 半導体素子用ガラス基板およびその製造方法
JPH0410208A (ja) * 1990-04-27 1992-01-14 Hitachi Ltd 薄膜磁気ヘッド及びその製造方法
US5352324A (en) * 1992-11-05 1994-10-04 Hitachi, Ltd. Etching method and etching apparatus therefor
KR100295518B1 (ko) 1997-02-25 2001-11-30 아끼구사 나오유끼 질화실리콘층의에칭방법및반도체장치의제조방법
JP2004055610A (ja) 2002-07-16 2004-02-19 Fujitsu Ltd 半導体装置の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6012779B2 (ja) * 1976-04-28 1985-04-03 株式会社日立製作所 半導体装置の製造方法
JPS57131371A (en) * 1981-02-02 1982-08-14 Matsushita Electric Ind Co Ltd Dry etching method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002319574A (ja) * 2001-04-23 2002-10-31 Nec Corp 窒化シリコン膜の除去方法

Also Published As

Publication number Publication date
JPS59222933A (ja) 1984-12-14

Similar Documents

Publication Publication Date Title
US4255230A (en) Plasma etching process
US5413670A (en) Method for plasma etching or cleaning with diluted NF3
US5015331A (en) Method of plasma etching with parallel plate reactor having a grid
US4734157A (en) Selective and anisotropic dry etching
JPS6277485A (ja) 酸化シリコン薄膜のエツチング方法
JPH05247673A (ja) 酸化物部分および窒化物部分を含む被処理体のエッチング方法
JPS59100539A (ja) 半導体装置の製造方法
EP0004285A1 (en) A method of plasma etching silica at a faster rate than silicon in an article comprising both
JPS61500821A (ja) デバイスの製造における無転移スロット分離のための方法
JPH0612765B2 (ja) エ ッ チ ン グ 方 法
JPS60115232A (ja) ドライエッチング用ガス
JPS5878427A (ja) ドライエツチング方法
JPS60115231A (ja) 平行平板形ドライエッチング装置
JPH1027781A (ja) エッチングガスおよびクリーニングガス
JP3124599B2 (ja) エッチング方法
JPS6328995B2 (ja)
JP2681058B2 (ja) ドライエッチング方法
JPH0770514B2 (ja) ドライエツチング方法
JPS61240635A (ja) ドライエツチング方法
JPS61131456A (ja) シリコン化合物用ドライエツチングガス
JPH0783010B2 (ja) エツチング方法
JPS5993880A (ja) ドライエツチング方法
JPS63299343A (ja) エッチング方法
JPS61131457A (ja) シリコン化合物用ドライエツチングガス
JPH08330276A (ja) ドライエッチング方法