JPS63124419A - ドライエツチング方法 - Google Patents

ドライエツチング方法

Info

Publication number
JPS63124419A
JPS63124419A JP26955086A JP26955086A JPS63124419A JP S63124419 A JPS63124419 A JP S63124419A JP 26955086 A JP26955086 A JP 26955086A JP 26955086 A JP26955086 A JP 26955086A JP S63124419 A JPS63124419 A JP S63124419A
Authority
JP
Japan
Prior art keywords
gas
substrate
electrode
dry etching
etching method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26955086A
Other languages
English (en)
Inventor
Makoto Sekine
誠 関根
Haruo Okano
晴雄 岡野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP26955086A priority Critical patent/JPS63124419A/ja
Publication of JPS63124419A publication Critical patent/JPS63124419A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は、半導体素子の製造に用いるドライエツチング
方法に関する・ (従来の技術) 近年、LSI素子の微細加工技術において、反応性ガス
プラズマを生起し、ウェハへ反応性イオンを照射してウ
ェハ上に選択的に形成されたマスクに合わせて方向性よ
くウェハのエツチングを行なうことのできる反応性イオ
ンエツチング(RIB)法が用いられている。最近では
、素子の急速な微細化への移行に伴いトレンチキャパシ
タやトレンチ素子分離領域の形成のために、前述したR
IE法により基板に深い溝を掘る技術が求められていj
 る。そして、そこでは例えば、シリコン(Si)等の
基板に高アスペクト比(溝深さ7m幅)の溝を形成する
ことが要求される。
又、同時にウェハの大口径化が進み、1枚1枚ウェハを
処理する枚葉式の装置が用いられてくると、必然的にエ
ツチング速度を高めて、生産性を向上させることが要求
される。
ところで、RIE法によるエツチングに用いるガスには
、主にCFを含むガスとCQを含むガスがある。
CFを含むガスとしては、例えばClF3 + CBr
F3等がある。これらのガスは、弗素(F)がエツチン
グ種になるとともにCFxが重合し、被エツチング基体
においてイオン照射の少ない部分9例えば溝の側壁にご
く薄い堆積膜を生じエツチングに対する保護膜となって
ほぼ垂直な形状の溝を形成できる。
ところが、これらのガスは堆積種が存在するため比較的
高いエツチング速度は得られないし、例えばシリコン酸
化膜等で形成されたマスクに対する高い選択比も得られ
ない。又、このガスは基板に対して汚染を生じる場合が
ある。つまりCF2 に含まれるカーボン(C)が基板
に形成される溝に打込=3− l; まれ素子の特性V影響を与える。
更に、溝幅が0.5.gm以下の極めて微細な溝では。
第5図に示すように基板(40)上に形成されたマスク
(41)の側面で反射したイオン(42)が基板(40
)の溝(43)に衝突してアンダカット(44)を生じ
る。このアンダーンットは■パターン幅が希望したもの
と異なる。■トレンチキャパシタ等を形成した場合、電
流リークの原因となる。■溝内に絶縁物を埋め込む場合
に空間が残る。等積々の不都合を生しる。
一方、CQを含むガスとしては、CQ、等があり、これ
は逆に、CFを含むガスに比べ比較的高いエツチング速
度と選択比が得られる。ところが、第6図(a)に示す
ように、このガスを用いてシリコン酸化膜(50)をマ
スクとするシリコン基板(51)をエツチングした場合
、エツチング生成物に起因する堆積膜(52)が溝(5
3)の側面に生じる。(54)は反応性ガスイオンであ
る。前記エツチング生成物は5iCQ、(x=1〜4)
であると考えられるが、CFを含むガスが側壁に形成す
る堆積膜と異なり、第6図(a)に示すように厚く形成
される。この為、微細な溝(53a)をエツチングしよ
うとする時には、第6図(b)に示すように前記厚く形
成された堆積膜(52)によって、十分深くエツチング
することができず、形状もテーパ状、あるいは■溝(5
3a)となる。そこで、堆積膜(52)を厚く堆積させ
ないよぐ うに基板温度を上げると、第1図に示したようなアンダ
カットを生じてしまう。
(発明が解決しようとする問題点) このように、従来の方法では、高エツチング速度、高い
選択性でもってほぼ垂直に極めて微細なかつアンダカッ
トの生じない溝を形成することは困難であった。本発明
は、この問題を解決し、高エツチング速度、高選択性で
もってほぼ垂直に極めて微細な、かつアンダカットの生
じない溝を形成するドライエツチング方法を提供するこ
とを目的とする。
、〔発明の構成〕 (問題点を解決するための手段) 本発明は、上記目的を達成するために、ハロゲン元素を
含む反応性ガスに堆積を生じるガスを添加し、同時に被
エツチング基体を加熱するドライエツチング方法を提供
する。
(作用) 本発明によれば、被エツチング基体の溝の側面に薄い堆
積膜を被着せしめ、かつ基体を加熱することにより前記
堆積膜を強固に被着せしめるので、極めて微細な溝にお
いても反射イオンによるアンダカットを生じることなく
、垂直なエツチングを高速に行なうことができる。
(実施例) 以下、本発明による一実施例について詳述する。
第1図は、この実施例に適用されるドライエツチング装
置の概略構成図である。
図中(10)は真空容器であり、この容器(1o)内に
は第1及び第2の電極(H) 、 (]、2)が対向配
置されている。第1の電極(陰極) (11)は、その
上面に被エツチング基体(13)を載置するもので、こ
の電極(11)にはマツチング回路(14)を介して高
周波電源(15)から高周波電力が印加される。さらに
、第1の電極(11)は加熱機構(16)により加熱さ
れるものとなっている。
第1の電極(11)に対向する第2の電極(陽極)(1
2)は、容器(10)の上壁で構成されており、接地さ
れている。この第2の電極(12)は容器と一体の構造
とせずに、別に設けてもよい。ここで、第2の電極(1
2)の下面、すなわち、電極(11)と対向する全面に
は、図示しない石英板等が被着されている。これは、狭
い電極間にマグネトロン放電により高密度プラズマが形
成されるため、電極(12)がスパッタされる場合があ
り、そのとき電極(12)表面が露出していると被エツ
チング基体(13)が汚染されるからである。
なお、第1.第2の電極(11)、 (12)間の距離
は、この実施例では、40+m+に設定した。
この距離の設定は、装置構成により異なるが、少なくと
も第1及び第2の電極(11,)、(12)間に生じる
磁場が基体(13)に届く距離であればよい。
容器(10)には、ガス導入口(17)が設けられてお
り、エツチング時にこの導入口(17)から容器(1o
)内にCQ2等のハロゲンガスを含むエツチングガス及
び、堆積ガスが導入されるものとなっている。
このガスの導入は、もちろん別々に導入してもよい。
この実施例ではエツチングガスとしてCQ、、添加する
堆積ガスとして5iCff、を導入したが、CQ2に酸
素(0□)を添加したエツチングガスを用いてもよい。
この場合、0℃2のみの場合に比べ堆積膜は厚く形成で
きる。第2図は、Si基板の温度を変えてエツチングし
た場合の、形成される溝の側壁へ堆積される膜の堆積速
度の変化をエツチングガスのCQ2と堆積ガス5iC4
,についてそれぞれ示したものである。
まず、CQ、2のみを導入した場合には、20℃程度ま
では第6図に示したように側面に厚い堆積膜が形成され
、イオンが溝の内部まで入りにくくなるためテーパ形状
となるが、基板温度を上昇させるに従い堆積は減少し、
基板温度が60℃を越えると先の第5図で示したCF系
ガスと同様に対向するマスフからの反射イオンによるア
ンダVットが生じる。ここで生じた堆積膜は基板のSi
及びマスクのSiO□のエツチング生成物がプラズマ中
で分解→反応して形成されたシリコン酸化物であること
がねかった。
一方、SiCl2のみを導入した場合、第2図に示すよ
うに低い温度では第5図で示したCQ、の場合と同様の
堆積を生じテーパ形状となるが温度を上げろに従い、こ
の堆積は減少し、異なる堆積膜がし 成長1′始める。このことについては、後で第4図を用
いて説明する。ここで、低温で生じた堆積膜は、CQ、
の場合と同様にシリコン酸化物であり(但し、この場合
、5jCQ4中のシリコンも堆積に寄与するのでC氾、
よりも厚くつく。)高温で生じた体積膜厚はシリコンで
あることがわかった。
従って、CQ2ガスで生じる堆積膜と5iCQ4ガスの
高温で生じた堆積膜厚は生成の機構が異なり、また、表
面における成長も前者すなわち、シリコン酸化物は、プ
ラズマ中からの供給律速(したかって基板が低温で吸着
確率が高いほど、また、堆積種の入射立体角の大きな、
溝上部はど厚く形成される)、後者はすなわち、シリコ
ン、表面反応律速(したがって、基板温度が高いほど堆
積速度は大きくなるが、溝の中では比較的均一に堆積す
る)であると理解できる。、5iCQ4の場合光に述べ
たように低温時のシリコン酸化物がなくなる程度まで、
すなわち第2図において基板温度が60℃前後になるま
で昇温すれば、第4図(a)に示すように薄いシリコン
の膜厚(30)で側壁が保護されるためほぼ垂直なエツ
チング形状となる。さらに温度を上げていくと、堆積種
、すなわち、シリコンの堆積速度が大きくなるため、エ
ツチングによる除去(スパッタリングによる角度依存性
があるため、側面の角度によって異なる)速度と、堆積
速度のつり合う角度のテーパ形状となる(第4図(b)
)。第4図において(23)はシリコン基板、(22)
はマスク、(32)はエツチングイオン、(33)は堆
積種である。
そこで、前記した第1図に示す容器(10)にガス導入
口(17)からエツチングガスとしてCQ2ガスと添加
ガスとして5LCQゆを導入し、加熱機構(16)にす
より基板を簀℃以上に加熱したところ、エツチング速度
、選択比の点で優れたCQ2ガスと高温で溝の側壁に堆
積膜を形成する5i(J4の作用によって第3図に示す
ようにアンダカットの生じない溝(34)の垂直加工が
可能となった。
又、本発明による実施例ではフロロカーボン(CFx)
−系のガスを用いないので汚染されることがない。
ここで、Cl22ガスと5iCLのガス流量は、それぞ
れ8 cc/ min 、 32cc/ minとしガ
ス圧は、5X10−3Torrとした。
この実施例では、エツチングガスとしてCl2゜堆積ガ
スとして5iCjl、を用いたが、エツチングガスとし
ては、他にハロゲン元素を含むガスを用いることができ
、堆積ガスとしてはGeCQ4. PCQ3など、ある
いはCJ2ニAM(C)I、)、や5iCQ4を添加し
たようなガスでもよく、エツチングガスに酸素(02)
を含ませてもよい。また、基体(13)はシリコン(S
i)の他に、ゲルマニウム(Ge)、ガリウムヒ素(G
aAs)、インジウムリン(InP)、あるいはアルミ
ニウム(Al1)モリブデンシリサイド(MoSi2)
等でもよい。更に。
この実施例では、マグネトロン放電を利用したRIEを
用いたが、通常のRIEにおいても適用できることは言
うまでもない。
その他、本発明は、本発明の要旨を逸脱しない範囲で適
宜変更して適用することができる。
〔発明の効果〕
以上のように本発明によれば、幅の狭い溝であってもア
ンダカットなく垂直にかつ、高エツチング速度、高選択
比でエツチングすることが可能である。
【図面の簡単な説明】
第1図は本発明に用いたドライエツチング装置の概略構
成図、第2図は本発明による一実施例を説明するための
特性図、第3図は本発明による一実施例によって基体に
形成された溝の形状を示す断面図、第4図は本発明によ
る一実施例を説明するための図、第5図及び第6図は従
来のドライエツチング方法の問題点を説明するための図
である。 11・・・第1の電極、    12・・・第2の電極
、13・・・被エツチング基体、 16・・・加熱機構
。 22・・・マスク、      23・・・基体、34
・・・溝。 代理人 弁理士 則 近 憲 佑 同  竹花喜久男 +根蓮度 (さ) 第3図 第4図 第5図 第6図

Claims (8)

    【特許請求の範囲】
  1. (1)主表面上と選択的にマスクが形成された被エッチ
    ング基体を載置した第1の電極とこの第1の電極に対向
    して設けられた第2の電極の間に、少なくともハロゲン
    元素を含む反応性ガスを導入し、前記第1の電極と第2
    の電極の間に高周波電力を印加することによりプラズマ
    を生起せしめて、前記基体をエッチングする方法におい
    て、前記第1の電極上の被エッチング基体を加熱し、同
    時に前記反応性ガスに堆積ガスを添加してエッチングを
    行なうことを特徴とするドライエッチング方法。
  2. (2)前記第1の電極が60℃以上に加熱されることを
    特徴とする特許請求の範囲第1項記載のドライエッチン
    グ方法。
  3. (3)前記堆積ガスは、半導体を堆積させるガスである
    特許請求の範囲第1項記載のドライエッチング方法。
  4. (4)前記基体は、静電チャック方式により前記第1の
    電極上に固定されることを特徴とする特許請求の範囲第
    1項もしくは第3項記載のドライエッチング方法。
  5. (5)前記反応性ガスは塩素(Cl_2)であり、前記
    堆積ガスはSiCl_4、SiF_4、SiH_4等の
    シリコン(Si)を堆積させるガスである特許請求の範
    囲第1項記載のドライエッチング方法。
  6. (6)前記基体は単結晶シリコン、多結晶シリコン、ア
    モルファスシリコン、ゲルマニウム(Ge)、ガリウム
    ヒ素(GaAs)、インジウムリン(InP)等の半導
    体材料、アルミニウム(Al)、タングステン(W)、
    モリブデンシリサイド(MoSi_2)等の金属、金属
    シリサイドである特許請求の範囲第1項記載のドライエ
    ッチング方法。
  7. (7)前記被エッチング基体は、単結晶シリコン、無添
    加あるいは不純物添加の単結晶シリコンであり、前記基
    板にアスペクト比が3以上の加工を行なう特許請求の範
    囲第1項記載のドライエッチング方法。
  8. (8)前記反応性ガスに酸素(O_2)が含まれている
    ことを特徴とする特許請求の範囲第1項記載のドライエ
    ッチング方法。
JP26955086A 1986-11-14 1986-11-14 ドライエツチング方法 Pending JPS63124419A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26955086A JPS63124419A (ja) 1986-11-14 1986-11-14 ドライエツチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26955086A JPS63124419A (ja) 1986-11-14 1986-11-14 ドライエツチング方法

Publications (1)

Publication Number Publication Date
JPS63124419A true JPS63124419A (ja) 1988-05-27

Family

ID=17473938

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26955086A Pending JPS63124419A (ja) 1986-11-14 1986-11-14 ドライエツチング方法

Country Status (1)

Country Link
JP (1) JPS63124419A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0245927A (ja) * 1988-08-06 1990-02-15 Fujitsu Ltd エッチング方法
JPH02155230A (ja) * 1988-12-07 1990-06-14 Matsushita Electric Ind Co Ltd ドライエッチング装置
JPH0817803A (ja) * 1994-06-30 1996-01-19 Nichia Chem Ind Ltd 窒化ガリウム系化合物半導体のドライエッチング方法
JP2010045359A (ja) * 2008-08-11 2010-02-25 Samsung Electronics Co Ltd 半導体素子及び半導体素子のパターン形成方法
US9117654B2 (en) 2008-10-22 2015-08-25 Samsung Electronics Co., Ltd. Methods of forming fine patterns in integrated circuit devices

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0245927A (ja) * 1988-08-06 1990-02-15 Fujitsu Ltd エッチング方法
JPH02155230A (ja) * 1988-12-07 1990-06-14 Matsushita Electric Ind Co Ltd ドライエッチング装置
JPH0817803A (ja) * 1994-06-30 1996-01-19 Nichia Chem Ind Ltd 窒化ガリウム系化合物半導体のドライエッチング方法
JP2010045359A (ja) * 2008-08-11 2010-02-25 Samsung Electronics Co Ltd 半導体素子及び半導体素子のパターン形成方法
US8637407B2 (en) 2008-08-11 2014-01-28 Samsung Electronics Co., Ltd. Methods of forming fine patterns in semiconductor devices
US8846541B2 (en) 2008-08-11 2014-09-30 Samsung Electronics Co., Ltd. Methods of forming fine patterns in semiconductor devices
US9070448B2 (en) 2008-08-11 2015-06-30 Samsung Electronics Co., Ltd. Methods of forming fine patterns in semiconductor devices
US9117654B2 (en) 2008-10-22 2015-08-25 Samsung Electronics Co., Ltd. Methods of forming fine patterns in integrated circuit devices

Similar Documents

Publication Publication Date Title
US4784720A (en) Trench etch process for a single-wafer RIE dry etch reactor
US20190326123A1 (en) Thermal silicon etch
US6110836A (en) Reactive plasma etch cleaning of high aspect ratio openings
US4264409A (en) Contamination-free selective reactive ion etching or polycrystalline silicon against silicon dioxide
KR100225552B1 (ko) 드라이에칭방법
US5759360A (en) Wafer clean sputtering process
TW201417183A (zh) 使用電漿預處理與高溫蝕刻劑沉積的方向性二氧化矽蝕刻
JPH0740569B2 (ja) Ecrプラズマ堆積方法
JPH0831808A (ja) 半導体材料内にトレンチをエッチングする方法及び装置
KR930001500B1 (ko) 취화수소 또는 취소로 건식 식각하는 방법
EP4300544A1 (en) Post-processing of indium-containing compound semiconductors
JPH05102107A (ja) 半導体装置の製造方法
TW201901776A (zh) 磊晶矽上之非晶矽的選擇性蝕刻
US6214736B1 (en) Silicon processing method
JPS63124419A (ja) ドライエツチング方法
US4364793A (en) Method of etching silicon and polysilicon substrates
JP3094470B2 (ja) ドライエッチング方法
JPS621565B2 (ja)
JPH06177086A (ja) ドライエッチング方法及び装置
JPH053178A (ja) 半導体装置の製造方法
JPH02125425A (ja) エッチング方法
JPH0760815B2 (ja) ドライエッチング方法
KR102071500B1 (ko) 반도체 소자의 제조방법
JP3080860B2 (ja) ドライエッチング方法
JPH02224241A (ja) エッチング方法