JPS6191930A - 半導体基板の清浄方法 - Google Patents
半導体基板の清浄方法Info
- Publication number
- JPS6191930A JPS6191930A JP21273184A JP21273184A JPS6191930A JP S6191930 A JPS6191930 A JP S6191930A JP 21273184 A JP21273184 A JP 21273184A JP 21273184 A JP21273184 A JP 21273184A JP S6191930 A JPS6191930 A JP S6191930A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- substrate
- gas
- semiconductor substrate
- chamber
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明はドライエツチング処理を行った半導体基板の
清浄方法に関するものである。
清浄方法に関するものである。
（従来の技術）
近年化合物半導体を用いたトランジスター、ダイオード
などの電子デバイス及びレーザ、発光ダイオード、光検
知器などの光デバイスの利用が高まり、単体デバイスの
みならず多数のデバイスを一つの基板上に一体化して形
成した集積回路の実用化が望まれている。
などの電子デバイス及びレーザ、発光ダイオード、光検
知器などの光デバイスの利用が高まり、単体デバイスの
みならず多数のデバイスを一つの基板上に一体化して形
成した集積回路の実用化が望まれている。
このようなデバイスの製造にはドライエツチングが欠か
せない技術となっている。ドライエツチングは強酸など
を用いたウェットエツチングに較べて均一性の良い微細
加工が可能であること、廃液処理の問題がないこと、エ
ツチングに気体を用いているため真空チャンバー内で試
料を加工することができ、大気によシ試料表面が酸化さ
れたり汚染されたシする問題が防げるなどの利点を有し
ている。
せない技術となっている。ドライエツチングは強酸など
を用いたウェットエツチングに較べて均一性の良い微細
加工が可能であること、廃液処理の問題がないこと、エ
ツチングに気体を用いているため真空チャンバー内で試
料を加工することができ、大気によシ試料表面が酸化さ
れたり汚染されたシする問題が防げるなどの利点を有し
ている。
現在ドライエツチングとしては平行平板電極間のグロー
放電によるプラズマを用いた反応性イオンエツチングや
プラズマ室とエツチング室とを別個に隣接して設け、イ
オンビームと中性ラジカルシャワーの試料照射を利用し
た反応性イオンビームエツチングが知られている。更に
最近では放電プラズマを利用する代りに光を半導体基板
もしくは基板を取巻く反応性ガスに照射し、この光化学
反応により発生した中性ラジカルを用いてエツチングを
行う光励起ドライエツチングが提案されている。
放電によるプラズマを用いた反応性イオンエツチングや
プラズマ室とエツチング室とを別個に隣接して設け、イ
オンビームと中性ラジカルシャワーの試料照射を利用し
た反応性イオンビームエツチングが知られている。更に
最近では放電プラズマを利用する代りに光を半導体基板
もしくは基板を取巻く反応性ガスに照射し、この光化学
反応により発生した中性ラジカルを用いてエツチングを
行う光励起ドライエツチングが提案されている。
（発明が解決しようとする問題点）
上述のドライエツチングは基板表面を所望のパターンに
微細加工する技術であり、現在のドライエツチング技術
の問題点の一つに、エツチングガスまたは残留ガスによ
る加工表面の汚染がある。前記反応性イオンエツチング
や光励起エツチングでは反応性ガスの使用ガス圧が０．
１〜１０トールと高いため、高濃度の中性ラジカルが加
工表面に吸着、堆積することがしばしばある。また、反
応性イオンビームエツチングの場合は到達ガス圧及び反
応性ガス圧が例えば１０−？及び１０−’）−ルと前記
のエツチング法に較べて２桁ないし５桁低く、従って中
性ラジカルによる加工表面汚染度もそれだけ低い。しか
しそれでもエツチング終了後基板処理室を高真空に排気
する間、加工表面に残留エツチングガスが吸着して汚染
層を形成する。例えばＧａｋｓ基板をＣ１２ガスにより
エツチングすると、加工表面にＣｊを主成分とする吸着
層が形成され、従ってこのままでは加工表面に電極材料
を付着したり、良好なエビメキシャル結晶成長を行うこ
とが困難であった。
微細加工する技術であり、現在のドライエツチング技術
の問題点の一つに、エツチングガスまたは残留ガスによ
る加工表面の汚染がある。前記反応性イオンエツチング
や光励起エツチングでは反応性ガスの使用ガス圧が０．
１〜１０トールと高いため、高濃度の中性ラジカルが加
工表面に吸着、堆積することがしばしばある。また、反
応性イオンビームエツチングの場合は到達ガス圧及び反
応性ガス圧が例えば１０−？及び１０−’）−ルと前記
のエツチング法に較べて２桁ないし５桁低く、従って中
性ラジカルによる加工表面汚染度もそれだけ低い。しか
しそれでもエツチング終了後基板処理室を高真空に排気
する間、加工表面に残留エツチングガスが吸着して汚染
層を形成する。例えばＧａｋｓ基板をＣ１２ガスにより
エツチングすると、加工表面にＣｊを主成分とする吸着
層が形成され、従ってこのままでは加工表面に電極材料
を付着したり、良好なエビメキシャル結晶成長を行うこ
とが困難であった。
従来このような問題を解決する方法として、エツチング
を終了後、基板を真空のエツチング室より取り出して水
洗を行っていた。しかしこのような基板清浄化方法には
いくつかの問題点がある。その一つは基板を真空のエツ
チング室より取り出して水洗するまでの間に表面汚染物
が大気中の水分と反応して酸を形成し、基板表面を浸蝕
することである。他の一つは微細加工の指間がサブミク
ロンのオーダになると、水洗の如き湿式洗浄法では微細
構造の内部にまで均等な洗浄を行うことが困難なことで
ある。上述の問題点はエツチング後表面汚染層を除去し
ないまま基板を大気に触れさせたことに起因するうこの
発明の目的はドライエツチング後の基板表面の汚染層形
成の抑止、または形成した汚染層を容易に除去する方法
を提供することにある。
を終了後、基板を真空のエツチング室より取り出して水
洗を行っていた。しかしこのような基板清浄化方法には
いくつかの問題点がある。その一つは基板を真空のエツ
チング室より取り出して水洗するまでの間に表面汚染物
が大気中の水分と反応して酸を形成し、基板表面を浸蝕
することである。他の一つは微細加工の指間がサブミク
ロンのオーダになると、水洗の如き湿式洗浄法では微細
構造の内部にまで均等な洗浄を行うことが困難なことで
ある。上述の問題点はエツチング後表面汚染層を除去し
ないまま基板を大気に触れさせたことに起因するうこの
発明の目的はドライエツチング後の基板表面の汚染層形
成の抑止、または形成した汚染層を容易に除去する方法
を提供することにある。
エツチングを行い、次いで向−真空装置内で基板の清浄
処理を行うことを特徴とする。
処理を行うことを特徴とする。
次にこの発明の一実施例として添付め図面に示した反応
性イオンビームエツチング装置により説明すると、／は
プラズマ放電室、コは半導体基板のエツチング室であっ
て、画室は隣接して設けられて、その境界面にはメツシ
ュ状のイオン引き出し電極？、ｆｆが設けられ、エツチ
ング室ａ側の電極ｇの下部には半導体基板９を載置する
試料支持台１０を設ける。
性イオンビームエツチング装置により説明すると、／は
プラズマ放電室、コは半導体基板のエツチング室であっ
て、画室は隣接して設けられて、その境界面にはメツシ
ュ状のイオン引き出し電極？、ｆｆが設けられ、エツチ
ング室ａ側の電極ｇの下部には半導体基板９を載置する
試料支持台１０を設ける。
エツチング室−の支持台ｉｏ上にエツチングする半導体
基板を載せ、排気管ｌ／により両室内を真空とした後に
、プラズマ放電室／に反応ガスをガス供給管３よシ導入
し、マイクロ波及び磁場（発生装置は図示せず）の作用
によシブラズマ励振を行う。このようにして放電室／に
形成したプラズマダ中のイオンｊはイオン引き出し電極
７．ｔによって加速されながらエツチング室コヘ導かれ
、半導体基板９を照射してエッチ室温であり、反応ガス
の圧力は１０−３〜１０−’ ） −ルである。このよ
うにして放電プラズマ照射中は中性ラジカル、エツチン
グガスの吸着及びイオン衝撃によシ半導体基板の所定位
置にエツチングを行う。なお、中性ラジカル乙のみでエ
ツチングを行うときは、−例として、第２図（＋１）に
示すように、半導体基板デを支持している支持台ＩＯを
１８０度回転させ、支持台ＩＯの裏面を電極と対向させ
る。その結果、電極によりエツチング室”へ引き出さ督
たイオ・Ｓは方向性を有しているため、支持台の裏面と
衝突し、中性ラジカル乙のみでエツチングを行うことと
なる。また第２図（ｂ）に示すように、電極７．ざと半
導体基板９の間にシャッター７２を介在させ、イオンの
基板表面の突入を阻止するようにして、中性ラジカルの
みでエツチングを行うようにすることもできる。
基板を載せ、排気管ｌ／により両室内を真空とした後に
、プラズマ放電室／に反応ガスをガス供給管３よシ導入
し、マイクロ波及び磁場（発生装置は図示せず）の作用
によシブラズマ励振を行う。このようにして放電室／に
形成したプラズマダ中のイオンｊはイオン引き出し電極
７．ｔによって加速されながらエツチング室コヘ導かれ
、半導体基板９を照射してエッチ室温であり、反応ガス
の圧力は１０−３〜１０−’ ） −ルである。このよ
うにして放電プラズマ照射中は中性ラジカル、エツチン
グガスの吸着及びイオン衝撃によシ半導体基板の所定位
置にエツチングを行う。なお、中性ラジカル乙のみでエ
ツチングを行うときは、−例として、第２図（＋１）に
示すように、半導体基板デを支持している支持台ＩＯを
１８０度回転させ、支持台ＩＯの裏面を電極と対向させ
る。その結果、電極によりエツチング室”へ引き出さ督
たイオ・Ｓは方向性を有しているため、支持台の裏面と
衝突し、中性ラジカル乙のみでエツチングを行うことと
なる。また第２図（ｂ）に示すように、電極７．ざと半
導体基板９の間にシャッター７２を介在させ、イオンの
基板表面の突入を阻止するようにして、中性ラジカルの
みでエツチングを行うようにすることもできる。
上述の如く、イオン、中性ラジカルまたはこれらの混在
雰囲気中で半導体基板９に所定量のエツチングを行った
ら、プラズマ放電を停止し、す、基板汚染の原因となる
。特に上述の吸着はエツチングガスの高真空排気時に多
くなる傾向を示す。放電プラズマの代シに光励起によっ
ても中性ラジカル及びエツチングガスの基板への吸着は
同様に起る。
雰囲気中で半導体基板９に所定量のエツチングを行った
ら、プラズマ放電を停止し、す、基板汚染の原因となる
。特に上述の吸着はエツチングガスの高真空排気時に多
くなる傾向を示す。放電プラズマの代シに光励起によっ
ても中性ラジカル及びエツチングガスの基板への吸着は
同様に起る。
この発明はこの半導体基板のエツチングが終了し、エツ
チングガスの高真空排気が完了するまでの間、半導体基
板の加工表面に中性ラジカル、残留エツチングガスなど
の吸着が起らないようにする。上述の吸着を抑制する方
法としてエツチングが完了したら半導体基板の加熱を行
う。加熱する方法は第３図（α）に示すように、基板９
の支持台ｌＯ内にヒータ、赤外線ランプなどの加熱手段
／３を内蔵して、間接的に基板を加熱したり、成るいは
第５図（ｂ）に示すように、基板デの上方に赤外線ラン
プのような適当な加熱手段／ｌＩを設置し、基板を直接
的に加熱するようにしても良い。基板の加熱温度はエツ
チングガス粒子が基板表面から効果的に離脱する温度で
あって、通常のエツチングガスの場合、２５０℃以上で
あり、２５０℃以下であると、吸着したガス粒子の脱離
が有効に行われない。
チングガスの高真空排気が完了するまでの間、半導体基
板の加工表面に中性ラジカル、残留エツチングガスなど
の吸着が起らないようにする。上述の吸着を抑制する方
法としてエツチングが完了したら半導体基板の加熱を行
う。加熱する方法は第３図（α）に示すように、基板９
の支持台ｌＯ内にヒータ、赤外線ランプなどの加熱手段
／３を内蔵して、間接的に基板を加熱したり、成るいは
第５図（ｂ）に示すように、基板デの上方に赤外線ラン
プのような適当な加熱手段／ｌＩを設置し、基板を直接
的に加熱するようにしても良い。基板の加熱温度はエツ
チングガス粒子が基板表面から効果的に離脱する温度で
あって、通常のエツチングガスの場合、２５０℃以上で
あり、２５０℃以下であると、吸着したガス粒子の脱離
が有効に行われない。
チングガスの吸着及びイオン衝撃で基板のエツチングを
行い、エツチング中はイオン衝撃がエツチングガスの基
板への吸着、堆積を抑制する。
行い、エツチング中はイオン衝撃がエツチングガスの基
板への吸着、堆積を抑制する。
エツチングを完了し、放電を停止すると共に高真空排気
を行うと、中性ラジカルの吸着及びイオン衝撃は直ちに
止まるが、“二′ツチングガスの基板への吸着はエツチ
ング室にガスが存在する限り、継続して起る。プラズマ
放電の停止と共−に半導体基板の加熱を開始すると、次
第に基板周面のエツチングガスは表面吸着よりも、形成
しているエツチングガス堆積層から離脱する勢力の方が
次第に強くなシ、表面の汚染は除去され、高清浄外表面
を維持する。従って、エツチングが完了する時点に基板
をエツチングガス粒子が堆積し藩いような温度に到着す
るよう予ｑめ加熱を開始すると、プラズマ放電停止時に
おけるエツチングガスの基板への吸着は抑制され、高清
浄な加工面を保持することになる。この基板の加熱はエ
ツチング室が高真空排気されてエツチングガスが存在し
なくなるまでの間であるが、基板を次工程の処理まで加
熱を継続することにより、次工程処理直前に行うクリー
ニング処理を省略することができる。
を行うと、中性ラジカルの吸着及びイオン衝撃は直ちに
止まるが、“二′ツチングガスの基板への吸着はエツチ
ング室にガスが存在する限り、継続して起る。プラズマ
放電の停止と共−に半導体基板の加熱を開始すると、次
第に基板周面のエツチングガスは表面吸着よりも、形成
しているエツチングガス堆積層から離脱する勢力の方が
次第に強くなシ、表面の汚染は除去され、高清浄外表面
を維持する。従って、エツチングが完了する時点に基板
をエツチングガス粒子が堆積し藩いような温度に到着す
るよう予ｑめ加熱を開始すると、プラズマ放電停止時に
おけるエツチングガスの基板への吸着は抑制され、高清
浄な加工面を保持することになる。この基板の加熱はエ
ツチング室が高真空排気されてエツチングガスが存在し
なくなるまでの間であるが、基板を次工程の処理まで加
熱を継続することにより、次工程処理直前に行うクリー
ニング処理を省略することができる。
（実施例）
実施例１
半導体レーザとして所定の構造をＧａＡｓ基板上に形成
し、この多層構造体の表面を２５０ ℃高温ベーキング
処理を施したフォトレジストマスクパターンで被覆した
後に反応性イオンビームエツチング装置のエツチング室
の支持台に設置して、レーザ共振器を構成するため端面
を垂直にエツチングした。エツチングの条件はエツチン
グガスとしてＣｌ、を用い、ガス流量は１１０５ＣＣ。
し、この多層構造体の表面を２５０ ℃高温ベーキング
処理を施したフォトレジストマスクパターンで被覆した
後に反応性イオンビームエツチング装置のエツチング室
の支持台に設置して、レーザ共振器を構成するため端面
を垂直にエツチングした。エツチングの条件はエツチン
グガスとしてＣｌ、を用い、ガス流量は１１０５ＣＣ。
ガス圧は８ Ｘ １０−’ ）−ル、イオン引き出し電
極の印加電圧は５００ｖで、室温にて５ｏ分エツチング
処理したところ、マスクに沿って６μｍの深さでエツチ
ングが行われ、端面は非常に垂直性の良好な鏡面を形成
した。
極の印加電圧は５００ｖで、室温にて５ｏ分エツチング
処理したところ、マスクに沿って６μｍの深さでエツチ
ングが行われ、端面は非常に垂直性の良好な鏡面を形成
した。
上記のエツチング終了５分前に支持台に内蔵しである加
熱手段に信号を送シ、エツチング完了時に試料が３５０
℃に加熱されるように設定し、エツチング放電遮断後、
５５０℃を維持し、その間Ｃｋガスの排気を行った。、
２０分経過後、エツチング室内の残留ガス圧は１０−’
）−ルとなったので、加熱を停止した。試料が降温し
たら、装置に附属している試料汚染度モニター（オージ
ェ電子分光装置）で試料を大気に出さずに表面電界効果
トラスジスタを形成したＧａＡ、基板上にゲート電極と
［７てのタングステンシリサイド（ｗｓ７）を１ｏｏｏ
Ｘの厚さで蒸着し、更にその上にフォトレジストマスク
パターンを形成した後に反応性イオンビームエツチング
装置のエツチング室に入れ、室温でエツチングを行った
。エツチングの条件はエツチングガスとしてＣＦ。
熱手段に信号を送シ、エツチング完了時に試料が３５０
℃に加熱されるように設定し、エツチング放電遮断後、
５５０℃を維持し、その間Ｃｋガスの排気を行った。、
２０分経過後、エツチング室内の残留ガス圧は１０−’
）−ルとなったので、加熱を停止した。試料が降温し
たら、装置に附属している試料汚染度モニター（オージ
ェ電子分光装置）で試料を大気に出さずに表面電界効果
トラスジスタを形成したＧａＡ、基板上にゲート電極と
［７てのタングステンシリサイド（ｗｓ７）を１ｏｏｏ
Ｘの厚さで蒸着し、更にその上にフォトレジストマスク
パターンを形成した後に反応性イオンビームエツチング
装置のエツチング室に入れ、室温でエツチングを行った
。エツチングの条件はエツチングガスとしてＣＦ。
（４フツ化炭素）を用い、ガス流量は１０８００Ｍ。
ガス圧５Ｘ１０−’）−ル、イオン引き出し電極への印
加電圧は５００■で、４分経過後マスク部分を除いたタ
ングステンシリサイドのエツチングが完了し、更に５０
秒継続して、露呈しているＧａＡｇ面のエツチングを行
った。一方、試料はエツチングが完了した時点で３５０
℃となるようにエツチング完了時点の３分前よシ加熱を
開始した。エツチング放電遮断後、ＣＦ、ガスの排気を
残留ガス圧が１０−″）−ルと表るまで行い、その間試
料の加熱は継続して行った。このようにして得られたＧ
ａ１３面の表面分析を実施例１と同様な方法で行ったと
ころ、加熱処理を行わなかつ処理を行った半導体基板を
同一真空装置内で続けて清浄処理を行って、反応ガスに
よる汚染層の形成を阻止し、また形成した汚染層を除去
するようにしたのであって、次工程においてクリーニン
グ処理を施すことなく直ちに電極蒸着、結晶成長などの
作業を行うことができる。また大気中に取出しても基板
に汚染物が付着してい危いので基板を浸蝕する酸も形成
せず、水洗処理も続けて行うことができる。
加電圧は５００■で、４分経過後マスク部分を除いたタ
ングステンシリサイドのエツチングが完了し、更に５０
秒継続して、露呈しているＧａＡｇ面のエツチングを行
った。一方、試料はエツチングが完了した時点で３５０
℃となるようにエツチング完了時点の３分前よシ加熱を
開始した。エツチング放電遮断後、ＣＦ、ガスの排気を
残留ガス圧が１０−″）−ルと表るまで行い、その間試
料の加熱は継続して行った。このようにして得られたＧ
ａ１３面の表面分析を実施例１と同様な方法で行ったと
ころ、加熱処理を行わなかつ処理を行った半導体基板を
同一真空装置内で続けて清浄処理を行って、反応ガスに
よる汚染層の形成を阻止し、また形成した汚染層を除去
するようにしたのであって、次工程においてクリーニン
グ処理を施すことなく直ちに電極蒸着、結晶成長などの
作業を行うことができる。また大気中に取出しても基板
に汚染物が付着してい危いので基板を浸蝕する酸も形成
せず、水洗処理も続けて行うことができる。
第１図はこの発明を実施するだめの反応性イオンエツチ
ング装置の概略図、第２図（Ｇ） 、 （６）は中性ラ
ジカルでエツチングを行う仁とを示した説明図、第３図
（α） 、 （６）は基板の加熱方法を示す説明図であ
る。 ｌ・・・プラズマ放電室、コ・・・エツチング室、３・
・・ガス供給管、ダ・・・プラズマ、Ｓ・・・イオン、
６・・・中性ラジカル、７．ｔ・・・イオン引き出し電
極、デ・・・半導体基板、ＩＱ・・・支持台、１３．／
ＩＩ・・・加熱手段。
ング装置の概略図、第２図（Ｇ） 、 （６）は中性ラ
ジカルでエツチングを行う仁とを示した説明図、第３図
（α） 、 （６）は基板の加熱方法を示す説明図であ
る。 ｌ・・・プラズマ放電室、コ・・・エツチング室、３・
・・ガス供給管、ダ・・・プラズマ、Ｓ・・・イオン、
６・・・中性ラジカル、７．ｔ・・・イオン引き出し電
極、デ・・・半導体基板、ＩＱ・・・支持台、１３．／
ＩＩ・・・加熱手段。
Claims (2)
- （１）イオン、中性ラジカルまたはこれらの混在雰囲気
中で半導体基板のエッチングを行い、次いで同一真空装
置内で基板の清浄処理を行うことを特徴とする半導体基
板の清浄方法。 - （２）基板の清浄処理は基板を２５０℃以上の温度で加
熱することから成る特許請求の範囲第１項記載の半導体
基板の清浄方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21273184A JPS6191930A (ja) | 1984-10-12 | 1984-10-12 | 半導体基板の清浄方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21273184A JPS6191930A (ja) | 1984-10-12 | 1984-10-12 | 半導体基板の清浄方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6191930A true JPS6191930A (ja) | 1986-05-10 |
Family
ID=16627496
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21273184A Pending JPS6191930A (ja) | 1984-10-12 | 1984-10-12 | 半導体基板の清浄方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6191930A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003044872A1 (en) * | 2001-11-19 | 2003-05-30 | Sanyo Electric Co., Ltd. | Compound semiconductor light emitting device and its manufacturing method |
| JP2004343139A (ja) * | 2001-11-19 | 2004-12-02 | Sanyo Electric Co Ltd | 化合物半導体発光素子 |
| JP2005005727A (ja) * | 2001-11-19 | 2005-01-06 | Sanyo Electric Co Ltd | 化合物半導体発光素子 |
| JP2016178257A (ja) * | 2015-03-23 | 2016-10-06 | 株式会社日立ハイテクノロジーズ | プラズマ処理装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5753939A (ja) * | 1980-09-17 | 1982-03-31 | Matsushita Electric Ind Co Ltd | Hakumakunodoraietsuchinguhoho |
| JPS593936A (ja) * | 1982-06-30 | 1984-01-10 | Toshiba Corp | 半導体装置の製造方法 |
-
1984
- 1984-10-12 JP JP21273184A patent/JPS6191930A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5753939A (ja) * | 1980-09-17 | 1982-03-31 | Matsushita Electric Ind Co Ltd | Hakumakunodoraietsuchinguhoho |
| JPS593936A (ja) * | 1982-06-30 | 1984-01-10 | Toshiba Corp | 半導体装置の製造方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003044872A1 (en) * | 2001-11-19 | 2003-05-30 | Sanyo Electric Co., Ltd. | Compound semiconductor light emitting device and its manufacturing method |
| JP2004343139A (ja) * | 2001-11-19 | 2004-12-02 | Sanyo Electric Co Ltd | 化合物半導体発光素子 |
| JP2005005727A (ja) * | 2001-11-19 | 2005-01-06 | Sanyo Electric Co Ltd | 化合物半導体発光素子 |
| JPWO2003044872A1 (ja) * | 2001-11-19 | 2005-03-24 | 三洋電機株式会社 | 化合物半導体発光素子 |
| US7276742B2 (en) | 2001-11-19 | 2007-10-02 | Sanyo Electric Co., Ltd. | Compound semiconductor light emitting device and its manufacturing method |
| JP2016178257A (ja) * | 2015-03-23 | 2016-10-06 | 株式会社日立ハイテクノロジーズ | プラズマ処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0714119B1 (en) | Pattern forming process and process for preparing semiconductor device utilizing said pattern forming process | |
| KR100256453B1 (ko) | 반도체 웨이퍼상에 텅스텐을 선택적으로 증착시키는 방법 | |
| JP3086719B2 (ja) | 表面処理方法 | |
| JPS631097B2 (ja) | ||
| JPH0622222B2 (ja) | 光処理装置 | |
| JPH0691014B2 (ja) | 半導体装置の製造装置 | |
| JP2724165B2 (ja) | 有機化合物膜の除去方法及び除去装置 | |
| JPH08186099A (ja) | レジストのアッシング方法 | |
| JPS6191930A (ja) | 半導体基板の清浄方法 | |
| JPS5936257B2 (ja) | レジスト材料の剥離方法 | |
| JPH07201792A (ja) | フォトレジストの除去方法 | |
| JPH01200628A (ja) | ドライエッチング方法 | |
| JPH02187025A (ja) | エッチング方法及びｘ線リソグラフィ用マスクの製造方法 | |
| JP2000500285A (ja) | カセットセルを有するレーザープロセッシングチェンバー | |
| JPH0793293B2 (ja) | 後処理方法 | |
| JPH03229415A (ja) | 半導体装置のドライクリーニング方法 | |
| JP3034259B2 (ja) | 有機化合物膜の除去方法 | |
| JPH03155621A (ja) | ドライエッチング方法 | |
| JP2611496B2 (ja) | 表面処理方法 | |
| JP2966036B2 (ja) | エッチングパターンの形成方法 | |
| JPH05283346A (ja) | 半導体製造装置 | |
| JP3009209B2 (ja) | 表面保護方法 | |
| JP2737613B2 (ja) | 微細パターンの形成方法 | |
| KR920007449B1 (ko) | 반도체가공에 있어서의 표면처리방법 및 그 장치 | |
| JP2000100800A (ja) | 有機化合物膜の除去方法 |