JPS593936A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS593936A
JPS593936A JP57111671A JP11167182A JPS593936A JP S593936 A JPS593936 A JP S593936A JP 57111671 A JP57111671 A JP 57111671A JP 11167182 A JP11167182 A JP 11167182A JP S593936 A JPS593936 A JP S593936A
Authority
JP
Japan
Prior art keywords
ion etching
reactive ion
heat treatment
substrate
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57111671A
Other languages
English (en)
Inventor
Miyoko Watanabe
渡辺 美代子
Yasutami Tsukurida
造田 安民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP57111671A priority Critical patent/JPS593936A/ja
Publication of JPS593936A publication Critical patent/JPS593936A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の接衝分野〕 この発明は半導体装置製造方法に係り、特に反応性イオ
ンエツチングを施す為半導体基板表面にイオンを照射す
る工程を含む半導体装置の製造方法に関する。
r発明の技9flT的背景とその問題点9反応性イオン
エツチングはサイトエツチングのない異方性エツチング
として好1れ、集積回路微細加工では欠かすことの出来
ない技術として用いられている。
しかし反応性イオンエツチングを逆用する場合、イオン
衝撃によって起こる結晶欠陥又は不純物汚染にもとず〈
照射損傷が問題となる。両因中不糾物汚染として考乏−
られるものは、電極材料であるステンレスからの重金属
による汚染とか、ヌは反応ガスであるフッ化炭素、水素
、酸素の分解不純物汚染である。この重金属汚染を防ぐ
ためにイオン衝撃用アノード並びにカソードをポリマー
で第服することが行われているが、充分な効果を呈しな
い。このため、この方法は重金属汚染から完全に解放さ
せるものとい\難い。この様な照射ナロ傷は製品にとソ
められるとき素子特性に悪影響を与える。そこでこのよ
うな照射損傷を摩り除くために、エツチングされた基板
表面に灰に100.に以上湿式エツチングを施[7て除
去している。しかし、湿式エツチングを施すことにより
製造工程を複雑にし、この点からより簡単に照射損傷を
取り除く他の方法が期待されているのである。
〔発明の目的〕
この発明は、このような反応性イオンエツチングを施す
為イオン照射された半導体基板表面に汁5成された照射
損傷をば、熱処理工程を付加することにより取り除き、
より簡単に照射損傷を除去させる半導体装置の製造方法
を提供することにある。
〔発明の概要〕
反応性イオンエツチングによって生じる照射損傷は、今
までオージェ分析やXP8によって分析されて来た。現
在では、アノード電極にポリマ」被服をするなど汚染を
防ぐ対策が行われているため、オージェやXP8では重
金属汚染は検出限界値以下に低減さ゛れて検出されなく
なっている。そこでより感度良好にかつ素子特性に悪影
響を与える電気的活性欠陥のみ検出できる電気的過度応
答による接合法(Deep Level Transi
ent 8pectroscopy)(DLT8 )を
用い照射損傷の欠陥を検出してみた。
いま第1図に表面酸化膜をば、反応性イオンエツチング
を施されて所望に除去されたケイ素基板のD L ’L
’ Sスペクトラムを示す。但しスペクトラム0υは、
反応性イオンエツチングを施された後200℃、1時間
の熱処理を施された基板に係る。三個の欠陥、従ってデ
ィープレベル(11’)、(11“)、(11”)が検
出されている。それぞれの欠陥の価電子帯からの高さB
T−Evは順に0.41eV、0.46eV、 0.5
5eV テある。°又スペクトラムα渇は同様に反応性
イオンエツチングを施された後5oo℃、1時間の熱処
理を施された点で相違するケイ素基板のD L T S
スペクトラムである。反応性イオンエツチングを施され
、2o。
℃1時間の熱処理をされた素子に見られたスペクトラム
(11)の三個のディープレベルはこのスペクトラム(
121では検出されてぃ力い。尚第1図でスペクトラム
OQは反応性イオンエツチングを施さない状態にある基
板ケイ素面について測定されたものである。第2図から
スペクトラムαυの三個のディープレベル(11’) 
、(11“)、(11”)は、反応性イオンエツチング
によって生じた欠陥であること、並びにスペクトラムθ
りに係る熱処理で消失することが認められる。
次にこれらの欠陥についてイオンエツチング後に施され
る熱処理条件を変更してみた。このときのディープレベ
ル濃度の変化を第2図に示す。三個の欠陥(11’)、
(11“)、(11”’)は、熱処理温度を変えるとき
に同様の傾向を示している。つまり何れも処理温度を高
めるにつれてまず増大し、次いで200℃にとる頃から
濃度を低下し始める。そして400℃以上にとるとき始
めて三個の全部がはソ消滅するのである。但]〜処理時
間はこの場合30分としである。こ\でT’) T、 
T Sスペクトラムをとられた素子構成は第3図のp十
〇ダイオード(至)である。n型ケイ素基板01)の表
面から選択的にイオン注入なれて形成されたp十型領域
G国と、p十型領域上に残置されるようにその他の部分
でイオンエツチングされた酸化膜C32から成っている
。DLTS測定で測定される範囲は、p十n接合の空乏
層°がOバイアスの時と逆バイアスをかけた時とで空乏
層端を変化する範囲、図のC35+から(ト)の範囲に
ついてである。従って反応性イオンエツチング直後にエ
ツチングされた表面に集中していた欠陥は、100’C
I3+上の熱処理でD L ’l’ S測定部分に到る
深さ方向に拡散し、400℃以上の熱処、理で基板全体
に拡散するものと考えるならば、第2図のディープレベ
ル濃度変化が理解されよう。
このような結果からこの発明に於いては、反応性イオン
エツチングを施したあと、4oo℃以上の熱処理を少く
とも30分行い、基板全体に欠陥を拡散させる工程を付
加することを提唱するのである。
この場合三個のディープレベル濃W ij 、] 0”
 crrt−”以下と々す、素子特性をほとんど左右し
ない値をとらせることになる。゛温度が400℃に達せ
ず又処理時間も30分に達しない熱処理は結果を不満に
して適用出来ない。
〔発明の実施例〕
以下にこの発明の実施例について述べる。第4図でます
比抵抗約10Ω−はのn型ケイ素基板01)を用意し、
この上に5oooXの酸化ケイ素膜C121を形成する
。その後p型領域例を形成するためフォトレジスト膜を
マスクとする写真蝕刻工程によりホウ素をイオン注入す
る。次いで改められたレジスト膜04)をマスクと1−
1p十〇プレナダイオードαl)のp 4 n接合近傍
のn型領域上酸化膜を反応性イオンエツチングによシエ
ッチングする。エツチング条件は、反応ガスフッ化炭素
を50 c c/n i n 、水素を12 cc/i
nI n 。
真空度1O−2Tnrr 1パワー0.22 WAql
とする。この後この例ではチッ素中で400℃、30分
の熱処理を施す。この熱処理を行うことによって三個の
ディープレベルは10”cm−’以下に減少する。
この例ではチッ素中で熱処理する場合について述べであ
るが例えば500°Cの熱処理が伴うCVD膜付着工程
に兼ねさせてもさし支えない。又基板はp型に限られず
p型であってもよろしい。更にイオンエツチングは酸化
膜に限られずケイ素基板に施す反応性イオンエツチング
であってもよろしい。
r発明の効果〕 このようなこの発明によれげ、反応性イオンエツチング
により形成された照射損傷を基板全体トて拡散させて装
置特性に無害にをせる。
【図面の簡単な説明】
第1ンjけ表面酸化膜について反応性イオンエツチング
を施された基板及びこの基板を200’CI時間</−
は500’C1時間の熱処理を行って得た各試料のI)
 I、′rSスペクトルを順次OI、(Ill、C’)
として示す。 スペクトル(11)のそれぞれ−個のピークは一個の欠
デA−プレベルの濃度を示(−7ている。第2図は三個
のディープレベルの熱処理特性図である。熱処理時間は
30分としである。第3図はブレナ型p + nダイオ
ードの断面図、第4図はとの発明の製造方法を説明する
ための生成品断面図である。 61)〜n型ケイ素基板 Cθ〜酸化膜缶〜p+型領域
    G↓)〜レジス)M「(9〜07477時の空
乏層端 削)〜逆  〃 代理人 弁理士 井 上 −男 (8)

Claims (1)

    【特許請求の範囲】
  1. 半導体基板表面について反応性イオンエツチングを施し
    たのち、基枡全体を400°Cを下廻ら々い温度で且つ
    30分以上で熱処理する工程を付加したことを特徴とす
    る半導体装置の製造方法。
JP57111671A 1982-06-30 1982-06-30 半導体装置の製造方法 Pending JPS593936A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57111671A JPS593936A (ja) 1982-06-30 1982-06-30 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57111671A JPS593936A (ja) 1982-06-30 1982-06-30 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS593936A true JPS593936A (ja) 1984-01-10

Family

ID=14567223

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57111671A Pending JPS593936A (ja) 1982-06-30 1982-06-30 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS593936A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6191930A (ja) * 1984-10-12 1986-05-10 Agency Of Ind Science & Technol 半導体基板の清浄方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6191930A (ja) * 1984-10-12 1986-05-10 Agency Of Ind Science & Technol 半導体基板の清浄方法

Similar Documents

Publication Publication Date Title
Buck et al. A rutherford scattering study of the diffusion of heavy metal impurities in silicon to ion-damaged surface layers
Chu et al. Electronic Properties of As‐and P‐Implanted Cadmium Telluride
JPH0587036B2 (ja)
JPS6031232A (ja) 半導体基体の製造方法
US4426656A (en) GaAs FETs Having long-term stability
JPS593936A (ja) 半導体装置の製造方法
JP2011100909A (ja) 半導体基板の評価方法及び半導体デバイスの製造方法
JP5561245B2 (ja) 半導体基板の評価方法
Evwaraye et al. DLTS measurements of trapping defects in high purity germanium
KR20160125379A (ko) 플래쉬 램프 어닐용 반도체기판, 어닐기판, 반도체장치, 그리고 반도체장치의 제조방법
JP3303530B2 (ja) 炭化けい素半導体素子の製造方法
JPH11126810A (ja) 結晶欠陥の測定方法
JP7400663B2 (ja) シリコン単結晶基板中の水素濃度の評価方法
JPH0637163A (ja) イオン注入評価法
US20190214255A1 (en) Techniques for improved removal of sacrificial mask
JP2005303094A (ja) シリコンウェーハのゲッタリング効率を評価する方法
Kanemoto et al. Dependence of ion implantation: Induced defects on substrate doping
JPS61160939A (ja) ドライエツチング後Si表面損傷の乾式による除去方法
JPH11297704A (ja) 酸素析出物密度の評価方法
Tamai et al. Influence of substrate dopant concentration on electrical properties and residual defects in pn junction formed by low-temperature post-implantation annealing
JP5569464B2 (ja) 半導体素子の製造方法
JPS60233824A (ja) 半導体基板の処理方法
JP6766786B2 (ja) シリコン単結晶基板中の炭素濃度評価方法、及び半導体デバイスの製造方法
JP2744022B2 (ja) 半導体装置の製造方法
Kumar et al. Outdiffusion modelling of arsenic from As+ implanted crystalline p-type silicon during rapid thermal annealing