JPS59129425A - ドライエツチング装置 - Google Patents

ドライエツチング装置

Info

Publication number
JPS59129425A
JPS59129425A JP336283A JP336283A JPS59129425A JP S59129425 A JPS59129425 A JP S59129425A JP 336283 A JP336283 A JP 336283A JP 336283 A JP336283 A JP 336283A JP S59129425 A JPS59129425 A JP S59129425A
Authority
JP
Japan
Prior art keywords
etching
gas
etched
substrate
gas discharge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP336283A
Other languages
English (en)
Inventor
Tsunetoshi Arikado
経敏 有門
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP336283A priority Critical patent/JPS59129425A/ja
Publication of JPS59129425A publication Critical patent/JPS59129425A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 この発明は、半導体集積回路製造に使用するドライエツ
チング装置の改良に関する。
〔従来技術とその問題点〕
半導体集積回路の微細化がすすみ、微細加工技術として
近年反応性イオンエツチングと総称される、一対の対向
tf#i、を具備する真空装置内に、ハロゲン元素を含
有したガスを導入し、百電力を印加してガスを放電せし
め、発生したプラズマを利用して被エツチング基体の食
刻を行なう方法が広く採用されている。この方法は、電
極表面に形成されたイオンシースに沿って加速されたイ
オンが被エツチング基体表面を衝撃し、励起、分解また
は活性化することによりマスクに沿った垂直エツチング
を実現する方法である。この方法では、イオン衝撃によ
るダメージを伴い、たとえばコンタクトホールエツチン
グに適用した場合には、接触抵抗の増大、結晶性の破壊
などデバイスを製作した場合には、不都合を生じる。
少なくとも結晶の破壊等のダメ−、ジを伴わない新ドラ
イエツチング方法として、近年光エネルギ−を利用した
エツチング方法の研究が進められている。この方法は、
CO□レーザーのごとく長波長光を照射し、ガスを熱的
に励起解離する方式と、短波長光を照射し電子的に励起
しガスを解離する方式とに大別される。しかし、いずれ
もガスの光励起は低効率であシ、高いエツチング速度を
得ることが極めて困難である。また長波長光で熱的励起
を行なった場合、被エツチング基体は励起されないため
に、単にラジカルによるエツチングとなってしまい、エ
ツチングプロファイルは等方的となる難点がある。
〔発明の目的〕
この発明は、上記難点を改良し、光で被エツチング基体
表面の励起を行ない、方向性でかつ高速のエツチングを
行なう方法を提供することを目的としており、被エツチ
ング物の禁止帯幅よシも大なるエネルギーを有する光を
被えツチング基体表面に照射し、かつ気体放電によシ効
率良く発生したラジカルを被エツチング基体表面に導入
することを特徴とする。
〔発明の概要〕
気体の光吸収係数は一般に小さく、光で気体を解離させ
ることは、効率の良い方法ではない。そこで、本発明で
は光に比較して解離効率の良い気体放電をガスの励起手
段として使用する。ただし放電にイリ・用した方法(た
とえば、rf電界やマイクロ波の印カロ等)、および放
電によって発生したイオンの効果を除去するため、気体
放電部とエツチング部を汁離し、気体放電によって発生
した励起種および活性種のうち、長寿命のラジカルのみ
をエツチング部に尋人し、短波長光照射により励起され
ている被エツチング基体表面に作用させることを特徴と
する。
〔発明の効果〕
本発明によれば、方向性の高速なエツチングと効率よく
行うことができる。
〔発明の実施例〕
第1図は、本発明の一実施例を示す。エツチング室1は
水冷管4,5によって水冷された回転可能なウェーハ台
6、および上部からウエーノ・表面に短波長光を照射す
るだめのエキシマレーザ15と光をエツチング室1内に
導入するためのGe窓2を備える。排気系は、液体チッ
素トラップ19を備えた油回転ポンプ16およびゲート
バルブ7かも構成される。一方気体放電部は、直径38
mmφの石英管10に、マイクロ波アプリケータ8およ
びスリーブ9をへてマイクロ波が印加される形式となっ
ている。エツチングガスはマスフローコントローラ12
を通過し、ガス管13を通じて石英製放電管10内に導
入され、2−45 GHzのマイクロ波を印加して放電
する。放電部とエツチング部は、ゲートバルブ3を介し
て接続されている。
次にエツチングガスとして、CF番102混合ガス被エ
ツチング基体としてsio、膜をエツチングした実施例
を述べる。
P型5i(100)基板14上に、1000°C湿式酸
化によって1μmのSi2.膜20を形成し、ポジ型レ
ジストを使用してパターン21を形成する。該Si基板
14をエツチング室1の中に入れ、ウェーハ台6上に載
置し、ゲートバルブ3,7を開いて系内の排気を行々つ
だ後、OF420 m//min 10220 ml/
min 1流量をマスフローコントローラを介して放電
管内に導し、圧力がITorrになるようにゲートバル
ブ7を調節する。ついでマイクロ波電源をオンにし放電
管lO内でマイクロ波放電を起こし、一方ウエーハ台6
を回転させながら、エツチング室上部のGe窓2からF
、エキシマレーザ18の光を導入し、エツチングを行な
う。エツチング後エツチング室さをタリステップを使用
して測定し、エツチング時間で割ってエツチング速度を
算出した。第2図は放電部で放電を行なわなかった場合
(曲aB)を参考データとして、本発明の結果(曲線A
)とともに図示したものである。図から明らかなように
、マイクロ波放電によるガス解離の効果は顕著でちり、
かつエツチングの方向性も確保されている。
【図面の簡単な説明】
第1図は本発明の一実施例を示す構成図、第2図は第1
図に示した装置を使用したエツチング結果を示す特性図
である。 表1・・・エツチング室  2・・・Ge窓3・・・ゲ
ートバルブ  4,5・・・水冷管6・・・ウェーハ台
   7・・・ケートノくルプ8・・・マイクロ波アプ
リケータ 9・・・スリースタープ 10・・・石英放電管11・
・・フルオロコネクター 12・・・マスフローコントローラ 13・・ガス管14・・・シリコンウェー7116・・
・油回転ポンプ  】7・・・排気口18・・ガス導入
口   20・・・St、、膜21・・レジストパター
ン。

Claims (4)

    【特許請求の範囲】
  1. (1)  ガスを解離してラジカルを発生せしめる手段
    と、被エツチング物表面に光を照射するための光源とを
    具備したことを特徴とするドライエツチング装置。
  2. (2)  ガスを解離してラジカルを発生せしめる部外
    と、光を照射して被エツチング物のエツチングを行なう
    部外を分離したことを特徴とする特許請求の範囲第1項
    記載のドライエツチング装置。
  3. (3)  ガスを解離せしめる手段として、マイクロ波
    放鴛を使用することを特徴とする特許請求の範囲第1項
    記載のドライエツチング装置。
  4. (4)光源として、エキシマレーザ−を具備することを
    特徴とする特許請求の範囲第1項記載のドライエツチン
    グ装置。
JP336283A 1983-01-14 1983-01-14 ドライエツチング装置 Pending JPS59129425A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP336283A JPS59129425A (ja) 1983-01-14 1983-01-14 ドライエツチング装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP336283A JPS59129425A (ja) 1983-01-14 1983-01-14 ドライエツチング装置

Publications (1)

Publication Number Publication Date
JPS59129425A true JPS59129425A (ja) 1984-07-25

Family

ID=11555233

Family Applications (1)

Application Number Title Priority Date Filing Date
JP336283A Pending JPS59129425A (ja) 1983-01-14 1983-01-14 ドライエツチング装置

Country Status (1)

Country Link
JP (1) JPS59129425A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61265819A (ja) * 1985-05-17 1986-11-25 日本真空技術株式会社 基板乾処理の方法および装置
JPS62186536A (ja) * 1986-02-12 1987-08-14 Fujitsu Ltd 光励起エッチング法
US4687544A (en) * 1985-05-17 1987-08-18 Emergent Technologies Corporation Method and apparatus for dry processing of substrates
JPS62256434A (ja) * 1986-04-29 1987-11-09 Mitsubishi Electric Corp プラズマドライエツチング装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5776846A (en) * 1980-10-31 1982-05-14 Fujitsu Ltd Surface treating method for semiconductor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5776846A (en) * 1980-10-31 1982-05-14 Fujitsu Ltd Surface treating method for semiconductor

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61265819A (ja) * 1985-05-17 1986-11-25 日本真空技術株式会社 基板乾処理の方法および装置
US4687544A (en) * 1985-05-17 1987-08-18 Emergent Technologies Corporation Method and apparatus for dry processing of substrates
JPS62186536A (ja) * 1986-02-12 1987-08-14 Fujitsu Ltd 光励起エッチング法
JPS62256434A (ja) * 1986-04-29 1987-11-09 Mitsubishi Electric Corp プラズマドライエツチング装置

Similar Documents

Publication Publication Date Title
US4687544A (en) Method and apparatus for dry processing of substrates
US4689112A (en) Method and apparatus for dry processing of substrates
US4741800A (en) Etching method for the manufacture of a semiconductor integrated circuit
JPH05275326A (ja) レジストのアッシング方法
JPS59129425A (ja) ドライエツチング装置
Akimoto et al. Reactive ion etching lag on high rate oxide etching using high density plasma
JPH05102101A (ja) 半導体装置の製造方法
JP2615070B2 (ja) エツチング方法
JPH03155621A (ja) ドライエッチング方法
JPS60198827A (ja) レ−ザ−ビ−ムエツチング法
JPH0770510B2 (ja) プラズマ処理装置
JPH05275325A (ja) 半導体装置の製造方法
JPH0691048B2 (ja) 基板乾処理の方法および装置
JPH01278023A (ja) ドライエッチング方法及びその装置
JP2968138B2 (ja) ドライエッチング方法
JPH02299227A (ja) 化合物半導体のエッチング方法
JPS6215823A (ja) シリコンのエツチング方法
KR920007449B1 (ko) 반도체가공에 있어서의 표면처리방법 및 그 장치
JPH0336725A (ja) 化合物半導体のエッチング方法
JPH0738380B2 (ja) 表面処理方法
JPH05217957A (ja) 有機化合物膜の除去方法
JPH02299231A (ja) 化合物半導体のエッチング方法
JPH06163466A (ja) 薄膜の除去方法
JPH02183530A (ja) 半導体素子の作製方法
JPH07106299A (ja) エッチング方法及びエッチング装置