JPH05275325A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05275325A JPH05275325A JP6790592A JP6790592A JPH05275325A JP H05275325 A JPH05275325 A JP H05275325A JP 6790592 A JP6790592 A JP 6790592A JP 6790592 A JP6790592 A JP 6790592A JP H05275325 A JPH05275325 A JP H05275325A
- Authority
- JP
- Japan
- Prior art keywords
- chamber
- ashing
- resist
- bromine
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 臭素が結合した変質層を有するレジストの灰
化に関し，運動エネルギを有する水素ラジカルを照射し
て，エッチング可能とすることを目的とする。 【構成】 臭素が結合した変質層４ａを表面に有するレ
ジストパターン４を除去するアッシング工程を有する半
導体装置の製造方法において，アッシング工程の前に，
変質層を水素プラズマに曝して該変質層中の臭素を離脱
させる工程を有することを特徴として構成する。
化に関し，運動エネルギを有する水素ラジカルを照射し
て，エッチング可能とすることを目的とする。 【構成】 臭素が結合した変質層４ａを表面に有するレ
ジストパターン４を除去するアッシング工程を有する半
導体装置の製造方法において，アッシング工程の前に，
変質層を水素プラズマに曝して該変質層中の臭素を離脱
させる工程を有することを特徴として構成する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し，とくに臭素が結合した変質層を表面に有するレジ
ストを除去するためのアッシング方法に関する。
関し，とくに臭素が結合した変質層を表面に有するレジ
ストを除去するためのアッシング方法に関する。
【０００２】近年における半導体装置の高集積，高速度
化の進展に伴い，微細な素子パターンを精密に転写でき
るフォトエッチング方法が必要になっている。シリコン
を被加工物とする場合，かかる精密な転写を可能とする
フォトエッチング方法として，有機レジストをマスクと
しＨＢｒと酸素との混合ガスを用いた選択的ＲＩＥ（反
応性イオンエッチング）法が有望とされている。
化の進展に伴い，微細な素子パターンを精密に転写でき
るフォトエッチング方法が必要になっている。シリコン
を被加工物とする場合，かかる精密な転写を可能とする
フォトエッチング方法として，有機レジストをマスクと
しＨＢｒと酸素との混合ガスを用いた選択的ＲＩＥ（反
応性イオンエッチング）法が有望とされている。
【０００３】しかし，この方法ではレジストの表層に変
質層が生成し，エッチング後のアッシングでは容易に除
去することができない。このため，ＨＢｒと酸素との混
合ガスを用いる選択的ＲＩＥにより生じたレジストの変
質層を除去できるアッシング方法が必要とされている。
質層が生成し，エッチング後のアッシングでは容易に除
去することができない。このため，ＨＢｒと酸素との混
合ガスを用いる選択的ＲＩＥにより生じたレジストの変
質層を除去できるアッシング方法が必要とされている。
【０００４】
【従来の技術】被加工物をシリコンとするフォトエッチ
ングにおいて，フォトレジストの耐エッチング性を向上
してエッチング中の消耗，変形を防止し，レジストパタ
ーンを精密にシリコンへ転写する方法として，ＨＢｒと
酸素とを含むガスを雰囲気ガスとするＲＩＥ法がある。
ングにおいて，フォトレジストの耐エッチング性を向上
してエッチング中の消耗，変形を防止し，レジストパタ
ーンを精密にシリコンへ転写する方法として，ＨＢｒと
酸素とを含むガスを雰囲気ガスとするＲＩＥ法がある。
【０００５】かかる雰囲気ガス中でしたＲＩＥ法では，
マスクとして使用されたレジストの表面に耐エッチング
性に優れた変質層が形成され，このためエッチング中の
レジストの消耗，変形が少ない。従って精密なパターン
の転写が可能である。
マスクとして使用されたレジストの表面に耐エッチング
性に優れた変質層が形成され，このためエッチング中の
レジストの消耗，変形が少ない。従って精密なパターン
の転写が可能である。
【０００６】しかし，この変質層は，従来の半導体製造
において普通に用いられているレジスト除去手段，例え
ば，酸素プラズマによるアッシングでは除去されないの
である。
において普通に用いられているレジスト除去手段，例え
ば，酸素プラズマによるアッシングでは除去されないの
である。
【０００７】このため，ドライアッシングを用いること
ができず，製造工程に適用するうえで問題とされてい
る。
ができず，製造工程に適用するうえで問題とされてい
る。
【０００８】
【発明が解決しようとする課題】レジストを除去するた
めの従来のドライアッシングでは，ＨＢｒと酸素の混合
ガスをエッチング用ガスとしてシリコンをＲＩＥした後
のレジストマスクはレジスト表面に変質層が生成するた
めに，アッシングされないという問題がある。
めの従来のドライアッシングでは，ＨＢｒと酸素の混合
ガスをエッチング用ガスとしてシリコンをＲＩＥした後
のレジストマスクはレジスト表面に変質層が生成するた
めに，アッシングされないという問題がある。
【０００９】本発明は，運動エネルギを有する水素ラジ
カルを変質層に照射することにより，ドライエッチング
工程により容易に変質層を除去することができる半導体
装置の製造方法を提供することを目的とする。
カルを変質層に照射することにより，ドライエッチング
工程により容易に変質層を除去することができる半導体
装置の製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】図１は本発明の実施例工
程図であり，アッシング工程でのレジストパターンの断
面を表している。
程図であり，アッシング工程でのレジストパターンの断
面を表している。
【００１１】図２は本発明の実施例装置構成図であり，
アッシング装置の主な構成を表している。上記課題を解
決するために，図１を参照して，本発明の第一の構成
は，臭素が結合した変質層４ａを表面に有するレジスト
パターン４を除去するアッシング工程を有する半導体装
置の製造方法において，前記アッシング工程の前に，該
変質層を水素プラズマに曝して該変質層中の臭素を離脱
させる工程を有することを特徴として構成し，及び，第
二の構成は，高周波励起方式の平行平板型ＲＩＥ装置を
構成する第一のチャンバ１０と，酸素プラズマから流出
するラジカルに暴露して有機レジストをアッシングする
ための第二のチャンバ２０と，半導体基板１を該第一の
チャンバ１０と第二のチャンバ２０間とを移送するため
の搬送手段とを有する半導体製造装置を用いた半導体装
置の製造方法であって，該第一のチャンバ１０では，水
素ガスを含む雰囲気中で該反応性イオンエッチングを行
うことにより前記半導体基板上に形成されたレジスト表
面の臭素が結合した変質層４ａを除去し，該第二のチャ
ンバ２０では，該変質層４ａを除去した残りの未変質の
レジストをアッシングして除去することを特徴として構
成する。
アッシング装置の主な構成を表している。上記課題を解
決するために，図１を参照して，本発明の第一の構成
は，臭素が結合した変質層４ａを表面に有するレジスト
パターン４を除去するアッシング工程を有する半導体装
置の製造方法において，前記アッシング工程の前に，該
変質層を水素プラズマに曝して該変質層中の臭素を離脱
させる工程を有することを特徴として構成し，及び，第
二の構成は，高周波励起方式の平行平板型ＲＩＥ装置を
構成する第一のチャンバ１０と，酸素プラズマから流出
するラジカルに暴露して有機レジストをアッシングする
ための第二のチャンバ２０と，半導体基板１を該第一の
チャンバ１０と第二のチャンバ２０間とを移送するため
の搬送手段とを有する半導体製造装置を用いた半導体装
置の製造方法であって，該第一のチャンバ１０では，水
素ガスを含む雰囲気中で該反応性イオンエッチングを行
うことにより前記半導体基板上に形成されたレジスト表
面の臭素が結合した変質層４ａを除去し，該第二のチャ
ンバ２０では，該変質層４ａを除去した残りの未変質の
レジストをアッシングして除去することを特徴として構
成する。
【００１２】
【作用】シリコンをＨＢｒとＯ2 を含むガスを雰囲気と
してＲＩＥすると，マスクとしたレジストパターンの表
面に変質層を生ずる。この変質層は，ＨＢｒとＯ2 とが
在するプラズマに有機レジストが暴露された際に形成さ
れたもので，酸素ラジカルに暴露されて弱まったレジス
ト分子の結合にＢｒが結合することにより生ずる。この
Ｂｒの結合は弗素ラジカル又は酸素ラジカルでは切るこ
とができないので，通常の酸素プラズマによるレジスト
のアッシングでは除去することができない。
してＲＩＥすると，マスクとしたレジストパターンの表
面に変質層を生ずる。この変質層は，ＨＢｒとＯ2 とが
在するプラズマに有機レジストが暴露された際に形成さ
れたもので，酸素ラジカルに暴露されて弱まったレジス
ト分子の結合にＢｒが結合することにより生ずる。この
Ｂｒの結合は弗素ラジカル又は酸素ラジカルでは切るこ
とができないので，通常の酸素プラズマによるレジスト
のアッシングでは除去することができない。
【００１３】本発明の構成では，プラズマアッシング用
の雰囲気ガスとして，水素ガス，又は３０％以上の水素
が混合されたガスを用い，例えば平行平板型のＲＩＥ装
置によりアッシングする。
の雰囲気ガスとして，水素ガス，又は３０％以上の水素
が混合されたガスを用い，例えば平行平板型のＲＩＥ装
置によりアッシングする。
【００１４】かかるプラズマアッシングの条件下では，
多量の水素ラジカルがバイアス電圧により加速され，高
い運動エネルギーを有して基板表面のレジストの変質層
に衝突する。
多量の水素ラジカルがバイアス電圧により加速され，高
い運動エネルギーを有して基板表面のレジストの変質層
に衝突する。
【００１５】このように，高い運動エネルギーを有する
水素ラジカルに曝された変質層は，そこからＢｒが分離
し，Ｂｒが分離した残りの有機物は，この平行平板型の
装置でするアッシングにおいて変質層からのＢｒの分離
と同時にエッチングされて除去される。
水素ラジカルに曝された変質層は，そこからＢｒが分離
し，Ｂｒが分離した残りの有機物は，この平行平板型の
装置でするアッシングにおいて変質層からのＢｒの分離
と同時にエッチングされて除去される。
【００１６】即ち，平行平板型の反応性イオンエッチン
グにより変質層がエッチングされ，除去される。従っ
て，本構成に係る方法により変質層を除去した後，通常
用いられている有機レジストのプラズマアッシングを行
うことにより，完全にレジストを除去することができ
る。
グにより変質層がエッチングされ，除去される。従っ
て，本構成に係る方法により変質層を除去した後，通常
用いられている有機レジストのプラズマアッシングを行
うことにより，完全にレジストを除去することができ
る。
【００１７】なお，酸化膜のエッチング速度は水素ガス
の有無によらない。このため，本発明を適用しても酸化
膜を損傷することはない。本発明の第二の構成は，本発
明を実施するに適した装置を用いた半導体装置の製造方
法である。
の有無によらない。このため，本発明を適用しても酸化
膜を損傷することはない。本発明の第二の構成は，本発
明を実施するに適した装置を用いた半導体装置の製造方
法である。
【００１８】本構成では，図２を参照して，第一の構成
を実施する平行平板型のＲＩＥ装置を第一のチャンバと
して有し，その後にする通常のレジストアッシング装置
を第二のチャンバとして有する。また，それらのチャン
バ間の移送はレジストを外気に曝すことなく，基板は密
閉された容器内を搬送される。
を実施する平行平板型のＲＩＥ装置を第一のチャンバと
して有し，その後にする通常のレジストアッシング装置
を第二のチャンバとして有する。また，それらのチャン
バ間の移送はレジストを外気に曝すことなく，基板は密
閉された容器内を搬送される。
【００１９】従って，第一のチャンバで変質層を除去し
たのち，不純物の付着を避けることができ，アッシング
された基板表面を清浄なものとすることができる。
たのち，不純物の付着を避けることができ，アッシング
された基板表面を清浄なものとすることができる。
【００２０】
【実施例】本発明を実施例を参照して説明する。初め
に，アッシング工程について説明する。
に，アッシング工程について説明する。
【００２１】図１（ａ）を参照して，シリコン基板１上
に形成した厚さ１００nmの酸化膜２を下地とし，その上
にポリシリコンを堆積したのち，エッチングマスクとな
るレジストパターン４を形成する。
に形成した厚さ１００nmの酸化膜２を下地とし，その上
にポリシリコンを堆積したのち，エッチングマスクとな
るレジストパターン４を形成する。
【００２２】次いで，平行平板型のＲＩＥ装置を用い，
ＨＢｒを９０sccm，Ｈｅを７sccm，Ｏ2 を３sccmずつ流
して混合した圧力０．１Torrの雰囲気ガス中で，高周波
出力３００ＷとしてＲＩＥ法によりポリシリコンをエッ
チングしてポリシリコン電極３を形成する。
ＨＢｒを９０sccm，Ｈｅを７sccm，Ｏ2 を３sccmずつ流
して混合した圧力０．１Torrの雰囲気ガス中で，高周波
出力３００ＷとしてＲＩＥ法によりポリシリコンをエッ
チングしてポリシリコン電極３を形成する。
【００２３】このエッチングの結果，レジストパターン
４の表面に変質層４ａが形成され，レジストパターン４
の内部は未変質部４ｂのままに保持される。次いで，本
発明に係るレジストのアッシングを行う。
４の表面に変質層４ａが形成され，レジストパターン４
の内部は未変質部４ｂのままに保持される。次いで，本
発明に係るレジストのアッシングを行う。
【００２４】本実施例に用いたアッシング装置は，図２
を参照して，装置内に基板１を搬入する為のロードロッ
ク５０及び第一〜第三のチャンバ１０，２０，３０を搬
送手段の周囲に配置され，その搬送手段にはそれらの間
を基板１の移送をするために伸縮，回転自在の移送用ア
ーム４０が備えられている。
を参照して，装置内に基板１を搬入する為のロードロッ
ク５０及び第一〜第三のチャンバ１０，２０，３０を搬
送手段の周囲に配置され，その搬送手段にはそれらの間
を基板１の移送をするために伸縮，回転自在の移送用ア
ーム４０が備えられている。
【００２５】なお，第三のチャンバ３０は基板１を冷却
するためのものである。先ず，一ロット分の基板１を前
扉６０から装置内に入れロードロック５０に設置する。
するためのものである。先ず，一ロット分の基板１を前
扉６０から装置内に入れロードロック５０に設置する。
【００２６】次いで，ロードロック５０内を真空にした
のち，搬送用アームを用いてゲート４１及びゲート１１
を通して第一のチャンバ１０に設置する。図２（ｂ）は
第一チャンバの断面図であり平行平板型のＲＩＥ装置の
主要部を示している。
のち，搬送用アームを用いてゲート４１及びゲート１１
を通して第一のチャンバ１０に設置する。図２（ｂ）は
第一チャンバの断面図であり平行平板型のＲＩＥ装置の
主要部を示している。
【００２７】基板１は高周波電極１３が接続されたステ
ージ１２上にアース電極１６に対向して水平に載置され
る。雰囲気ガスは上部に設けられたガス導入口１４から
供給され，アース電極１６に開設された孔から電極間に
流出してプラズマを形成し，周辺底部のガス流出口から
排気される。
ージ１２上にアース電極１６に対向して水平に載置され
る。雰囲気ガスは上部に設けられたガス導入口１４から
供給され，アース電極１６に開設された孔から電極間に
流出してプラズマを形成し，周辺底部のガス流出口から
排気される。
【００２８】雰囲気ガスは，例えば水素ガスを流量４５
０SCCM，水蒸気を流量５０SCCM混合して供給し，圧力は
１Torr，高周波出力は５００Ｗとすることができる。こ
のとき，図１（ｂ）を参照して，変質層４ａのエッチン
グ速度は１５０nm／分であり，９０秒間のアッシングに
より２００nmの厚さの変質層４ａを完全に除去すること
ができる。
０SCCM，水蒸気を流量５０SCCM混合して供給し，圧力は
１Torr，高周波出力は５００Ｗとすることができる。こ
のとき，図１（ｂ）を参照して，変質層４ａのエッチン
グ速度は１５０nm／分であり，９０秒間のアッシングに
より２００nmの厚さの変質層４ａを完全に除去すること
ができる。
【００２９】次いで，搬送用アームを用いてゲート４１
及びゲート１１を通して基板を第二のチャンバ１０に移
送，設置する。図２（ｃ）は第二チャンバの断面図であ
りプラズマエッチング装置の主要部を示している。
及びゲート１１を通して基板を第二のチャンバ１０に移
送，設置する。図２（ｃ）は第二チャンバの断面図であ
りプラズマエッチング装置の主要部を示している。
【００３０】雰囲気ガスは上部に開設されたガス導入口
から導入され，上面が石英窓２７で，下面をシャワーヘ
ッド２８で仕切られたチャンバ内で，マイクロ波発振器
２３から導波管２６により石英窓２７を通して印加され
るマイクロ波によりプラズマ化されたのち，シュワーヘ
ッドに開口する小孔を通りチャンバの下部に設けられた
エッチング室に入り，最後にガス流出口から排気され
る。
から導入され，上面が石英窓２７で，下面をシャワーヘ
ッド２８で仕切られたチャンバ内で，マイクロ波発振器
２３から導波管２６により石英窓２７を通して印加され
るマイクロ波によりプラズマ化されたのち，シュワーヘ
ッドに開口する小孔を通りチャンバの下部に設けられた
エッチング室に入り，最後にガス流出口から排気され
る。
【００３１】基板１は，エッチング室内の加熱できるス
テージ２２上に載置され，プラズマから流出するガスに
暴露される。雰囲気ガスは，例えば酸素を流量１SLM ，
窒素を流量２００SCCMの混合ガスとし，圧力０．９Tor
r，マイクロ波出力を１．５kWとし，基板温度を２００
℃でアッシングすることができる。
テージ２２上に載置され，プラズマから流出するガスに
暴露される。雰囲気ガスは，例えば酸素を流量１SLM ，
窒素を流量２００SCCMの混合ガスとし，圧力０．９Tor
r，マイクロ波出力を１．５kWとし，基板温度を２００
℃でアッシングすることができる。
【００３２】上記条件下では，図１（ｃ）を参照して，
レジストのエッチング速度は１３００nm／分である。レ
ジストのアッシングを終了した基板１は，前記と同様に
して第三チャンバに搬送され，ここで冷却された後，再
びロードロック内に設置されたウエーハトレーに格納さ
れる。
レジストのエッチング速度は１３００nm／分である。レ
ジストのアッシングを終了した基板１は，前記と同様に
して第三チャンバに搬送され，ここで冷却された後，再
びロードロック内に設置されたウエーハトレーに格納さ
れる。
【００３３】
【発明の効果】本発明によれば，シリコンのエッチング
のさいに変質した有機レジストを，運動エネルギを有す
る水素ラジカルの照射によりエッチング可能なものとす
ることができるので，ドライエッチングにより容易に変
質層を除去する半導体装置の製造方法を提供することが
でき，精密なシリコンのエッチングが可能となり，半導
体装置の性能向上に寄与するところが大きい。
のさいに変質した有機レジストを，運動エネルギを有す
る水素ラジカルの照射によりエッチング可能なものとす
ることができるので，ドライエッチングにより容易に変
質層を除去する半導体装置の製造方法を提供することが
でき，精密なシリコンのエッチングが可能となり，半導
体装置の性能向上に寄与するところが大きい。
【図１】 本発明の実施例工程図
【図２】 本発明の実施例装置構成図。
１ 基板 ２ 酸化膜 ３ ポリシリコン電極 ４ レジストパターン ４ａ 変質層 ４ｂ 未変質部 １０ 第一のチャンバ ２０ 第二のチャンバ ３０ 第三のチャンバ ４０ 搬送用アーム ５０ ロードロック ６０ 前扉 １１，２１，３１，４１ ゲート １２，２２ ステージ １３ 高周波電極 １４，２４ ガス導入口 １５，２５ ガス流出口 １６ アース電極 ２３ マイクロ波発振器 ２６ 導波管 ２７ 石英窓 ２８ シュワーヘッド
フロントページの続き (72)発明者 庄村 和江 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
Claims (2)
- 【請求項１】 臭素が結合した変質層（４ａ）を表面に
有するレジストパターン（４）を除去するアッシング工
程を有する半導体装置の製造方法において， 前記アッシング工程の前に，該変質層を水素プラズマに
曝して該変質層中の臭素を離脱させる工程を有すること
を特徴とする半導体装置の製造方法。 - 【請求項２】 高周波励起方式の平行平板型ＲＩＥ装置
を構成する第一のチャンバ（１０）と， 酸素プラズマから流出するラジカルに暴露して有機レジ
ストをアッシングするための第二のチャンバ（２０）
と， 半導体基板（１）を該第一のチャンバ（１０）と第二の
チャンバ（２０）間とを移送するための搬送手段とを有
する半導体製造装置を用いた半導体装置の製造方法であ
って， 該第一のチャンバ（１０）では，水素ガスを含む雰囲気
中で該反応性イオンエッチングを行うことにより前記半
導体基板上に形成されたレジスト表面の臭素が結合した
変質層（４ａ）を除去し， 該第二のチャンバ（２０）では，該変質層（４ａ）を除
去した残りの未変質のレジストをアッシングして除去す
ることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6790592A JPH05275325A (ja) | 1992-03-26 | 1992-03-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6790592A JPH05275325A (ja) | 1992-03-26 | 1992-03-26 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05275325A true JPH05275325A (ja) | 1993-10-22 |
Family
ID=13358384
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6790592A Withdrawn JPH05275325A (ja) | 1992-03-26 | 1992-03-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05275325A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001196478A (ja) * | 2000-01-17 | 2001-07-19 | Mitsubishi Electric Corp | 半導体装置の製造方法、フラッシュメモリの製造方法、およびスタティックランダムアクセスメモリの製造方法ならびにフラッシュメモリ |
| JP2003518768A (ja) * | 1999-12-27 | 2003-06-10 | ラム リサーチ コーポレーション | 残存フォトレジスト及び残留側壁パッシベーションを除去する、その場でのポストエッチング工程 |
| JP2006245593A (ja) * | 2001-08-28 | 2006-09-14 | Nec Kagoshima Ltd | 基板処理装置 |
| JP2006261683A (ja) * | 2001-08-28 | 2006-09-28 | Nec Kagoshima Ltd | 基板処理装置 |
-
1992
- 1992-03-26 JP JP6790592A patent/JPH05275325A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003518768A (ja) * | 1999-12-27 | 2003-06-10 | ラム リサーチ コーポレーション | 残存フォトレジスト及び残留側壁パッシベーションを除去する、その場でのポストエッチング工程 |
| JP2012023385A (ja) * | 1999-12-27 | 2012-02-02 | Lam Res Corp | 残存フォトレジスト及び残留側壁パッシベーションを除去する、その場でのポストエッチング工程 |
| JP2001196478A (ja) * | 2000-01-17 | 2001-07-19 | Mitsubishi Electric Corp | 半導体装置の製造方法、フラッシュメモリの製造方法、およびスタティックランダムアクセスメモリの製造方法ならびにフラッシュメモリ |
| JP2006245593A (ja) * | 2001-08-28 | 2006-09-14 | Nec Kagoshima Ltd | 基板処理装置 |
| JP2006261683A (ja) * | 2001-08-28 | 2006-09-28 | Nec Kagoshima Ltd | 基板処理装置 |
| JP4513985B2 (ja) * | 2001-08-28 | 2010-07-28 | 日本電気株式会社 | 基板処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3259380B2 (ja) | 半導体装置の製造方法 | |
| US8071473B2 (en) | Semiconductor device manufacturing method and storage medium | |
| US6713235B1 (en) | Method for fabricating thin-film substrate and thin-film substrate fabricated by the method | |
| JP3275043B2 (ja) | エッチングの後処理方法 | |
| JPH06188229A (ja) | エッチングの後処理方法 | |
| JP3277394B2 (ja) | 半導体装置の製造方法 | |
| JPH06177089A (ja) | 半導体装置の製造方法 | |
| JPH05275325A (ja) | 半導体装置の製造方法 | |
| JPH0722393A (ja) | ドライエッチング装置及びドライエッチング方法 | |
| JPH07201820A (ja) | 水銀カドミウムテルル基板のエッチング方法 | |
| JPH0774147A (ja) | ドライエッチング方法およびドライエッチング装置 | |
| JP2003179064A (ja) | 配線パターンの形成方法 | |
| JP3250240B2 (ja) | 半導体装置の製造方法 | |
| JP2000012521A (ja) | プラズマアッシング方法 | |
| JP3113040B2 (ja) | 半導体装置の製造方法 | |
| JPH06108272A (ja) | プラズマエッチング方法 | |
| JP3038984B2 (ja) | ドライエッチング方法 | |
| JPH11330045A (ja) | 酸化膜及びシリコン層の積層膜のエッチング方法 | |
| JP3428169B2 (ja) | ニオブ系薄膜のドライエッチング方法 | |
| JP3104298B2 (ja) | ドライエッチング方法 | |
| JPH05121310A (ja) | レジスト・パターンの形成方法 | |
| JPH03155621A (ja) | ドライエッチング方法 | |
| JPH06196454A (ja) | レジスト膜の除去方法及び除去装置 | |
| JP3251439B2 (ja) | エッチング方法 | |
| JPH04360530A (ja) | 多層レジスト法の中間層の除去方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990608 |