JPH10135210A - 半導体装置の多層配線形成方法 - Google Patents
半導体装置の多層配線形成方法Info
- Publication number
- JPH10135210A JPH10135210A JP9212208A JP21220897A JPH10135210A JP H10135210 A JPH10135210 A JP H10135210A JP 9212208 A JP9212208 A JP 9212208A JP 21220897 A JP21220897 A JP 21220897A JP H10135210 A JPH10135210 A JP H10135210A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- substrate
- film
- organic sog
- sog film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 74
- 238000000034 method Methods 0.000 title claims description 103
- 239000000758 substrate Substances 0.000 claims abstract description 99
- 238000005530 etching Methods 0.000 claims abstract description 25
- 239000010410 layer Substances 0.000 claims description 136
- 239000011229 interlayer Substances 0.000 claims description 76
- 239000007789 gas Substances 0.000 claims description 67
- 230000001678 irradiating effect Effects 0.000 claims description 26
- 210000003141 lower extremity Anatomy 0.000 claims description 21
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 claims description 20
- 238000000059 patterning Methods 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 claims 2
- 230000006866 deterioration Effects 0.000 abstract description 3
- 238000009413 insulation Methods 0.000 abstract 2
- 239000000126 substance Substances 0.000 abstract 2
- 239000000463 material Substances 0.000 description 26
- 238000007796 conventional method Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 5
- 239000011261 inert gas Substances 0.000 description 5
- 239000012528 membrane Substances 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 125000000962 organic group Chemical group 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 125000001495 ethyl group Chemical group [H]C([H])([H])C([H])([H])* 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 125000001997 phenyl group Chemical group [H]C1=C([H])C([H])=C(*)C([H])=C1[H] 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
- H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/94—Laser ablative material removal
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/963—Removing process residues from vertical substrate surfaces
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】半導体装置の多層配線形成方法を提供する。
【解決手段】有機ＳＯＧ膜をエッチバックする段階又は
ブァイアホールを形成する段階の後に、基板の表面に紫
外線を照射するか、或いは基板の表面をＯ2又はＯ3プラ
ズマ雰囲気に露出することによって、有機ＳＯＧ膜をエ
ッチバックする段階又はビアホールを形成する段階で発
生する物質層を取り除く。これによって、上部及び下部
導電層パターンの電気的な接続不良又は層間絶縁膜パタ
ーンの剥離現象による半導体装置の電気的特性の劣化を
防止する。
ブァイアホールを形成する段階の後に、基板の表面に紫
外線を照射するか、或いは基板の表面をＯ2又はＯ3プラ
ズマ雰囲気に露出することによって、有機ＳＯＧ膜をエ
ッチバックする段階又はビアホールを形成する段階で発
生する物質層を取り除く。これによって、上部及び下部
導電層パターンの電気的な接続不良又は層間絶縁膜パタ
ーンの剥離現象による半導体装置の電気的特性の劣化を
防止する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の多層
配線形成方法に係り、特に有機基を含むＳＯＧ(spin on
glass)により平坦化層を形成する半導体装置の多層配
線形成方法に関する。
配線形成方法に係り、特に有機基を含むＳＯＧ(spin on
glass)により平坦化層を形成する半導体装置の多層配
線形成方法に関する。
【従来の技術】半導体装置の配線は、半導体装置の動作
速度、収率及び信頼性に大きな影響を与えるため、配線
形成工程は、半導体装置の製造工程において非常に重要
な役割を担っている。一般に、多層配線の構造は、半導
体装置の集積度と内部回路の複雑さによって定まる。
速度、収率及び信頼性に大きな影響を与えるため、配線
形成工程は、半導体装置の製造工程において非常に重要
な役割を担っている。一般に、多層配線の構造は、半導
体装置の集積度と内部回路の複雑さによって定まる。
【０００２】このような多層配線の形成工程には、フォ
トリソグラフィー工程における解像度及び焦点深度を向
上させるための平坦化工程が含まれる。特に、ＳＯＧを
用いた平坦化工程は、コストが低く且つ工程が単純であ
るために配線形成工程において広く採用されている。
トリソグラフィー工程における解像度及び焦点深度を向
上させるための平坦化工程が含まれる。特に、ＳＯＧを
用いた平坦化工程は、コストが低く且つ工程が単純であ
るために配線形成工程において広く採用されている。
【０００３】通常、ＳＯＧ膜を用いる平坦化工程には、
液状のＳＯＧを半導体基板上に塗布した後に、溶媒及び
水分を取り除くために１５０乃至４００℃でベークする
工程が含まれる。このベーク工程でＳＯＧが収縮し、Ｓ
ＯＧ膜に引っ張り応力が発生する。特に、ＳＯＧ膜の厚
さが約３０００Å以上の場合には、このような引っ張り
応力によってＳＯＧ膜内に微細な亀裂が生じ易い。
液状のＳＯＧを半導体基板上に塗布した後に、溶媒及び
水分を取り除くために１５０乃至４００℃でベークする
工程が含まれる。このベーク工程でＳＯＧが収縮し、Ｓ
ＯＧ膜に引っ張り応力が発生する。特に、ＳＯＧ膜の厚
さが約３０００Å以上の場合には、このような引っ張り
応力によってＳＯＧ膜内に微細な亀裂が生じ易い。
【０００４】このような微細な亀裂を防止するために、
一般に、ＳＯＧ膜にはメチル基(CH3-)又はフェニル基(C
6H5-) などの有機基を含む化合物を添加する。このよう
に有機基を含む化合物が添加されたＳＯＧを有機ＳＯＧ
と言う。
一般に、ＳＯＧ膜にはメチル基(CH3-)又はフェニル基(C
6H5-) などの有機基を含む化合物を添加する。このよう
に有機基を含む化合物が添加されたＳＯＧを有機ＳＯＧ
と言う。
【０００５】初期のＶＬＳＩ(very large scale integr
ated)においては、有機ＳＯＧの揮発性や保管上の問題
から、主に有機基の含まれていないＳＯＧ（以下、無機
ＳＯＧという）が採用されていた。しかしながら、最近
では、このような問題点が解決されたため、無機ＳＯＧ
を用いる平坦化技術に比べて工程が単純で、より広範囲
の平坦化が可能な有機ＳＯＧを用いる平坦化技術が、半
導体装置の多層配線形成工程で広く採用されている。
ated)においては、有機ＳＯＧの揮発性や保管上の問題
から、主に有機基の含まれていないＳＯＧ（以下、無機
ＳＯＧという）が採用されていた。しかしながら、最近
では、このような問題点が解決されたため、無機ＳＯＧ
を用いる平坦化技術に比べて工程が単純で、より広範囲
の平坦化が可能な有機ＳＯＧを用いる平坦化技術が、半
導体装置の多層配線形成工程で広く採用されている。
【０００６】図１乃至図４は、従来技術による半導体装
置の多層配線の形成方法を説明するための断面図であ
る。
置の多層配線の形成方法を説明するための断面図であ
る。
【０００７】図１は、下肢膜２０、第１下部導電層パタ
ーン３０ａ、第２下部導電層パターン３０ｂ、第１層間
絶縁膜４０及び有機ＳＯＧ膜５０を形成する段階を示す
断面図である。まず、半導体基板（図示せず）の上部に
形成され、その表面に段差が形成された下肢膜２０上に
下部導電層を形成する。ここで、半導体基板の表面から
下肢膜２０の表面までの高さは前記段差によって上部と
下部とに分けられる。以下、上部を第１領域Ｈ、下部を
第２領域Ｌという。
ーン３０ａ、第２下部導電層パターン３０ｂ、第１層間
絶縁膜４０及び有機ＳＯＧ膜５０を形成する段階を示す
断面図である。まず、半導体基板（図示せず）の上部に
形成され、その表面に段差が形成された下肢膜２０上に
下部導電層を形成する。ここで、半導体基板の表面から
下肢膜２０の表面までの高さは前記段差によって上部と
下部とに分けられる。以下、上部を第１領域Ｈ、下部を
第２領域Ｌという。
【０００８】次に、下肢膜２０が露出されるよう下部導
電層をパタニングすることによって、下肢膜２０の所定
領域上に下部導電層パターンを形成する。以下、第１領
域Ｈ上に形成された下部導電層パターンを第１下部導電
層パターン３０ａ、第２領域Ｌ上に形成された下部導電
層パターンを第２下部導電層パターン３０ｂという。
電層をパタニングすることによって、下肢膜２０の所定
領域上に下部導電層パターンを形成する。以下、第１領
域Ｈ上に形成された下部導電層パターンを第１下部導電
層パターン３０ａ、第２領域Ｌ上に形成された下部導電
層パターンを第２下部導電層パターン３０ｂという。
【０００９】次いで、下部導電層パターンの形成された
基板の全面に第１層間絶縁膜４０を形成する。この際、
第１層間絶縁膜４０は、下部導電層パターン３０ａ、３
０ｂ及び下肢膜２０の段差によって表面に屈曲を有す
る。
基板の全面に第１層間絶縁膜４０を形成する。この際、
第１層間絶縁膜４０は、下部導電層パターン３０ａ、３
０ｂ及び下肢膜２０の段差によって表面に屈曲を有す
る。
【００１０】次いで、第１層間絶縁膜４０の表面の屈曲
を取り除くための平坦化層として、第１層間絶縁膜４０
の形成された基板の全面に有機ＳＯＧ膜５０を形成す
る。この際、有機ＳＯＧは優れた流動性によって第２領
域Ｌに流れ込む。従って、第１領域Ｈよりも第２領域Ｌ
に厚い有機ＳＯＧ膜が形成され、これによって、有機Ｓ
ＯＧ膜５０の表面は比較的平坦になる。
を取り除くための平坦化層として、第１層間絶縁膜４０
の形成された基板の全面に有機ＳＯＧ膜５０を形成す
る。この際、有機ＳＯＧは優れた流動性によって第２領
域Ｌに流れ込む。従って、第１領域Ｈよりも第２領域Ｌ
に厚い有機ＳＯＧ膜が形成され、これによって、有機Ｓ
ＯＧ膜５０の表面は比較的平坦になる。
【００１１】図２は、変形した有機ＳＯＧ膜５０ａを形
成する段階を説明するための断面図である。まず、第１
下部導電層パターン３０ａ上の第１層間絶縁膜４０が露
出し始めるまで有機ＳＯＧ膜５０の全表面を所定の厚さ
だけ均一にエッチバックして、変形した有機ＳＯＧ膜５
０ａを形成する。これは、有機ＳＯＧ膜５０の表面をさ
らに平坦化し、後続工程で形成されるビアホールのアス
ペクト比を小さくするためである。
成する段階を説明するための断面図である。まず、第１
下部導電層パターン３０ａ上の第１層間絶縁膜４０が露
出し始めるまで有機ＳＯＧ膜５０の全表面を所定の厚さ
だけ均一にエッチバックして、変形した有機ＳＯＧ膜５
０ａを形成する。これは、有機ＳＯＧ膜５０の表面をさ
らに平坦化し、後続工程で形成されるビアホールのアス
ペクト比を小さくするためである。
【００１２】第１層間絶縁膜４０が露出し始めるまで有
機ＳＯＧ膜５０の全面が食刻されるため、第１下部導電
層パターン３０ａ上には、変形した有機ＳＯＧ膜５０ａ
の構成部分が存在しなくなる。
機ＳＯＧ膜５０の全面が食刻されるため、第１下部導電
層パターン３０ａ上には、変形した有機ＳＯＧ膜５０ａ
の構成部分が存在しなくなる。
【００１３】上記のエッチバック工程には、CF4ガス又
はC2F6ガスなどのフッ化炭素ガスが用いられる。この
際、純粋な化学反応のみではエッチバック工程が順調に
進まないため、スパッタリング効果を生じさせるアルゴ
ン（Ａｒ）などの不活性ガスが添加された混合ガスが使
用される。
はC2F6ガスなどのフッ化炭素ガスが用いられる。この
際、純粋な化学反応のみではエッチバック工程が順調に
進まないため、スパッタリング効果を生じさせるアルゴ
ン（Ａｒ）などの不活性ガスが添加された混合ガスが使
用される。
【００１４】上記のエッチバック工程の後、変形した有
機ＳＯＧ膜５０ａ上に第１物質層５５が部分的に形成さ
れる。これは有機ＳＯＧ膜５０のＳｉ成分やＯ成分がＳ
ｉＦ 4 及びＣＯ2などの状態に気化されて除去されるの
に対して、有機ＳＯＧ膜５０に含まれる有機成分はエッ
チバック工程で除去されないばかりか、逆に化合物を形
成するからである。
機ＳＯＧ膜５０ａ上に第１物質層５５が部分的に形成さ
れる。これは有機ＳＯＧ膜５０のＳｉ成分やＯ成分がＳ
ｉＦ 4 及びＣＯ2などの状態に気化されて除去されるの
に対して、有機ＳＯＧ膜５０に含まれる有機成分はエッ
チバック工程で除去されないばかりか、逆に化合物を形
成するからである。
【００１５】図３は、第１絶縁膜パターン４０ａ、有機
ＳＯＧ膜パターン５０ｂ及び第２絶縁膜パターン６０ａ
を形成する段階を示す断面図である。まず、変形した有
機ＳＯＧ膜５０ａの形成された基板の全面に第２層間絶
縁膜を形成する。ここで、第１物質層５５が、変形した
有機ＳＯＧ膜５０ａと第２層間絶縁膜との間に部分的に
介在しているため、変形した有機ＳＯＧ膜５０ａに対す
る第２層間絶縁膜の接着性が著しく劣化する。
ＳＯＧ膜パターン５０ｂ及び第２絶縁膜パターン６０ａ
を形成する段階を示す断面図である。まず、変形した有
機ＳＯＧ膜５０ａの形成された基板の全面に第２層間絶
縁膜を形成する。ここで、第１物質層５５が、変形した
有機ＳＯＧ膜５０ａと第２層間絶縁膜との間に部分的に
介在しているため、変形した有機ＳＯＧ膜５０ａに対す
る第２層間絶縁膜の接着性が著しく劣化する。
【００１６】次に、ＣＦ4ガス又はＣ2Ｆ6ガスなどのフ
ッ化炭素ガスとスパッタリング効果を生じさせる不活性
ガスとを含む混合ガスを用いて、第１下部導電層パター
ン３０ａ上の変形した有機ＳＯＧ膜５０ａ及び第１層間
絶縁膜４０と、第２下部導電層パターン３０ｂ上の第２
層間絶縁膜、変形した有機ＳＯＧ膜５０ａ及び第１層間
絶縁膜４０とを各々順に異方性食刻することによって、
第１下部導電層パターン３０ａ及び第２下部導電層パタ
ーン３０ｂを夫々露出させる第１ビアホールＶ１及び第
２ビアホールＶ２が形成された第２絶縁膜パターン６０
ａ、有機ＳＯＧ膜パターン５０ｂ及び第１絶縁膜パター
ン４０ａを形成する。
ッ化炭素ガスとスパッタリング効果を生じさせる不活性
ガスとを含む混合ガスを用いて、第１下部導電層パター
ン３０ａ上の変形した有機ＳＯＧ膜５０ａ及び第１層間
絶縁膜４０と、第２下部導電層パターン３０ｂ上の第２
層間絶縁膜、変形した有機ＳＯＧ膜５０ａ及び第１層間
絶縁膜４０とを各々順に異方性食刻することによって、
第１下部導電層パターン３０ａ及び第２下部導電層パタ
ーン３０ｂを夫々露出させる第１ビアホールＶ１及び第
２ビアホールＶ２が形成された第２絶縁膜パターン６０
ａ、有機ＳＯＧ膜パターン５０ｂ及び第１絶縁膜パター
ン４０ａを形成する。
【００１７】ここで、第２下部導電層パターン３０ｂ上
には変形した有機ＳＯＧ膜５０ａが厚く形成されている
ため、第２ビアホールＶ２を形成する際に多量の有機Ｓ
ＯＧを食刻する必要がある。従って、図２に示す変形し
た有機ＳＯＧ膜５０ａを形成する場合と同一の理由によ
り、第２ビアホールＶ２の底面に第２物質層６５が沈積
される。勿論、第１下部導電層パターン３０ａ上には変
形した有機ＳＯＧ膜５０ａが存在しないため、第１ビア
ホールＶ１の底面には第２物質層が形成されることはな
い。従って、下肢膜２０の表面に段差が形成されない場
合には、第２下部導電層パターン３０ｂ上に変形した有
機ＳＯＧ膜５０ａが形成されず、第２ビアホール６５の
底面に第２物質層６５が形成される問題は起こらない。
には変形した有機ＳＯＧ膜５０ａが厚く形成されている
ため、第２ビアホールＶ２を形成する際に多量の有機Ｓ
ＯＧを食刻する必要がある。従って、図２に示す変形し
た有機ＳＯＧ膜５０ａを形成する場合と同一の理由によ
り、第２ビアホールＶ２の底面に第２物質層６５が沈積
される。勿論、第１下部導電層パターン３０ａ上には変
形した有機ＳＯＧ膜５０ａが存在しないため、第１ビア
ホールＶ１の底面には第２物質層が形成されることはな
い。従って、下肢膜２０の表面に段差が形成されない場
合には、第２下部導電層パターン３０ｂ上に変形した有
機ＳＯＧ膜５０ａが形成されず、第２ビアホール６５の
底面に第２物質層６５が形成される問題は起こらない。
【００１８】図４は、上部導電層７０を形成する段階を
示した断面図である。この工程では、第１及び第２ビア
ホールＶ１，Ｖ２が埋め込まれるように、第２絶縁膜パ
ターン６０ａ、有機ＳＯＧ膜パターン５０ｂ及び第１絶
縁膜パターン４０ａが形成された基板の全面に上部導電
層７０を形成する。
示した断面図である。この工程では、第１及び第２ビア
ホールＶ１，Ｖ２が埋め込まれるように、第２絶縁膜パ
ターン６０ａ、有機ＳＯＧ膜パターン５０ｂ及び第１絶
縁膜パターン４０ａが形成された基板の全面に上部導電
層７０を形成する。
【００１９】しかしながら、第２ビアホールＶ２の底面
に第２物質層６５が形成されているため、上部導電層７
０と第２下部導電層パターン３０ｂとを確実に接触させ
ることができない。さらに、第１物質層５５によって第
２層間絶縁膜パターン６０ａと有機ＳＯＧ膜パターン５
０ｂとの接着力が弱まるため、第２層間絶縁膜パターン
６０が剥離されやすい。
に第２物質層６５が形成されているため、上部導電層７
０と第２下部導電層パターン３０ｂとを確実に接触させ
ることができない。さらに、第１物質層５５によって第
２層間絶縁膜パターン６０ａと有機ＳＯＧ膜パターン５
０ｂとの接着力が弱まるため、第２層間絶縁膜パターン
６０が剥離されやすい。
【００２０】以上のように、従来技術による半導体装置
の多層配線の形成方法によれば、有機ＳＯＧ膜５０をエ
ッチバックする段階で第１物質層５５が形成され、これ
により第２層間絶縁膜パターン６０ａが剥離し易くな
る。この結果、半導体装置の電気的特性が劣化する。更
に、下肢膜２０の表面に段差が形成された場合は、ビア
ホールＶ１，Ｖ２の形成時に第２ビアホールＶ２の底面
に第２物質層６５が形成されるため、上部導電層７０と
第２下部導電層パターン３０ｂとが完全には接触せず、
このため電気的な接続不良が起こる。
の多層配線の形成方法によれば、有機ＳＯＧ膜５０をエ
ッチバックする段階で第１物質層５５が形成され、これ
により第２層間絶縁膜パターン６０ａが剥離し易くな
る。この結果、半導体装置の電気的特性が劣化する。更
に、下肢膜２０の表面に段差が形成された場合は、ビア
ホールＶ１，Ｖ２の形成時に第２ビアホールＶ２の底面
に第２物質層６５が形成されるため、上部導電層７０と
第２下部導電層パターン３０ｂとが完全には接触せず、
このため電気的な接続不良が起こる。
【００２１】
【発明が解決しようとする課題】本発明は、上記の事情
に鑑みてなされたものであり、その目的は、有機ＳＯＧ
膜をエッチバックする時又はビアホールを形成する時に
発生する物質層を取り除くことによって、上部及び下部
導電層パターンの電気的な接続不良又は第２層間絶縁膜
の剥離現象による半導体装置の電気的な特性の劣化を防
止することを目的とする。
に鑑みてなされたものであり、その目的は、有機ＳＯＧ
膜をエッチバックする時又はビアホールを形成する時に
発生する物質層を取り除くことによって、上部及び下部
導電層パターンの電気的な接続不良又は第２層間絶縁膜
の剥離現象による半導体装置の電気的な特性の劣化を防
止することを目的とする。
【００２２】
【課題を解決すめための手段】前記目的を達成するため
に本発明の第１の実施の形態に係る半導体装置の多層配
線形成方法は、半導体基板の上部の下肢膜上に下部導電
層パターンを形成する段階と、前記下部導電層パターン
の形成された前記基板の全面に第１層間絶縁膜及び有機
ＳＯＧ膜を順に形成する段階と、前記下部導電層パター
ン上の第１層間絶縁膜が露出されるよう前記有機ＳＯＧ
膜をエッチバックして、変形した有機ＳＯＧ膜を形成す
る段階と、前記変形した有機ＳＯＧ膜の形成された前記
基板の全面に紫外線を照射する段階と、前記紫外線の照
射された前記基板の全面に第２層間絶縁膜を形成する段
階と、前記第２層間絶縁膜及び前記第１層間絶縁膜を順
に食刻して前記下部導電層パターンを露出させるビアホ
ールを形成する段階と、前記ビアホールが埋め込まれる
よう前記ビアホールの形成された前記基板の全面に上部
導電層を形成する段階とを含む。
に本発明の第１の実施の形態に係る半導体装置の多層配
線形成方法は、半導体基板の上部の下肢膜上に下部導電
層パターンを形成する段階と、前記下部導電層パターン
の形成された前記基板の全面に第１層間絶縁膜及び有機
ＳＯＧ膜を順に形成する段階と、前記下部導電層パター
ン上の第１層間絶縁膜が露出されるよう前記有機ＳＯＧ
膜をエッチバックして、変形した有機ＳＯＧ膜を形成す
る段階と、前記変形した有機ＳＯＧ膜の形成された前記
基板の全面に紫外線を照射する段階と、前記紫外線の照
射された前記基板の全面に第２層間絶縁膜を形成する段
階と、前記第２層間絶縁膜及び前記第１層間絶縁膜を順
に食刻して前記下部導電層パターンを露出させるビアホ
ールを形成する段階と、前記ビアホールが埋め込まれる
よう前記ビアホールの形成された前記基板の全面に上部
導電層を形成する段階とを含む。
【００２３】本発明の第１の実施の形態に係る半導体装
置の多層配線形成方法において、前記エッチバックする
段階ではフッ化炭素ガスを含む混合ガスを使用すること
が好ましく、前記フッ化炭素ガスとしては、C2F6ガス又
はCF4ガスが好ましい。
置の多層配線形成方法において、前記エッチバックする
段階ではフッ化炭素ガスを含む混合ガスを使用すること
が好ましく、前記フッ化炭素ガスとしては、C2F6ガス又
はCF4ガスが好ましい。
【００２４】本発明の第１の実施の形態に係る半導体装
置の多層配線形成方法において、前記紫外線を照射する
段階は、前記変形した有機ＳＯＧ膜の形成された前記基
板の温度が１００℃乃至２００℃の状態で１０秒乃至３
００秒間実行することが好ましい。
置の多層配線形成方法において、前記紫外線を照射する
段階は、前記変形した有機ＳＯＧ膜の形成された前記基
板の温度が１００℃乃至２００℃の状態で１０秒乃至３
００秒間実行することが好ましい。
【００２５】前記の目的を達成するために本発明の第２
の実施の形態に係る半導体装置の多層配線形成方法は、
半導体基板の上部の下肢膜上に下部導電層パターンを形
成する段階と、前記下部導電層パターンの形成された前
記基板の全面に第１層間絶縁膜及び有機ＳＯＧ膜を順に
形成する段階と、前記下部導電層パターン上の第１層間
絶縁膜が露出されるよう前記有機ＳＯＧ膜をエッチバッ
クして、変形した有機ＳＯＧ膜を形成する段階と、前記
変形した有機ＳＯＧ膜の形成された前記基板の全面にプ
ラズマ雰囲気に露出する段階と、前記プラズマ雰囲気に
露出された前記基板の全面に第２層間絶縁膜を形成する
段階と、前記第２層間絶縁膜及び第１層間絶縁膜を順に
食刻して前記下部導電層パターンを露出させるビアホー
ルを形成する段階と、前記ビアホールが埋め込まれるよ
う前記ビアホールの形成された前記基板の全面に上部導
電層を形成する段階とを含む。
の実施の形態に係る半導体装置の多層配線形成方法は、
半導体基板の上部の下肢膜上に下部導電層パターンを形
成する段階と、前記下部導電層パターンの形成された前
記基板の全面に第１層間絶縁膜及び有機ＳＯＧ膜を順に
形成する段階と、前記下部導電層パターン上の第１層間
絶縁膜が露出されるよう前記有機ＳＯＧ膜をエッチバッ
クして、変形した有機ＳＯＧ膜を形成する段階と、前記
変形した有機ＳＯＧ膜の形成された前記基板の全面にプ
ラズマ雰囲気に露出する段階と、前記プラズマ雰囲気に
露出された前記基板の全面に第２層間絶縁膜を形成する
段階と、前記第２層間絶縁膜及び第１層間絶縁膜を順に
食刻して前記下部導電層パターンを露出させるビアホー
ルを形成する段階と、前記ビアホールが埋め込まれるよ
う前記ビアホールの形成された前記基板の全面に上部導
電層を形成する段階とを含む。
【００２６】本発明の第２の実施の形態に係る半導体装
置の多層配線形成方法において、前記プラズマとして
は、O2又はO3プラズマが好ましい。
置の多層配線形成方法において、前記プラズマとして
は、O2又はO3プラズマが好ましい。
【００２７】本発明の第２の実施の形態に係る半導体装
置の多層配線形成方法において、前記エッチバックする
段階ではフッ化炭素ガスを含む混合ガスを使用すること
が好ましく、前記フッ化炭素ガスとしては、C2F3ガス又
はCF4ガスが好ましい。
置の多層配線形成方法において、前記エッチバックする
段階ではフッ化炭素ガスを含む混合ガスを使用すること
が好ましく、前記フッ化炭素ガスとしては、C2F3ガス又
はCF4ガスが好ましい。
【００２８】本発明の第２の実施の形態に係る半導体装
置の多層配線形成方法において、前記変形した有機ＳＯ
Ｇ膜の形成された前記基板の全面をプラズマ雰囲気に露
出する段階は、前記変形したＳＯＧ膜の形成された前記
基板の温度が１００℃乃至２５０℃の状態で実行するこ
とが好ましい。
置の多層配線形成方法において、前記変形した有機ＳＯ
Ｇ膜の形成された前記基板の全面をプラズマ雰囲気に露
出する段階は、前記変形したＳＯＧ膜の形成された前記
基板の温度が１００℃乃至２５０℃の状態で実行するこ
とが好ましい。
【００２９】前記の目的を達成するために本発明の第３
の実施の形態に係る半導体装置の多層配線形成方法は、
半導体基板の上部の下肢膜上に下部導電層をパタニング
して下部導電層パターンを形成する段階と、前記下部導
電層パターンの形成された前記基板の全面に第１層間絶
縁膜及び有機ＳＯＧ膜を順に形成する段階と、前記第１
層間絶縁膜が露出されないよう前記有機ＳＯＧ膜を所定
厚さほどエッチバックして、変形した有機ＳＯＧ膜を形
成する段階と、前記変形した有機ＳＯＧ膜上に第２層間
絶縁膜を形成する段階と、前記第２層間絶縁膜、前記変
形した有機ＳＯＧ膜及び前記第１層間絶縁膜を順に食刻
することによって前記下部導電層パターンを露出させる
ビアホールを形成する段階と、前記ビアホールの形成さ
れた前記基板の全面に紫外線を照射する段階と、前記ビ
アホールが埋め込まれるよう前記紫外線の照射された前
記基板の全面に第２導電層を形成する段階とを含む。
の実施の形態に係る半導体装置の多層配線形成方法は、
半導体基板の上部の下肢膜上に下部導電層をパタニング
して下部導電層パターンを形成する段階と、前記下部導
電層パターンの形成された前記基板の全面に第１層間絶
縁膜及び有機ＳＯＧ膜を順に形成する段階と、前記第１
層間絶縁膜が露出されないよう前記有機ＳＯＧ膜を所定
厚さほどエッチバックして、変形した有機ＳＯＧ膜を形
成する段階と、前記変形した有機ＳＯＧ膜上に第２層間
絶縁膜を形成する段階と、前記第２層間絶縁膜、前記変
形した有機ＳＯＧ膜及び前記第１層間絶縁膜を順に食刻
することによって前記下部導電層パターンを露出させる
ビアホールを形成する段階と、前記ビアホールの形成さ
れた前記基板の全面に紫外線を照射する段階と、前記ビ
アホールが埋め込まれるよう前記紫外線の照射された前
記基板の全面に第２導電層を形成する段階とを含む。
【００３０】本発明の第３の実施の形態に係る半導体装
置の多層配線形成方法において、前記ビアホールを形成
する段階では、フッ化炭素ガスを含む混合ガスを使用す
ることが好ましい。前記フッ化炭素ガスとしては、C2F6
ガス又はCF4ガスが好ましい。
置の多層配線形成方法において、前記ビアホールを形成
する段階では、フッ化炭素ガスを含む混合ガスを使用す
ることが好ましい。前記フッ化炭素ガスとしては、C2F6
ガス又はCF4ガスが好ましい。
【００３１】本発明の第３実施の形態に係る半導体装置
の多層配線形成方法において、前記紫外線を照射する段
階は、前記ビアホールの形成された前記基板の温度が１
００℃乃至２５０℃の状態で１０秒乃至３００秒間実行
することが好ましい。
の多層配線形成方法において、前記紫外線を照射する段
階は、前記ビアホールの形成された前記基板の温度が１
００℃乃至２５０℃の状態で１０秒乃至３００秒間実行
することが好ましい。
【００３２】本発明の第３の実施の形態に係る半導体装
置の多層配線形成方法において、前記エッチバックする
段階では、フッ化炭素ガスを含む混合ガスを使用するこ
とが好ましい。
置の多層配線形成方法において、前記エッチバックする
段階では、フッ化炭素ガスを含む混合ガスを使用するこ
とが好ましい。
【００３３】本発明の第３の実施の形態に係る半導体装
置の多層配線形成方法において、前記変形した有機ＳＯ
Ｇ膜を形成する段階の後に、前記変形した有機ＳＯＧ膜
の形成された前記基板の全面に紫外線を照射する段階を
さらに含むことが好ましい。ここで、前記変形した有機
ＳＯＧ膜の形成された基板の全面に紫外線を照射する段
階は、前記変形した有機ＳＯＧ膜の形成された基板の温
度が１００℃乃至２５０℃の状態で実行することが好ま
しい。
置の多層配線形成方法において、前記変形した有機ＳＯ
Ｇ膜を形成する段階の後に、前記変形した有機ＳＯＧ膜
の形成された前記基板の全面に紫外線を照射する段階を
さらに含むことが好ましい。ここで、前記変形した有機
ＳＯＧ膜の形成された基板の全面に紫外線を照射する段
階は、前記変形した有機ＳＯＧ膜の形成された基板の温
度が１００℃乃至２５０℃の状態で実行することが好ま
しい。
【００３４】本発明の第３の実施の形態に係る半導体装
置の多層配線形成方法において、前記変形した有機ＳＯ
Ｇ膜を形成する段階の後に、前記変形した有機ＳＯＧ膜
の形成された前記基板の全面をプラズマ雰囲気に露出す
る段階をさらに含む。ここで、前記変形した有機ＳＯＧ
膜の形成された前記基板の全面をプラズマ雰囲気に露出
する段階は、前記変形した有機ＳＯＧ膜の形成された前
記基板の温度が１００乃至２５０℃の状態で実行するこ
とが好ましい。
置の多層配線形成方法において、前記変形した有機ＳＯ
Ｇ膜を形成する段階の後に、前記変形した有機ＳＯＧ膜
の形成された前記基板の全面をプラズマ雰囲気に露出す
る段階をさらに含む。ここで、前記変形した有機ＳＯＧ
膜の形成された前記基板の全面をプラズマ雰囲気に露出
する段階は、前記変形した有機ＳＯＧ膜の形成された前
記基板の温度が１００乃至２５０℃の状態で実行するこ
とが好ましい。
【００３５】前記の目的を達成するために本発明の第４
の実施の形態に係る半導体装置の多層配線形成方法は、
半導体基板の上部の下肢膜上に下部導電層パターンを形
成する段階と、前記下部導電層パターンの形成された前
記基板の全面に第１層間絶縁膜及び有機ＳＯＧ膜を順に
形成する段階と、前記第１層間絶縁膜が露出されないよ
う前記有機ＳＯＧ膜を所定厚さだけエッチバックして、
変形した有機ＳＯＧ膜を形成する段階と、前記変形した
有機ＳＯＧ膜上に第２層間絶縁膜を形成する段階と、前
記前記第２層間絶縁膜、前記変形された有機ＳＯＧ膜及
び前記第１層間絶縁膜を順に食刻することによって、前
記下部導電層パターンを露出させるビアホールを形成す
る段階と、前記ビアホールの形成された前記基板の全面
をプラズマ雰囲気に露出する段階と、前記ビアホールが
埋め込まれるよう前記プラズマ雰囲気に露出された前記
基板の全面に上部導電層を形成する段階とを含む。
の実施の形態に係る半導体装置の多層配線形成方法は、
半導体基板の上部の下肢膜上に下部導電層パターンを形
成する段階と、前記下部導電層パターンの形成された前
記基板の全面に第１層間絶縁膜及び有機ＳＯＧ膜を順に
形成する段階と、前記第１層間絶縁膜が露出されないよ
う前記有機ＳＯＧ膜を所定厚さだけエッチバックして、
変形した有機ＳＯＧ膜を形成する段階と、前記変形した
有機ＳＯＧ膜上に第２層間絶縁膜を形成する段階と、前
記前記第２層間絶縁膜、前記変形された有機ＳＯＧ膜及
び前記第１層間絶縁膜を順に食刻することによって、前
記下部導電層パターンを露出させるビアホールを形成す
る段階と、前記ビアホールの形成された前記基板の全面
をプラズマ雰囲気に露出する段階と、前記ビアホールが
埋め込まれるよう前記プラズマ雰囲気に露出された前記
基板の全面に上部導電層を形成する段階とを含む。
【００３６】本発明の第４の実施の形態に係る半導体装
置の多層配線形成方法において、前記プラズマとして
は、O2又はO3プラズマであることが好ましい。
置の多層配線形成方法において、前記プラズマとして
は、O2又はO3プラズマであることが好ましい。
【００３７】本発明の第４の実施の形態に係る半導体装
置の多層配線形成方法において、前記ビアホールを形成
する段階では、フッ化炭素ガスを含む混合ガスを使用す
ることが好ましく、前記フッ化炭素ガスは、C2F3ガス又
はCF4ガスが好ましい。
置の多層配線形成方法において、前記ビアホールを形成
する段階では、フッ化炭素ガスを含む混合ガスを使用す
ることが好ましく、前記フッ化炭素ガスは、C2F3ガス又
はCF4ガスが好ましい。
【００３８】本発明の第４の実施の形態に係る半導体装
置の多層配線形成方法において、前記ビアホールの形成
された前記基板の全面をプラズマ雰囲気に露出する段階
は、前記ビアホールの形成された前記基板の温度が１０
０℃乃至２５０℃の状態で実行することが好ましい。
置の多層配線形成方法において、前記ビアホールの形成
された前記基板の全面をプラズマ雰囲気に露出する段階
は、前記ビアホールの形成された前記基板の温度が１０
０℃乃至２５０℃の状態で実行することが好ましい。
【００３９】本発明の第４の実施の形態に係る半導体装
置の多層配線形成方法において、前記エッチバックする
段階では、フッ化炭素ガスを使用することが好ましい。
置の多層配線形成方法において、前記エッチバックする
段階では、フッ化炭素ガスを使用することが好ましい。
【００４０】本発明の第４の実施の形態に係る半導体装
置の多層配線形成方法において、前記変形した有機ＳＯ
Ｇ膜を形成する段階の後に、前記変形した有機ＳＯＧ膜
の形成された前記基板の全面に紫外線を照射する段階を
さらに含むことが好ましい。ここで、前記変形したＳＯ
Ｇ膜の形成された前記基板の全面に紫外線を照射する段
階は、前記変形した有機ＳＯＧ膜の形成された前記基板
の温度が１００℃乃至２５０℃の状態で実行することが
好ましい。
置の多層配線形成方法において、前記変形した有機ＳＯ
Ｇ膜を形成する段階の後に、前記変形した有機ＳＯＧ膜
の形成された前記基板の全面に紫外線を照射する段階を
さらに含むことが好ましい。ここで、前記変形したＳＯ
Ｇ膜の形成された前記基板の全面に紫外線を照射する段
階は、前記変形した有機ＳＯＧ膜の形成された前記基板
の温度が１００℃乃至２５０℃の状態で実行することが
好ましい。
【００４１】本発明の第４の実施の形態に係る半導体装
置の多層配線形成方法において、前記変形した有機ＳＯ
Ｇ膜を形成する段階の後に、前記変形した有機ＳＯＧ膜
の形成された前記基板の全面をプラズマ雰囲気に露出す
る段階をさらに含むことが好ましい。ここで、前記変形
した有機ＳＯＧ膜の形成された前記基板の全面をプラズ
マ雰囲気に露出する段階は、前記変形した有機ＳＯＧ膜
の形成された基板の温度が１００乃至２５０℃の範囲で
実行することが好ましい。
置の多層配線形成方法において、前記変形した有機ＳＯ
Ｇ膜を形成する段階の後に、前記変形した有機ＳＯＧ膜
の形成された前記基板の全面をプラズマ雰囲気に露出す
る段階をさらに含むことが好ましい。ここで、前記変形
した有機ＳＯＧ膜の形成された前記基板の全面をプラズ
マ雰囲気に露出する段階は、前記変形した有機ＳＯＧ膜
の形成された基板の温度が１００乃至２５０℃の範囲で
実行することが好ましい。
【００４２】
【発明の実施の形態】以下、添付図面を参照しながら本
発明の好適な実施の形態を説明する。
発明の好適な実施の形態を説明する。
【００４３】［第１の実施の形態］図５乃至図７は、本
発明の第１の実施の形態に係る半導体装置の多層配線の
形成方法を説明するための断面図である。
発明の第１の実施の形態に係る半導体装置の多層配線の
形成方法を説明するための断面図である。
【００４４】図５は、下肢膜１２０、下部導電層パター
ン１３０、第１層間絶縁膜１４０及び有機ＳＯＧ膜１５
０を形成する段階を示す断面図である。この工程では、
まず、半導体基板（図示せず）の上部に形成された下肢
膜１２０上に下部導電層を形成する。次いで、下肢膜１
２０が露出するように下部導電層をパタニングすること
によって下肢膜１２０の所定領域上に下部導電層パター
ン１３０を形成する。
ン１３０、第１層間絶縁膜１４０及び有機ＳＯＧ膜１５
０を形成する段階を示す断面図である。この工程では、
まず、半導体基板（図示せず）の上部に形成された下肢
膜１２０上に下部導電層を形成する。次いで、下肢膜１
２０が露出するように下部導電層をパタニングすること
によって下肢膜１２０の所定領域上に下部導電層パター
ン１３０を形成する。
【００４５】次に、下部導電層パターン１３０が形成さ
れた基板の全面に、約１０００Åの厚さを有するプラズ
マ酸化膜（Plasma enhanced oxide；PEOX) と、約５０
００Åの厚さを有するＯ3−ＴＥＯＳ(tetra ethyl orth
o silicate)膜とを順に形成することによって、プラズ
マ酸化膜上にＯ3−ＴＥＯＳ膜が積層された第１層間絶
縁膜１４０を形成する。ここで、第１層間絶縁膜１４０
の表面には、下部導電層パターン１３０による屈曲が形
成される。次に、平坦化工程を施すために、第１層間絶
縁膜１４０が形成された基板の全面に有機ＳＯＧ膜１５
０を形成する。
れた基板の全面に、約１０００Åの厚さを有するプラズ
マ酸化膜（Plasma enhanced oxide；PEOX) と、約５０
００Åの厚さを有するＯ3−ＴＥＯＳ(tetra ethyl orth
o silicate)膜とを順に形成することによって、プラズ
マ酸化膜上にＯ3−ＴＥＯＳ膜が積層された第１層間絶
縁膜１４０を形成する。ここで、第１層間絶縁膜１４０
の表面には、下部導電層パターン１３０による屈曲が形
成される。次に、平坦化工程を施すために、第１層間絶
縁膜１４０が形成された基板の全面に有機ＳＯＧ膜１５
０を形成する。
【００４６】図６は、変形した有機ＳＯＧ膜１５０ａを
形成する段階及び紫外線を照射する段階を説明するため
の断面図である。この工程では、まず、下部導電層パタ
ーン１３０上に形成された第１層間絶縁膜１４０が露出
するように有機ＳＯＧ膜１５０を所定の厚さだけエッチ
バックして、３０００乃至６０００Åの厚さを有する変
形した有機ＳＯＧ膜１５０ａを形成する。
形成する段階及び紫外線を照射する段階を説明するため
の断面図である。この工程では、まず、下部導電層パタ
ーン１３０上に形成された第１層間絶縁膜１４０が露出
するように有機ＳＯＧ膜１５０を所定の厚さだけエッチ
バックして、３０００乃至６０００Åの厚さを有する変
形した有機ＳＯＧ膜１５０ａを形成する。
【００４７】このエッチバック工程には、ＣＦ4ガス又
はＣ2Ｆ6ガスなどのフッ化炭素ガスが用いられる。この
際、単なる化学反応のみではエッチバックが良好に進ま
ないため、スパッタリング効果を生じさせるＡｒなどの
不活性ガスを混合した混合ガスを使用する。
はＣ2Ｆ6ガスなどのフッ化炭素ガスが用いられる。この
際、単なる化学反応のみではエッチバックが良好に進ま
ないため、スパッタリング効果を生じさせるＡｒなどの
不活性ガスを混合した混合ガスを使用する。
【００４８】有機ＳＯＧ膜１５０に含まれる有機成分が
化合物を形成するために、上記のエッチバック工程の後
に、変形した有機ＳＯＧ膜５０ａ上に物質層１５５が部
分的に形成される。そこで、物質層１５５を取り除くた
めに、変形した有機ＳＯＧ膜１５０ａが形成された基板
の全面に紫外線を照射する。ここで、紫外線を照射する
工程は、基板の温度が１００乃至２５０℃の状態で１０
秒乃至３００秒間実行することが好ましい。
化合物を形成するために、上記のエッチバック工程の後
に、変形した有機ＳＯＧ膜５０ａ上に物質層１５５が部
分的に形成される。そこで、物質層１５５を取り除くた
めに、変形した有機ＳＯＧ膜１５０ａが形成された基板
の全面に紫外線を照射する。ここで、紫外線を照射する
工程は、基板の温度が１００乃至２５０℃の状態で１０
秒乃至３００秒間実行することが好ましい。
【００４９】基板の温度が高すぎると、変形した有機Ｓ
ＯＧ膜１５０ａ内に含まれるＣ又はＨ成分が気化され
て、変形した有機ＳＯＧ膜１５０ａの嵩が縮まってしま
い、その結果、変形した有機ＳＯＧ膜１５０ａに微細な
亀裂が発生する。この現象は、変形した有機ＳＯＧ膜１
５０ａの膜厚が厚いほど著しくなる。通常、変形した有
機ＳＯＧ膜１５０ａの厚さが３０００Å程度以上になる
と、微細な亀裂が発生する。
ＯＧ膜１５０ａ内に含まれるＣ又はＨ成分が気化され
て、変形した有機ＳＯＧ膜１５０ａの嵩が縮まってしま
い、その結果、変形した有機ＳＯＧ膜１５０ａに微細な
亀裂が発生する。この現象は、変形した有機ＳＯＧ膜１
５０ａの膜厚が厚いほど著しくなる。通常、変形した有
機ＳＯＧ膜１５０ａの厚さが３０００Å程度以上になる
と、微細な亀裂が発生する。
【００５０】図７は、第１絶縁膜パターン１４０ａ、第
２絶縁膜パターン１６０ａ及び上部導電層１７０を形成
する方法を説明するための断面図である。この工程で
は、まず、変形した有機ＳＯＧ膜１５０ａが形成された
基板の全面に第２層間絶縁膜、例えばプラズマ酸化膜を
１０００乃至８０００Åの厚さに形成する。
２絶縁膜パターン１６０ａ及び上部導電層１７０を形成
する方法を説明するための断面図である。この工程で
は、まず、変形した有機ＳＯＧ膜１５０ａが形成された
基板の全面に第２層間絶縁膜、例えばプラズマ酸化膜を
１０００乃至８０００Åの厚さに形成する。
【００５１】次に、ＣＦ4ガス又はＣ2Ｆ6ガスなどのフ
ッ化炭素ガスと、スパッタリング効果を生じさせる不活
性ガスとを含む混合ガスを用いて、下部導電層パターン
１３０上の第２層間絶縁膜及び第１層間絶縁膜１４０を
順に異方性食刻することによって、下部導電層パターン
１３０を露出させるビアホールを有する第２絶縁膜パタ
ーン１６０ａ及び第１絶縁膜パターン１４０ａを形成す
る。ここで、ビアホールの形成の際は、変形した有機Ｓ
ＯＧ膜１５０ａが食刻されないため、図６を参照して説
明したような有機成分による物質層は形成されない。
ッ化炭素ガスと、スパッタリング効果を生じさせる不活
性ガスとを含む混合ガスを用いて、下部導電層パターン
１３０上の第２層間絶縁膜及び第１層間絶縁膜１４０を
順に異方性食刻することによって、下部導電層パターン
１３０を露出させるビアホールを有する第２絶縁膜パタ
ーン１６０ａ及び第１絶縁膜パターン１４０ａを形成す
る。ここで、ビアホールの形成の際は、変形した有機Ｓ
ＯＧ膜１５０ａが食刻されないため、図６を参照して説
明したような有機成分による物質層は形成されない。
【００５２】次いで、上記のビアホールが埋め込まれる
ように、第２絶縁膜パターン１６０ａ及び第１絶縁膜パ
ターン１４０ａが形成された基板の全面に上部導電層１
７０を形成する。
ように、第２絶縁膜パターン１６０ａ及び第１絶縁膜パ
ターン１４０ａが形成された基板の全面に上部導電層１
７０を形成する。
【００５３】［第２の実施の形態］図８は、本発明の第
２の実施の形態に係る半導体装置の多層配線形成方法を
説明するための断面図である。なお、図５乃至図７の参
照番号と同一の参照番号は同一部分を示す。
２の実施の形態に係る半導体装置の多層配線形成方法を
説明するための断面図である。なお、図５乃至図７の参
照番号と同一の参照番号は同一部分を示す。
【００５４】この実施の形態では、第１の実施の形態
（図５乃至図７参照）と略同一の方法で多層配線構造を
形成するが、図６に示す紫外線を照射する工程の代わり
に、変形された有機ＳＯＧ膜１５０ａの形成された基板
の全面をプラズマ雰囲気、例えばＯ2又はＯ3プラズマ雰
囲気に露出させる工程を実行し、この工程により物質層
１５５を取り除く点で異なる。
（図５乃至図７参照）と略同一の方法で多層配線構造を
形成するが、図６に示す紫外線を照射する工程の代わり
に、変形された有機ＳＯＧ膜１５０ａの形成された基板
の全面をプラズマ雰囲気、例えばＯ2又はＯ3プラズマ雰
囲気に露出させる工程を実行し、この工程により物質層
１５５を取り除く点で異なる。
【００５５】［第３の実施の形態］図９乃至図１２は、
本発明の第３の実施の形態に係る半導体装置の多層配線
形成方法を説明するための断面図である。なお、図５乃
至図７の参照番号と同一の参照番号は同一部分を示す。
本発明の第３の実施の形態に係る半導体装置の多層配線
形成方法を説明するための断面図である。なお、図５乃
至図７の参照番号と同一の参照番号は同一部分を示す。
【００５６】図９は、下肢膜１２０、下部導電層パター
ン１３０、第１層間絶縁膜１４０及び有機ＳＯＧ膜１５
０を形成する段階を示す断面図である。この工程は、図
５に示す方法と同一の方法である。
ン１３０、第１層間絶縁膜１４０及び有機ＳＯＧ膜１５
０を形成する段階を示す断面図である。この工程は、図
５に示す方法と同一の方法である。
【００５７】図１０は、変形した有機ＳＯＧ膜１５０ｂ
を形成する段階を示す断面図である。まず、第１層間絶
縁膜１４０が露出しないように、図６に示す方法と同一
の方法で有機ＳＯＧ膜１５０を所定厚さだけエッチバッ
クして、変形した有機ＳＯＧ膜１５０ｂを形成する。こ
のように第１層間絶縁膜１４０が露出しないようにエッ
チバックする理由は、図２に示すような第２領域Ｌが存
在するからである。
を形成する段階を示す断面図である。まず、第１層間絶
縁膜１４０が露出しないように、図６に示す方法と同一
の方法で有機ＳＯＧ膜１５０を所定厚さだけエッチバッ
クして、変形した有機ＳＯＧ膜１５０ｂを形成する。こ
のように第１層間絶縁膜１４０が露出しないようにエッ
チバックする理由は、図２に示すような第２領域Ｌが存
在するからである。
【００５８】このエッチバック工程の実行により、変形
した有機ＳＯＧ膜１５０ｂ上に第１物質層１５５が部分
的に形成される。従って、図６又は図８を参照して説明
したように、第１物質層１５５を取り除くために、変形
した有機ＳＯＧ膜１５０ｂが形成された基板の全面に紫
外線を照射するか、或いは変形した有機ＳＯＧ膜１５０
ｂが形成された基板の全面をプラズマ、例えばＯ2又は
Ｏ3プラズマ雰囲気に露出させることが好ましい。
した有機ＳＯＧ膜１５０ｂ上に第１物質層１５５が部分
的に形成される。従って、図６又は図８を参照して説明
したように、第１物質層１５５を取り除くために、変形
した有機ＳＯＧ膜１５０ｂが形成された基板の全面に紫
外線を照射するか、或いは変形した有機ＳＯＧ膜１５０
ｂが形成された基板の全面をプラズマ、例えばＯ2又は
Ｏ3プラズマ雰囲気に露出させることが好ましい。
【００５９】図１１は、第１絶縁膜パターン１４０ａ、
有機ＳＯＧ膜パターン１５０ｃ及び第２絶縁膜パターン
１６０ａを形成する段階と、紫外線を照射する段階とを
説明するための断面図である。この工程では、まず、変
形した有機ＳＯＧ膜１５０ｂが形成された基板の全面に
第２層間絶縁膜、例えばプラズマ酸化膜を１０００乃至
８０００Åの厚さに形成する。
有機ＳＯＧ膜パターン１５０ｃ及び第２絶縁膜パターン
１６０ａを形成する段階と、紫外線を照射する段階とを
説明するための断面図である。この工程では、まず、変
形した有機ＳＯＧ膜１５０ｂが形成された基板の全面に
第２層間絶縁膜、例えばプラズマ酸化膜を１０００乃至
８０００Åの厚さに形成する。
【００６０】次に、ＣＦ4ガス又はＣ2Ｆ6ガスなどのフ
ッ化炭素ガスとスパッタリング効果を生じさせる不活性
ガスとを含む混合ガスを用いて、下部導電層パターン１
３０上の第２層間絶縁膜、変形した有機ＳＯＧ膜１５０
ｂ及び第１層間絶縁膜１４０を順に異方性食刻すること
によって、下部導電層パターン１３０を露出させるビア
ホール（Ｃ）を有する第２絶縁膜パターン１６０ａ、有
機ＳＯＧ膜パターン１５０ｃ及び第１絶縁膜パターン１
４０ａを形成する。
ッ化炭素ガスとスパッタリング効果を生じさせる不活性
ガスとを含む混合ガスを用いて、下部導電層パターン１
３０上の第２層間絶縁膜、変形した有機ＳＯＧ膜１５０
ｂ及び第１層間絶縁膜１４０を順に異方性食刻すること
によって、下部導電層パターン１３０を露出させるビア
ホール（Ｃ）を有する第２絶縁膜パターン１６０ａ、有
機ＳＯＧ膜パターン１５０ｃ及び第１絶縁膜パターン１
４０ａを形成する。
【００６１】下部導電層パターン１３０の上部には変形
した有機ＳＯＧ膜１５０ｂが存在するため、ビアホール
（Ｃ）の形成の際に、変形した有機ＳＯＧ膜１５０ｂが
食刻されることになる。従って、図２を参照して説明し
た理由により、ビアホール（Ｃ）によって露出された下
部導電層パターンの所定領域上に第２物質層１６５が形
成される。
した有機ＳＯＧ膜１５０ｂが存在するため、ビアホール
（Ｃ）の形成の際に、変形した有機ＳＯＧ膜１５０ｂが
食刻されることになる。従って、図２を参照して説明し
た理由により、ビアホール（Ｃ）によって露出された下
部導電層パターンの所定領域上に第２物質層１６５が形
成される。
【００６２】そこで、第２物質層１６５を取り除くため
に、ビアホール（Ｃ）の形成された基板の全面に紫外線
を照射する。ここで、紫外線を照射する工程は、ビアホ
ールＣが形成された基板の温度が１００乃至２５０℃の
状態で１０秒乃至３００秒間実行することが好ましい。
に、ビアホール（Ｃ）の形成された基板の全面に紫外線
を照射する。ここで、紫外線を照射する工程は、ビアホ
ールＣが形成された基板の温度が１００乃至２５０℃の
状態で１０秒乃至３００秒間実行することが好ましい。
【００６３】これは、基板の温度が高いほど、変形した
有機ＳＯＧ膜１５０ｂ内に含まれるＣ又はＨ成分が気化
されて、変形した有機ＳＯＧ膜１５０ｂの嵩が縮まり、
その結果、変形した有機ＳＯＧ膜１５０ｂに微細な亀裂
が発生し易いからである。このような現象は、変形した
有機ＳＯＧ膜１５０ａが厚いほど著しくなる。
有機ＳＯＧ膜１５０ｂ内に含まれるＣ又はＨ成分が気化
されて、変形した有機ＳＯＧ膜１５０ｂの嵩が縮まり、
その結果、変形した有機ＳＯＧ膜１５０ｂに微細な亀裂
が発生し易いからである。このような現象は、変形した
有機ＳＯＧ膜１５０ａが厚いほど著しくなる。
【００６４】図１２は、上部導電層１７０を形成する段
階を説明するための断面図である。この工程では、ビア
ホール（Ｃ）が埋めて立てられるよう第２絶縁膜パター
ン１６０ａ、有機ＳＯＧ膜パターン１５０ｃ及び第１絶
縁膜パターン１４０ａが形成された基板の全面に上部導
電層１７０を形成する。
階を説明するための断面図である。この工程では、ビア
ホール（Ｃ）が埋めて立てられるよう第２絶縁膜パター
ン１６０ａ、有機ＳＯＧ膜パターン１５０ｃ及び第１絶
縁膜パターン１４０ａが形成された基板の全面に上部導
電層１７０を形成する。
【００６５】［第４の実施の形態］図１３は、本発明の
第４の実施の形態に係る半導体装置の多層配線形成方法
を説明するための断面図である。なお、図９乃至図１２
の参照番号と同一の参照番号は同一部分を示す。
第４の実施の形態に係る半導体装置の多層配線形成方法
を説明するための断面図である。なお、図９乃至図１２
の参照番号と同一の参照番号は同一部分を示す。
【００６６】この実施の形態では、第３の実施の形態
（図９乃至図１２参照）と略同一の方法で多層配線構造
を形成するが、図９に示すビアホール（Ｃ）が形成され
た基板の全面に紫外線を照射する工程の代わりに、ビア
ホール（Ｃ）が形成された基板の全面をプラズマ、例え
ばＯ2又はＯ3プラズマ雰囲気に露出させる工程を実行
し、この工程により第２物質層１６５を取り除く点で異
なる。
（図９乃至図１２参照）と略同一の方法で多層配線構造
を形成するが、図９に示すビアホール（Ｃ）が形成され
た基板の全面に紫外線を照射する工程の代わりに、ビア
ホール（Ｃ）が形成された基板の全面をプラズマ、例え
ばＯ2又はＯ3プラズマ雰囲気に露出させる工程を実行
し、この工程により第２物質層１６５を取り除く点で異
なる。
【００６７】［比較例］図１４（Ａ）及び（Ｂ）は、従
来の技術によるビアホールの一例を、図１５（Ａ）及び
（Ｂ）は、本発明の好適な実施の形態によるビアホール
の一例を説明するためのＳＥＭ(scanning electron mic
roscope)写真である。
来の技術によるビアホールの一例を、図１５（Ａ）及び
（Ｂ）は、本発明の好適な実施の形態によるビアホール
の一例を説明するためのＳＥＭ(scanning electron mic
roscope)写真である。
【００６８】図１４（Ａ）及び（Ｂ）は、図３の第２ビ
アホールＶ２を説明するためのＳＥＭ写真であって、図
１４（Ａ）は平面写真、図１４（Ｂ）は断面写真であ
る。図３を参照して説明したように、第２ビアホールＶ
２の底面に第２物質層６５が形成されていることが判
る。
アホールＶ２を説明するためのＳＥＭ写真であって、図
１４（Ａ）は平面写真、図１４（Ｂ）は断面写真であ
る。図３を参照して説明したように、第２ビアホールＶ
２の底面に第２物質層６５が形成されていることが判
る。
【００６９】図１５（Ａ）及び（Ｂ）は、図１１に示す
工程において紫外線を照射した後のビアホール（Ｃ）を
説明するためのＳＥＭ写真であって、図１５（Ａ）は平
面写真、図１５（Ｂ）は断面写真である。図１１を参照
して説明したように、紫外線を照射することによってビ
アホール（Ｃ）の底面に形成された第２物質層が取り除
かれて、ビアホール（Ｃ）の底面に下部導電層パターン
１３０が露出されていることが判る。
工程において紫外線を照射した後のビアホール（Ｃ）を
説明するためのＳＥＭ写真であって、図１５（Ａ）は平
面写真、図１５（Ｂ）は断面写真である。図１１を参照
して説明したように、紫外線を照射することによってビ
アホール（Ｃ）の底面に形成された第２物質層が取り除
かれて、ビアホール（Ｃ）の底面に下部導電層パターン
１３０が露出されていることが判る。
【００７０】以上のように、本発明の好適な実施の形態
に係る半導体装置の多層配線形成方法によれば、変形し
た有機ＳＯＧ膜１５０ａ、１５０ｂ又は有機ＳＯＧ膜パ
ターン１５０ｃ内に微細な亀裂が発生することを防止す
ることができる。さらに、有機ＳＯＧ膜１５０をエッチ
バックする時又はビアホールを形成する時に発生する物
質層１５５、１５６を取り除くことによって上部及び下
部導電層パターンの電気的な接続不良又は第２層間絶縁
膜パターン１６０ａの剥離現象による半導体装置の電気
的な特性の劣化を防止することができる。
に係る半導体装置の多層配線形成方法によれば、変形し
た有機ＳＯＧ膜１５０ａ、１５０ｂ又は有機ＳＯＧ膜パ
ターン１５０ｃ内に微細な亀裂が発生することを防止す
ることができる。さらに、有機ＳＯＧ膜１５０をエッチ
バックする時又はビアホールを形成する時に発生する物
質層１５５、１５６を取り除くことによって上部及び下
部導電層パターンの電気的な接続不良又は第２層間絶縁
膜パターン１６０ａの剥離現象による半導体装置の電気
的な特性の劣化を防止することができる。
【００７１】本発明は、上記の実施の形態に限定され
ず、本発明の技術的思想の範囲内で当業者によって多様
な変形が可能なのは明らかである。
ず、本発明の技術的思想の範囲内で当業者によって多様
な変形が可能なのは明らかである。
【００７２】
【発明の効果】本発明に拠れば、有機ＳＯＧ膜をエッチ
バックする時又はブァイアホールを形成する時に発生す
る物質層を取り除くことによって、上部及び下部導電層
パターンの電気的な接続不良又は第２層間絶縁膜の剥離
現象による半導体装置の電気的な特性の劣化を防止する
ことができる。
バックする時又はブァイアホールを形成する時に発生す
る物質層を取り除くことによって、上部及び下部導電層
パターンの電気的な接続不良又は第２層間絶縁膜の剥離
現象による半導体装置の電気的な特性の劣化を防止する
ことができる。
【００７３】
【図１】従来の技術による半導体装置の多層配線形成方
法を説明するための断面図である。
法を説明するための断面図である。
【図２】従来の技術による半導体装置の多層配線形成方
法を説明するための断面図である。
法を説明するための断面図である。
【図３】従来の技術による半導体装置の多層配線形成方
法を説明するための断面図である。
法を説明するための断面図である。
【図４】従来の技術による半導体装置の多層配線形成方
法を説明するための断面図である。
法を説明するための断面図である。
【図５】本発明の第１の実施の形態による半導体装置の
多層配線形成方法を説明するための断面図である。
多層配線形成方法を説明するための断面図である。
【図６】本発明の第１の実施の形態による半導体装置の
多層配線形成方法を説明するための断面図である。
多層配線形成方法を説明するための断面図である。
【図７】本発明の第１の実施の形態による半導体装置の
多層配線形成方法を説明するための断面図である。
多層配線形成方法を説明するための断面図である。
【図８】本発明の第２の実施の形態による半導体装置の
多層配線形成方法を説明するための断面図である。
多層配線形成方法を説明するための断面図である。
【図９】本発明の第３の実施の形態による半導体装置の
多層配線形成方法を説明するための断面図である。
多層配線形成方法を説明するための断面図である。
【図１０】本発明の第３の実施の形態による半導体装置
の多層配線形成方法を説明するための断面図である。
の多層配線形成方法を説明するための断面図である。
【図１１】本発明の第３の実施の形態による半導体装置
の多層配線形成方法を説明するための断面図である。
の多層配線形成方法を説明するための断面図である。
【図１２】本発明の第３の実施の形態による半導体装置
の多層配線形成方法を説明するための断面図である。
の多層配線形成方法を説明するための断面図である。
【図１３】本発明の第４の実施の形態による半導体装置
の多層配線形成方法を説明するための断面図である。
の多層配線形成方法を説明するための断面図である。
【図１４】従来の技術により形成されたビアホールを説
明するためのＳＥＭ写真である。
明するためのＳＥＭ写真である。
【図１５】本発明の好適な実施の形態により形成された
ビアホールを説明するためのＳＥＭ写真である。
ビアホールを説明するためのＳＥＭ写真である。
２０ 下肢膜 ３０ａ 第１下部導電層パターン ３０ｂ 第２下部導電層パターン ４０ 第１層間絶縁膜 ４０ａ 第１絶縁膜パターン ５０ 有機ＳＯＧ膜 ５０ａ 変形した有機ＳＯＧ膜 ５０ｂ 有機ＳＯＧ膜パターン ５５ 第１物質層 ６０ａ 第２絶縁膜パターン ６５ 第２物質層 Ｖ１ 第１ビアホール Ｖ２ 第２ビアホール ７０ 上部導電層 １２０ 下肢膜 １３０ 下部導電層パターン １４０ 第１層間絶縁膜 １４０ａ 第１絶縁層パターン １５０ 有機ＳＯＧ膜 １５０ａ 変形した有機ＳＯＧ膜 １５０ｂ 変形した有機ＳＯＧ膜 １５０ｃ 有機ＳＯＧ膜パターン １５５ 物質層 １６０ａ 第２絶縁層パターン １７０ 上部導電層
Claims (30)
- 【請求項１】 半導体基板の上部の下肢膜上に下部導電
層パターンを形成する段階と、 前記下部導電層パターンの形成された前記基板の全面に
第１層間絶縁膜及び有機ＳＯＧ膜を順に形成する段階
と、 前記下部導電層パターン上の第１層間絶縁膜が露出され
るよう前記有機ＳＯＧ膜をエッチバックして、変形した
有機ＳＯＧ膜を形成する段階と、 前記変形した有機ＳＯＧ膜が形成された前記基板の全面
に紫外線を照射する段階と、 前記紫外線の照射された前記基板の全面に第２層間絶縁
膜を形成する段階と、 前記下部導電層パターン上の前記第２層間絶縁膜及び前
記第１層間絶縁膜を順に食刻して、前記下部導電層パタ
ーンを露出させるビアホールを形成する段階と、 前記ビアホールが埋め込まれるよう前記ビアホールの形
成された前記基板の全面に上部導電層を形成する段階
と、 を含むことを特徴とする半導体装置の多層配線形成方
法。 - 【請求項２】 前記エッチバックする段階において、フ
ッ化炭素ガスを含む混合ガスを使用することを特徴とす
る請求項１に記載の半導体装置の多層配線形成方法。 - 【請求項３】 前記フッ化炭素ガスは、C2F6又はCF4ガ
スであることを特徴とする請求項２に記載の半導体装置
の多層配線形成方法。 - 【請求項４】 前記紫外線を照射する段階は、前記変形
した有機ＳＯＧ膜の形成された前記基板の温度が１００
℃乃至２００℃の状態で実行することを特徴とする請求
項１に記載の半導体装置の多層配線形成方法。 - 【請求項５】 前記紫外線を照射する段階は、１０秒乃
至３００秒間実行することを特徴とする請求項４に記載
の半導体装置の多層配線形成方法。 - 【請求項６】 半導体基板の上部の下肢膜上に下部導電
層パターンを形成する段階と、 前記下部導電層パターンの形成された前記基板の全面に
第１層間絶縁膜及び有機ＳＯＧ膜を順に形成する段階
と、 前記下部導電層パターン上の第１層間絶縁膜が露出され
るよう前記有機ＳＯＧ膜をエッチバックして、変形した
有機ＳＯＧ膜を形成する段階と、 前記変形した有機ＳＯＧ膜の形成された前記基板の全面
をプラズマ雰囲気に露出する段階と、 前記プラズマ雰囲気に露出された前記基板の全面に第２
層間絶縁膜を形成する段階と、 前記下部導電層パターン上の前記第２層間絶縁膜及び前
記第１層間絶縁膜を順に食刻して前記下部導電層パター
ンを露出させるビアホールを形成する段階と、 前記ビアホールが埋め込まれるよう前記ビアホールの形
成された前記基板の全面に上部導電層を形成する段階
と、 を含むことを特徴とする半導体装置の多層配線形成方
法。 - 【請求項７】 前記プラズマは、O2又はO3プラズマであ
ることを特徴とする請求項６に記載の半導体装置の多層
配線形成方法。 - 【請求項８】 前記エッチバックする段階において、フ
ッ化炭素気体を含む混合ガスを使用することを特徴とす
る請求項６に記載の半導体装置の多層配線形成方法。 - 【請求項９】 前記フッ化炭素ガスは、C2F3ガス又はCF
4ガスであることを特徴とする請求項８に記載の半導体
装置の多層配線形成方法。 - 【請求項１０】 前記変形した有機ＳＯＧ膜の形成され
た基板の全面をプラズマ雰囲気に露出する段階は、前記
変形したＳＯＧ膜の形成された前記基板の温度が１００
℃乃至２５０℃の状態で実行することを特徴とする請求
項６に記載の半導体装置の多層配線形成方法。 - 【請求項１１】 半導体基板の上部の下肢膜上に下部導
電層をパタニングして下部導電層パターンを形成する段
階と、 前記下部導電層パターンの形成された前記基板の全面に
第１層間絶縁膜及び有機ＳＯＧ膜を順に形成する段階
と、 前記第１層間絶縁膜が露出されないよう前記有機ＳＯＧ
膜を所定厚さだけエッチバックして、変形した有機ＳＯ
Ｇ膜を形成する段階と、 前記変形した有機ＳＯＧ膜上に第２層間絶縁膜を形成す
る段階と、 前記下部導電層パターン上の前記第２層間絶縁膜、前記
変形した有機ＳＯＧ膜及び前記第１層間絶縁膜を順に食
刻することによって、前記下部導電層パターンを露出さ
せるビアホールを形成する段階と、 前記ビアホールの形成された前記基板の全面に紫外線を
照射する段階と、 前記ビアホールが埋め込まれるよう前記紫外線の照射さ
れた前記基板の全面に上部導電層を形成する段階と、 を含むことを特徴とする半導体装置の多層配線形成方
法。 - 【請求項１２】 前記ビアホールを形成する段階におい
て、フッ化炭素ガスを含む混合ガスを使用することを特
徴とする請求項１１に記載の半導体装置の多層配線形成
方法。 - 【請求項１３】 前記フッ化炭素ガスは、C2F6ガス又は
CF4ガスであることを特徴とする請求項１２に記載の半
導体装置の多層配線形成方法。 - 【請求項１４】 前記紫外線を照射する段階は、前記ビ
アホールの形成された前記基板の温度が１００℃乃至２
５０℃の状態で実行することを特徴とする請求項１１に
記載の半導体装置の多層配線形成方法。 - 【請求項１５】 前記紫外線を照射する段階は、１０秒
乃至３００秒間実行することを特徴とする請求項１４に
記載の半導体装置の多層配線形成方法。 - 【請求項１６】 前記エッチバックする段階において、
フッ化炭素ガスを含む混合ガスを使用することを特徴と
する請求項１１に記載の半導体装置の多層配線形成方
法。 - 【請求項１７】 前記変形した有機ＳＯＧ膜を形成する
段階の後に、前記変形した有機ＳＯＧ膜の形成された前
記基板の全面に紫外線を照射する段階をさらに含むこと
を特徴とする請求項１１に記載の半導体装置の多層配線
形成方法。 - 【請求項１８】 前記変形した有機ＳＯＧ膜の形成され
た基板の全面に紫外線を照射する段階は、前記変形した
有機ＳＯＧ膜の形成された基板の温度が１００℃乃至２
５０℃の状態で実行することを特徴とする請求項１７に
記載の半導体装置の多層配線形成方法。 - 【請求項１９】 前記変形した有機ＳＯＧ膜を形成する
段階の後に、前記変形した有機ＳＯＧ膜の形成された前
記基板の全面をプラズマ雰囲気に露出する段階をさらに
含むことを特徴とする請求項１１に記載の半導体装置の
多層配線形成方法。 - 【請求項２０】 前記変形した有機ＳＯＧ膜の形成され
た前記基板の全面をプラズマ雰囲気に露出する段階は、
前記変形した有機ＳＯＧ膜の形成された基板の温度が１
００乃至２５０℃の状態で実行することを特徴とする請
求項１９に記載の半導体装置の多層配線形成方法。 - 【請求項２１】 半導体基板の上部の下肢膜上に下部導
電層パターンを形成する段階と、 前記下部導電層パターンの形成された前記基板の全面に
第１層間絶縁膜及び有機ＳＯＧ膜を順に形成する段階
と、 前記第１層間絶縁膜が露出されないよう前記有機ＳＯＧ
膜を所定厚さだけエッチバックして、変形した有機ＳＯ
Ｇ膜を形成する段階と、 前記変形した有機ＳＯＧ膜上に第２層間絶縁膜を形成す
る段階と、 前記下部導電層パターン上の前記第２層間絶縁膜、前記
変形した有機ＳＯＧ膜及び前記第１層間絶縁膜を順に食
刻することによって、前記下部導電層パターンを露出さ
せるビアホールを形成する段階と、 前記ビアホールの形成された前記基板の全面をプラズマ
雰囲気に露出する段階と、 前記ビアホールが埋め込まれるよう前記プラズマ雰囲気
に露出された前記基板の全面に上部導電層を形成する段
階と、 を含むことを特徴とする半導体装置の多層配線形成方
法。 - 【請求項２２】 前記プラズマは、O2又はO3プラズマで
あることを特徴とする請求項２１に記載の半導体装置の
多層配線形成方法。 - 【請求項２３】 前記ビアホールを形成する段階におい
て、フッ化炭素ガスを含む混合ガスを使用することを特
徴とする請求項２１に記載の半導体装置の多層配線形成
方法。 - 【請求項２４】 前記フッ化炭素ガスは、C2F3ガス又は
CF4ガスであることを特徴とする請求項２３に記載の半
導体装置の多層配線形成方法。 - 【請求項２５】 前記ビアホールの形成された前記基板
の全面をプラズマ雰囲気に露出する段階は、前記ビアホ
ールの形成された前記基板の温度が１００℃乃至２５０
℃の状態で実行することを特徴とする請求項２１に記載
の半導体装置の多層配線形成方法。 - 【請求項２６】 前記エッチバックする段階において、
フッ化炭素ガスを含む混合ガスを使用することを特徴と
する請求項２１に記載の半導体装置の多層配線形成方
法。 - 【請求項２７】 前記変形した有機ＳＯＧ膜を形成する
段階の後に、前記変形した有機ＳＯＧ膜の形成された前
記基板の全面に紫外線を照射する段階をさらに含むこと
を特徴とする請求項２１に記載の半導体装置の多層配線
形成方法。 - 【請求項２８】 前記変形した有機ＳＯＧ膜の形成され
た前記基板の全面に紫外線を照射する段階は、前記変形
した有機ＳＯＧ膜の形成された前記基板の温度が１００
℃乃至２５０℃の範囲で実行することを特徴とする請求
項２７に記載の半導体装置の多層配線形成方法。 - 【請求項２９】 前記変形したＳＯＧ膜を形成する段階
の後に、前記変形した有機ＳＯＧ膜の形成された前記基
板の全面をプラズマ雰囲気に露出する段階をさらに含む
ことを特徴とする請求項２１に記載の半導体装置の多層
配線形成方法。 - 【請求項３０】 前記変形した有機ＳＯＧ膜の形成され
た前記基板の全面をプラズマ雰囲気に露出する段階は、
前記変形した有機ＳＯＧ膜の形成された基板の温度が１
００乃至２５０℃の状態で実行することを特徴とする請
求項２９に記載の半導体装置の多層配線形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR96-49351 | 1996-10-28 | ||
| KR1019960049351A KR100219562B1 (ko) | 1996-10-28 | 1996-10-28 | 반도체장치의 다층 배선 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10135210A true JPH10135210A (ja) | 1998-05-22 |
Family
ID=19479387
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9212208A Pending JPH10135210A (ja) | 1996-10-28 | 1997-08-06 | 半導体装置の多層配線形成方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6043165A (ja) |
| JP (1) | JPH10135210A (ja) |
| KR (1) | KR100219562B1 (ja) |
| DE (1) | DE19723708A1 (ja) |
| FR (1) | FR2755297B1 (ja) |
| GB (1) | GB2318908B (ja) |
| TW (1) | TW373314B (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6734120B1 (en) * | 1999-02-19 | 2004-05-11 | Axcelis Technologies, Inc. | Method of photoresist ash residue removal |
| US6355576B1 (en) * | 1999-04-26 | 2002-03-12 | Vlsi Technology Inc. | Method for cleaning integrated circuit bonding pads |
| US6512198B2 (en) | 2001-05-15 | 2003-01-28 | Lexmark International, Inc | Removal of debris from laser ablated nozzle plates |
| US20040099283A1 (en) * | 2002-11-26 | 2004-05-27 | Axcelis Technologies, Inc. | Drying process for low-k dielectric films |
| DE10310716B4 (de) * | 2002-12-23 | 2005-07-28 | Infineon Technologies Ag | Verfahren zur Herstellung von Justiermarken auf Halbleiterscheiben |
| JP2005159294A (ja) * | 2003-09-18 | 2005-06-16 | Nec Kagoshima Ltd | 基板処理方法及びそれに用いる薬液 |
| US7875602B2 (en) * | 2005-10-21 | 2011-01-25 | Sutter West Bay Hospitals | Camptothecin derivatives as chemoradiosensitizing agents |
| CN104078415A (zh) * | 2013-03-28 | 2014-10-01 | 中芯国际集成电路制造(上海)有限公司 | 互连结构的制造方法 |
| US10867843B2 (en) * | 2016-12-05 | 2020-12-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method and system for fabrication semiconductor device |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6331137A (ja) * | 1986-07-25 | 1988-02-09 | Hitachi Ltd | 多層配線用層間絶縁膜の形成方法 |
| JPH02100342A (ja) * | 1988-10-06 | 1990-04-12 | Fuji Xerox Co Ltd | 半導体装置の製造方法 |
| CA2009518C (en) * | 1990-02-07 | 2000-10-17 | Luc Ouellet | Spin-on glass processing technique for the fabrication of semiconductor device |
| JPH0464234A (ja) * | 1990-07-04 | 1992-02-28 | Mitsubishi Electric Corp | 配線パターンの形成方法 |
| JPH05243402A (ja) * | 1992-03-03 | 1993-09-21 | Nec Corp | 半導体装置の製造方法 |
| DE69318880T2 (de) * | 1992-03-31 | 1998-10-08 | Sgs Thomson Microelectronics | Planarisierungsverfahren von einer integrierten Schaltung |
| EP0608628A3 (en) * | 1992-12-25 | 1995-01-18 | Kawasaki Steel Co | Method for manufacturing a semiconductor device having a multi-layer interconnection structure. |
| JPH06216264A (ja) * | 1993-01-18 | 1994-08-05 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JP2727984B2 (ja) * | 1994-11-29 | 1998-03-18 | 日本電気株式会社 | 半導体装置の製造方法 |
| JPH08153707A (ja) * | 1994-11-29 | 1996-06-11 | Nec Corp | 半導体装置の製造方法 |
| US5679211A (en) * | 1995-09-18 | 1997-10-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Spin-on-glass etchback planarization process using an oxygen plasma to remove an etchback polymer residue |
-
1996
- 1996-10-28 KR KR1019960049351A patent/KR100219562B1/ko not_active IP Right Cessation
-
1997
- 1997-05-19 TW TW086106680A patent/TW373314B/zh not_active IP Right Cessation
- 1997-05-28 GB GB9711078A patent/GB2318908B/en not_active Expired - Fee Related
- 1997-06-05 FR FR9706985A patent/FR2755297B1/fr not_active Expired - Fee Related
- 1997-06-06 DE DE19723708A patent/DE19723708A1/de not_active Ceased
- 1997-07-09 US US08/890,578 patent/US6043165A/en not_active Expired - Lifetime
- 1997-08-06 JP JP9212208A patent/JPH10135210A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| TW373314B (en) | 1999-11-01 |
| KR100219562B1 (ko) | 1999-09-01 |
| FR2755297B1 (fr) | 1999-09-24 |
| GB2318908B (en) | 2002-01-02 |
| DE19723708A1 (de) | 1998-04-30 |
| GB2318908A (en) | 1998-05-06 |
| FR2755297A1 (fr) | 1998-04-30 |
| US6043165A (en) | 2000-03-28 |
| KR19980030015A (ko) | 1998-07-25 |
| GB9711078D0 (en) | 1997-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100358545B1 (ko) | 반도체 장치 및 그 제조 공정 | |
| JPS6350860B2 (ja) | ||
| JPH11340329A (ja) | 半導体装置の製造方法 | |
| JPH10135210A (ja) | 半導体装置の多層配線形成方法 | |
| JP2000195953A (ja) | 半導体装置の製造方法 | |
| JPH11260921A (ja) | 半導体素子の多層配線用ビアホ―ルの形成方法 | |
| JPH10326830A (ja) | 半導体装置の製造方法 | |
| JP2000058642A (ja) | 半導体装置の製造方法 | |
| JP3959790B2 (ja) | 半導体装置の製造方法 | |
| JPH01100946A (ja) | 半導体装置の製造方法 | |
| JPH10223759A (ja) | 半導体装置の多層配線形成方法 | |
| JP2849286B2 (ja) | 半導体装置の製造方法 | |
| JPH08288385A (ja) | 半導体装置の製造方法 | |
| JPH0435047A (ja) | 半導体装置の多層配線形成方法 | |
| KR0155801B1 (ko) | 반도체 장치 다층배선 형성방법 | |
| KR19990009557A (ko) | 배선 형성 방법 | |
| JPH10214892A (ja) | 半導体装置の製造方法 | |
| KR100290466B1 (ko) | 반도체소자의 제조방법 | |
| JPH04290460A (ja) | 半導体装置の製造方法 | |
| JPH06216264A (ja) | 半導体装置及びその製造方法 | |
| KR100509434B1 (ko) | 포토레지스트 점착성 개선 방법 | |
| KR0172264B1 (ko) | 반도체 소자의 다층 금속배선 형성방법 | |
| KR20000048042A (ko) | 알루미늄 배선과 반도체 장치 및 그 제조방법 | |
| JPH09213796A (ja) | 半導体装置及びその製造方法 | |
| JPH08213456A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060403 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060602 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060904 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060907 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061017 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071005 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071228 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080128 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20080131 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080206 |