KR0172264B1 - 반도체 소자의 다층 금속배선 형성방법 - Google Patents

반도체 소자의 다층 금속배선 형성방법 Download PDF

Info

Publication number
KR0172264B1
KR0172264B1 KR1019950069490A KR19950069490A KR0172264B1 KR 0172264 B1 KR0172264 B1 KR 0172264B1 KR 1019950069490 A KR1019950069490 A KR 1019950069490A KR 19950069490 A KR19950069490 A KR 19950069490A KR 0172264 B1 KR0172264 B1 KR 0172264B1
Authority
KR
South Korea
Prior art keywords
metal wiring
film
sog film
insulating film
forming
Prior art date
Application number
KR1019950069490A
Other languages
English (en)
Other versions
KR970052500A (ko
Inventor
진규안
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019950069490A priority Critical patent/KR0172264B1/ko
Publication of KR970052500A publication Critical patent/KR970052500A/ko
Application granted granted Critical
Publication of KR0172264B1 publication Critical patent/KR0172264B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 다층 금속 배선 형성 방법을 개시한다. 개시된 방법은 절연막 평탄화를 도포된 SOG 막에 BF3를 이온 주입한다. 이온 주입된 SOG 막은 경화후에 더욱 조밀하게 되어 크랙을 발생을 방지한다. 또한 상측 금속 배선과 하층 금속 배선간의 전기적 접속을 위해 형성된 비아홀의 측벽부에서 노출되어 있는 SOG 막의 소정 부분을 에에 플라즈마 고주파 식각에 의해 제거하여, 비아홀의 측벽부에서 수분이 침투하는 것을 방지한다.

Description

반도체 소자의 다층 금속 배선 형성방법
제1도 (a)내지 (d)는 본 발명의 바람직한 실시예에 따른 반도체 소자의 다층 금속 배선 형성방법을 공정순서적으로 설명하기 위한 반도체 소자의 요부 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
10 : 반도체 기판 12 : 하층금속배선
14, 14A : 제1절연막 16, 16A : SOG막
18 : 제2절연막 20 : 감광막 패턴
22 : 비아홀
본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 더욱 상세하게는 반도체 소자의 다층 금속 배선 형성 방법에 관한 것이다.
일반적으로, 다층 금속 배선 구조의 반도체 소자의 제조시에, 상층 금속 배선과 하층 금속배선은 전기적으로 절연되어야 한다. 이를 위하여, 반도체 기판상의 하층 금속 배선 상부에 제1절연막이 형성되고, 제1절연이 형성되고, 제1절연막의 상부에 절연막 평탄화를 위한 SOG 막이 도포되고, SOG 막의 경화후 이것의 상부에 제2절연막의 상부에 절연막이 형성된다. 그런다음, 제2절연막의 상부에 감광막 패턴을 형성한 후 이의 형태로 노광 및 식각을 실시하여 상층 금속 배선과 하층 금속 배선의 전기적 접속을 위한 비아홀(via hole)을 형성하게 된다.
그러나, 종래에 절연막 평탄화를 위하여 도포된 SOG막은 이것의 경화후 크랙(crack)의 발생으로 인한 보이드(void)의 발생이 수반되어 소자의 신뢰도의 저하가 초래된다는 문제점이 있었다. 또한, 형성된 비아홀의 측벽부에서의 SOG막의 부분에서 수분의 흡수가 발생할 수 있다는 문제점이 있었다.
따라서, 상기의 문제점을 해결하기 위하여 안축된 본 발명의 목적은 SOG막에서 보이드의 발생을 방지할 수 있을 뿐만 아니라, 비아홀 측벽부에서의 SOG막의 부분에서 수분의 흡수를 방지함으로써, 소자의 신뢰도를 향상시킬 수 있는 반도체 소자의 다층 금속 배선 형성 방법을 제공하는데 있다.
상기의 목적을 달성하기 위하여 본 발명은 반도체 소자의 다층 금속 배선 형성 방법에 있어서,
(가) 하층 금속 배선의 형성된 반도체 기판상에 제1절연막을 형성하는 단계;
(나) 상기의 제1절연막 상부에 SOG막을 도포하는 단계;
(다) 상기 SOG 막에 이온 주입을 실시하는 단계;
(라) 상기 SOG 막을 경화시키는 단계;
(마) 상기 SOG 막의 상부에 제2절연막을 형성하는 단계;
(바) 상기 제2절연막의 상부에 감광막 패턴을 형성한 후, 이의 형태로 하층 금속 배선이 노출되도록 식각을 실시하여 비아홀을 형성하는 단계; 및
(사) 상기 비아홀의 측벽부에서 노출되어 있는 SOG 막의 소정 부분을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체소자의 다층 금속 배선 형성 방법을 제공한다.
본 발명에 따른 상기의 방법에 있어서, 하층 금속 배선의 상부에 형성되는 제1절연막 및 제2절염막은 플라즈마 강화 테트라에틸오르토실리케이트 막인 것이 바람직하다.
또한, 상기의 단계(다)에서 이온 주입 소오스는 BF3이고 가속 전압을 약 8KeVDLRH, 이온 주입량은 약 3.5×1015atom/Cm2인 것이 바람직하다.
그리고 상기의 단계(라)에서 경화는 약 400℃의 온도에서 약 30분간 실시되고, 단계(사)에서 SOG 막의 소정 부분의 퇴거는 에어 플라즈마 고주파 식각에 의해 수행되는 것이 바람직하다.
본 발명에 의하면, 도포된 SOG막에 이온 주입을 실시함으로써 습기에 강한 막이 되도록 하여 경화 후에도 크랙의 발생 및 이에 따른 보이드의 발생을 방지할 수 있을 뿐만 아니라, 형성된 비아 홀의 측벽부에서 노출되어 있는 SOG 막의 소정 부분을 에어 플라즈마에 의해 식각하여 제거함으로써 차후의 산소(O2)플라즈마에 의한 감광막의 제거시 비아홀의 측벽부내로 수분히 흡수되는 것을 방지할 수 있다.
따라서, SOG막에서 보이드의 발생 및 수분의 흡수로 인한 소자의 신뢰도의 저하가 초래되지 않는다.
이하, 본 발명의 바람직한 실시예를 첨부도면에 의거하여 상세히 설명한다.
제1도 (a)내지 (d)는 본 발명의 바람직한 실시예에 따른 반도체 소자의 다층 금속 배선 형성방법을 공정 순서적으로 설명하기 위한 반도체 소자의 요부 단면도이다.
우선, 제1도(a)에서 도시된 바와 같이, 반도체 기판(10)사의 하층 금속 배선(12)의 상부에 바람직하게 PE-TEOS막으로 구성되는 제1절연막(14)을 형성한 후 그 상부에 SOG막(16)을 더블 코팅에 의해 약 4000Å의 두께로 도포한다.
그런다음, 제1도(b)에서 도시된 바와 같이, 바람직하게 BF3를 SOG 막(16)에 이온 주입한다. 이때, 가속전압은 약 80KeV 이고, 이온 주입량은 약 3.5 E 15 atom/Cm2인 것이 바람직하다. 이것에 의해 SOG 막(16)은 플루오르계의 막이 된다. 그후, SOG 막(16)을 약 400℃의 온도에서 약 30분 정도 경화시켜서 더욱 조밀화시킨다. 이렇게 조밀화된 막은 수분의 흡수를 저지하고, 크랙의 발생으로 인한 보이드의 발생을 방지한다.
그리고나서, 제1도(c)에서 도시된 바와 같이 SOG 막(16)의 상부에, 스텝 커버리지의 향상을 의해 PE-TEOS 막과 같은 제2절연막(18)을 형성한다. 그후, 제2절연막(18)의 상부에 소자의 감광막 패턴(20)을 형성한다.
다음에, 제1도(d)에서 도시된 바와 같이, 감광막 패턴(20)의 형태로 하층 금속 배선(12)이 노출되도록 식각하여 상층 금속배선(미도시)과의 전기적 접속을 위한 비아홀(22)을 형성한다. 그후, 제2절연막(18A), SOG막(16A) 및 제1절연막(14A)에서 형성된 비아홀(22)의 측벽부에서 노출되어 있는 SOG막(16A)의 소정부분(도면에서 ×로 도시한 부분)을 바람직하게 에어 플라즈마 고주파 식각(air plasma radio freqeency etch)에 의해 제거하여 비아홀의 측벽부에서 수분이 흡수되는 것을 방지한다.
그런다음, 산소 플라즈마에 의해 감광막 패턴(20)을 제거한다. 그후, 상층 금속 배선 형성 등을 포함한 통상의 공정을 수행한다.
이상에서와 다음과 같이, 본 실시예에 의하여, SOG 막에 BF3이온을 주입함으로써 보이드의 발생을 방지할 수 있을 뿐만 아니라, 비아홀의 측벽부에서 노출되어있는 SOG막의 부분을 소정 부분 제거함으로써 비아홀 측벽부에서의 수분의 흡수를 방지할 수 있을 뿐만 아니라, 비아홀의 측벽부에서 노출되어있는 SOG막의 부분을 소정 부분 제거함으로써 비아홀 측벽부에서의 수분의 흡수를 방지할 수 있으므로, 소자의 신뢰도를 향상시킬 수 있다.
또한, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (5)

  1. 반도체 소자의 다충 금속 배선 형성방법에 있어서, (가) 하층 금속 배선의 형성된 반도체 기관상에 제1절연막을 형성하는 단계; (나) 상기의 제1절연막 상부에 SOG막을 도포하는 단계; (다) 상기 SOG 막에 이온 주입을 실시하는 단계; (라) 상기 SOG막을 경화시키는 단계; (마) 상기 SOG막의 상부에 제2절연막을 형성하는 단계; (바) 상기 제2절연막의 상부에 감광막 패턴을 형성한 후, 이의 형태로 하층 금속 배선이 노출되도록 식각을 실시하여 비아홀을 형성하는 단계; 및 (사) 상기 비아홀의 측벽부에서 노출되어 있는 SOG막의 소정부분을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 다층 금속 배선 형성 방법.
  2. 제1항에 있어서, 상기 제1절연막 및 제2절연막은 플라즈마 강화 테스트라에틸오르트실리케이트(SE-TEOS)막 인 것을 특징으로 하는 반도체 소자의 다층 금속 배선 형성방법.
  3. 제1항에 있어서, 상기의 단계(다)에서 이온 주입 소오스는 BF3이고, 가속 전압은 약 80KeV이고, 이온 주입량은 약 3.5E 15 atom/Cm2인 것을 특징으로 하는 반도체 소자의 다층 금속배선 형성방법.
  4. 제1항에 있어서, 상기 단계(라)에서의 경화는 약 400℃의 온도에서 약 30분간 실시되는 것을 특징으로 하는 반도체 소자의 다층 금속 배선 형성방법.
  5. 제1항에 있어서, 상기의 단계(사)에서 SOG막의 소정 부분의 제거는 에어 플라즈마 고주파 삭각에 의해 수행되는 것을 특징으로 하는 반도체 소자의 다층 금속 배선 형성방법.
KR1019950069490A 1995-12-30 1995-12-30 반도체 소자의 다층 금속배선 형성방법 KR0172264B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950069490A KR0172264B1 (ko) 1995-12-30 1995-12-30 반도체 소자의 다층 금속배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950069490A KR0172264B1 (ko) 1995-12-30 1995-12-30 반도체 소자의 다층 금속배선 형성방법

Publications (2)

Publication Number Publication Date
KR970052500A KR970052500A (ko) 1997-07-29
KR0172264B1 true KR0172264B1 (ko) 1999-03-30

Family

ID=19448479

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950069490A KR0172264B1 (ko) 1995-12-30 1995-12-30 반도체 소자의 다층 금속배선 형성방법

Country Status (1)

Country Link
KR (1) KR0172264B1 (ko)

Also Published As

Publication number Publication date
KR970052500A (ko) 1997-07-29

Similar Documents

Publication Publication Date Title
KR20010014693A (ko) 반도체 장치 및 그의 제조방법
US6184123B1 (en) Method to prevent delamination of spin-on-glass and plasma nitride layers using ion implantation
KR0172264B1 (ko) 반도체 소자의 다층 금속배선 형성방법
KR100226253B1 (ko) 반도체 소자의 금속 배선 형성방법
KR100437830B1 (ko) 반도체소자의 제조방법
KR19990009557A (ko) 배선 형성 방법
KR100241538B1 (ko) 반도체 소자의 비아홀 형성방법
KR100424190B1 (ko) 반도체소자의금속배선형성방법
KR0172529B1 (ko) 반도체 소자의 에스.오.지막 형성방법
KR20000010134A (ko) 반도체 장치의 제조 방법
KR0147486B1 (ko) 콘택홀 형성방법
KR0172739B1 (ko) 반도체 소자의 스핀-온-글래스막 제조방법
KR0172733B1 (ko) 다층의 금속층을 포함하는 반도체 소자 제조 방법
KR100399901B1 (ko) 반도체장치의금속층간절연막형성방법
KR100347532B1 (ko) 반도체소자의층간절연막형성방법
KR100723465B1 (ko) 다마신 공정을 이용한 반도체 소자의 배선층 형성방법
KR100197672B1 (ko) 반도체 소자의 금속 배선 형성방법
KR0172526B1 (ko) 반도체 소자의 제조방법
KR100821484B1 (ko) 반도체 소자 제조 방법
KR100368979B1 (ko) 반도체소자의다층금속배선형성방법
KR100297105B1 (ko) 반도체 소자의 층간 절연막 형성 방법
KR19990055133A (ko) 스핀온글래스막 형성 방법
KR19980035332A (ko) 반도체 소자의 에스.오.지막 형성방법
KR100613377B1 (ko) 반도체 소자 및 그 제조 방법
KR100220943B1 (ko) 반도체 소자의 콘택 형성방법 및 그 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060920

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee