KR100197672B1 - 반도체 소자의 금속 배선 형성방법 - Google Patents

반도체 소자의 금속 배선 형성방법 Download PDF

Info

Publication number
KR100197672B1
KR100197672B1 KR1019960024293A KR19960024293A KR100197672B1 KR 100197672 B1 KR100197672 B1 KR 100197672B1 KR 1019960024293 A KR1019960024293 A KR 1019960024293A KR 19960024293 A KR19960024293 A KR 19960024293A KR 100197672 B1 KR100197672 B1 KR 100197672B1
Authority
KR
South Korea
Prior art keywords
metal wiring
insulating film
electron beam
forming
sog
Prior art date
Application number
KR1019960024293A
Other languages
English (en)
Other versions
KR980005530A (ko
Inventor
고재홍
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019960024293A priority Critical patent/KR100197672B1/ko
Publication of KR980005530A publication Critical patent/KR980005530A/ko
Application granted granted Critical
Publication of KR100197672B1 publication Critical patent/KR100197672B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체소자의 금속배선 형성방법에 관한 것으로, 반도체기판 상부에 제1금속배선을 형성하고 전체표면상부에 내부절연막을 소정두께 형성한 다음, 전체표면상부에 평탄화층인 SOG 절연막을 형성하고 상기 SOG 절연막을 전자빔으로 경화시킨 다음, 상기 SOG 절연막과 내부절연막을 식각하여 비아콘택홀을 식각하고 상기 제1금속배선에 접속되는 제2금속배선을 형성하여 공정을 단축시키고 상기 SOG 절연막으로 인한 비아콘택의 특성저하를 억제함으로써 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 잇점이 있다.

Description

반도체소자의 금속배선 형성방법
제1a도 내지 제1c도는 종래기술에 따른 바노체소자의 금속배선 형성방법을 도시한 단면도.
제2a도 내지 제2c도는 본 발명의 제1실시예에 따른 반도체소자의 금속배선 형성방법을 도시한 단면도.
제3a도 내지 제3c도는 본 발명의 제2실시예에 따른 반도체소자의 금속배선 형성방법을 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
11,31,51 : 층간절연막 13,33,53 : 제1금속배선
15,35,55 : 제1내부산화막 17,37,57 : SOG 절연막
19,39 : 전자빔 21,41,59 : 콘택홀
23,43,63 : 제1금속배선 40,58 : 제2내부산화막
61 : 보우잉 부분
본 발명은 반도체소자의 금속배선 형성방법에 관한 것으로, 특히 제1금속배선에 제2금속배선을 콘택시키는 콘택홀 형성시 평탄화층인 에스.오.지 (Spin On Glass, 이하에서 SOG 라 함) 절연막의 보우잉(bowing) 현상을 방지하기 위해 상기 SOG 절연막을 경화시킴으로써 반도체소자의 콘택특성을 향상시키는 것에 관한 것이다.
반도체소자가 고집적화됨에 따라 콘택홀의 에스펙트비 (aspect ratio)가 증가하게 되었다.
그로인하여, 콘택홀을 매립하는 공정진행시 매립물질의 단차피복비가 현저히 감소되어 보이드(void)와 같은 단점이 발생되기도 하다.
게다가, 반도체기판에 제1금속배선을 형성하고 상기 제1금속배선에 접속되는 제2금속배선 형성공정중 비아콘택홀 형성공정시, 상기 제1금속배선과 제2금속배선의 사이에 게재되는 에스.오.지. (Spin On Glass, 이하에서 SOG 라 함) 절연막이 산소가스와 반응하여 수축됨으로써 보우잉되는 현상이 발생하여 단차피복비를 더욱 더 감소시킨다.
제1a도 내지 제1c도는 종래기술에 따른 반도체소자의 금속배선 형성방법을 도시한 단면도이다.
먼저, 반도체기판(도시안됨)에 층간절연막(51)을 형성하고, 상기 층간절연막(51) 상부에 제1금속배선(53)을 형성한다. 그리고, 상기 제1금속배선(53) 상부에 제1내부산화막(55)을 일정두께 형성한다.
그리고, 상기 제1내부산화막(55) 상부에 평탄화층인 SOG 절연막(57)을 형성한다. (제1a도)
그 다음에, 상기 SOG 절연막(57) 상부에 제2내부산화막(58)을 두껍게 형성한다. 그리고, 상기 제2내부산화막(58) 상부에 감광막패턴(도시안됨)을 형성한다. 이때, 상기 감광막패턴은 비아콘택마스크(도시안됨)를 이용한 노광 및 현상공정으로 형성한다.
그리고, 상기 감광막패턴을 마스크로하여 상기 제2내부산화막(59)을 소정두께 등방성식각하여 언더컷(under cut)을 형성한다. 그 다음에, 상기 감광막패턴을 마스크로하여 상기 제2내부산화막(58), SOG 절연막(57) 및 제1내부산화막(55)을 순차적으로 식각함으로써 상기 제1금속배선(53)을 노출시키는 비아콘택홀(59)을 형성한다. (제1b도)
그 다음에, 산소플라즈마를 이용하여 상기 감광막패턴(19)을 제거한다. 이때, 상기 산소플라즈마의 산소가 상기 SOG 절연막(15)와 반응하여 C-H + 02⇒ CO2+ H20 로 됨으로써 C-H 결합이 끊어지며, 상기 SOG 절연막(15)이 수축하여 상기 보우잉 부분(61)을 형성한다.
그리고, 상기 콘택식각공정시 상기 비아콘택홀(25)의 내부에 발생되는 폴리머(도시안됨)를 습식방법으로 제거한다.
그 다음에, 전체표면상부에 제2금속배선(63)을 형성한다. 이때, 상기 비아코택홀(59)의 내부에 보우잉 부분(61)에 의하여 상기 제2금속배선(63)이 단락되는 경우도 발생하여 반도체소자의 콘택특성을 저하시킨다. (제1c도)
상기한 바와 같이 종래의 금속배선 형성방법은, SOG 절연막이 산소와 반응하여 수축함으로써 보우잉 부분이 유발되어, 후속공정인 비아콘택홀의 금속배선물질 매립공정시 단차피복비를 저하시켜 보이드와 같은 단점을 발생시킴으로써 금속배선의 특성을 저하시켜 반도체소자의 특성 및 신뢰성을 저하시키고 그에 따른 반도체소자의 고집적화를 어렵게 하는 문제점이 있다.
따라서, 본 발명은 상기한 문제점을 해결하기 위하여, SOG 절연막을 전자빔으로 경화시켜 비아콘택공정시 상기 SOG 절연막이 수축되는 보우잉 현상을 억제하여 단차피복비를 향상시킴으로써 후속공정을 용이하게 실시할 수 있도록 하여 반도체소자의 특성 및 신뢰성을 향상시킬 수 있는 반도체소자의 금속배선 형성방법을 제공하는데 그 목적이 있다.
이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 금속배선 형성방법의 제1특징은, 반도체기판 상부에 제1금속배선을 형성하는 공정과, 전체표면상부에 내부절연막을 소정두께 형성하는 공정과, 전체표면상부에 평탄화층인 SOG 절연막을 형성하는 공정과, 상기 SOG 절연막을 전자빔으로 경화시키는 공정과, 상기 SOG 절연막과 내부절연막을 식각하여 비아콘택홀을 식각하는 공정과, 상기 제1금속배선에 접속되는 제2금속배선을 형성하는 공정을 포함하는 것이다.
또한, 본 발명에 따른 반도체소자의 금속배선 형성방법의 제2특징은, 제1금속배선에 제2금속배선을 접속시키기 위해 제1금속배선 상부에 제1내부절연막, 평탄화층인 SOG 절연막 및 제2내부절연막을 순차적으로 형성하고, 그 상부에 비아콘택마스크를 이용한 노광 및 현상공정으로 감광막패턴을 형성한 다음, 이를 마스크로하여 습식 및 건식식각공정을 실시함으로써 상기 제1금속배선을 노출시키는 비아콘택홀을 형성하고 상기 제1금속배선에 접속되는 제2금속배선을 형성하는 반도체소자의 금속배선 형성방법에 있어서, 상기 SOG 절연막을 전자빔으로 경화시키는 것이다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
제2a도 내지 제2c도는 본 발명의 제1실시예에 따른 반도체소자의 금속배선 형성방법을 도시한 단면도이다.
먼저, 반도체기판(도시안됨)에 층간절연막(11)을 형성하고, 상기 층간절연막(11) 상부에 제1금속배선(13)을 형성한다. 그리고, 상기 제1금속배선(13) 상부에 제1내부산화막(15)을 일정두께 형성한다.
그리고, 상기 제1내부산화막(15) 상부에 평탄화층인 SOG 절연막(17)을 형성한다.
그 다음에, 상기 SOG 절연막(17)을 경화시킨다. 이때, 상기 경화공정은 다음과 같이 실시한다.
먼저, 가열판(도시안됨) 위에서 85 ~ 95℃, 170 ~ 190℃ 그리고 240 ~ 260℃ 정도의 온도로 각각 50 ~ 70초 동안 베이크(bake)한다.
그리고, 진공의 반응로에서 아르곤이나 질소플라즈마를 형성하고, 상기 플라즈마에 포함되어 있는 전자들로 형성되는 전자빔(19)을 상기 SOG 절연막(17)에 조사한다. 이때, 상기 반응로는 압력 1 ~ 50mTorr, 전자빔(19) 에너지는 1 ~ 50 KeV, 전자의 조사량 1000 ~ 3000 μC/cm2전자빔(19) 의 전류 2 ~ 30mA 그리고, 상기 반도체기판의 온도를 150 ~ 450℃ 로 하여 사용한다. (제1a도)
그 다음에, 비아콘택마스크(도시안됨)를 이용한 노광 및 현상공정으로 형성한 감광막패턴(도시안됨)을 마스크로하여 상기 SOG 절연막(17)을 식각함으로써 상기 제1금속배선(13)을 노출시키는 비아콘택홀(21)을 형성한다.
이때, 상기 SOG 절연막(17) 식각공정은 먼저 등방성식각공정으로 언더컷 (under cut)을 형성함으로써 후속공정시 단차피복성을 향상시키고, 연속적으로 이방성식각공정을 실시하여 상기 비아콘택홀(21)을 형성한 것이다.
여기서, 상기 SOG 절연막(17) 상부에 제2내부산화막(도시안됨)을 형성하지 않는 대신에 상기 SOG 절연막(17)을 종래보다 두껍게 형성한다. 그 이유는 상기 SOG 절연막(17)이 전자빔으로 경화되어 종래의 SOG 절연막보다 3이상 식각속도가 느리기 때문에 상기 제2내부산화막이 불필요하다. (제2b도)
그리고, 상기 감광막패턴을 제거하고 상기 제1금속배선(13)에 접속되는 제2금속배선(23)을 형성한다. (제2c도)
이상에서 설명한 바와 같이 본 발명에 제1실시예는, 제2내부산화막의 형성없이 비아콘택공정을 실시할 수 있도록 상기 SOG 절연막을 경화시킴으로써 공정을 단순화시키는 동시에 보우잉현상을 억제하여 단차피복비를 향상시킴으로써 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 잇점이 있다.
제3a도 내지 제3c도는 본 발명의 제2실시예에 따른 반도체소자의 금속배선 형성방법을 도시한 단면도이다.
먼저, 반도체기판(도시안됨)에 층간절연막(31)을 형성하고, 상기 층간절연막(31) 상부에 제1금속배선(33)을 형성한다. 그리고, 상기 제1금속배선(33) 상부에 제1내부산화막(35)을 일정두께 형성한다.
그리고, 상기 제1내부산화막(35) 상부에 평탄화층인 SOG 절연막(37)을 형성한다.
그 다음에, 상기 SOG 절연막(37)을 경화시킨다. 이때, 상기 경화공정은 다음과 같이 실시한다.
먼저, 가열판(도시안됨) 위에서 85 ~ 95℃, 170 ~ 190℃ 그리고 240 ~ 260℃ 정도의 온도로 각각 50 ~ 70초 동안 베이크한다.
그리고, 진공의 반응로에서 아르곤이나 질소플라즈마를 형성하고, 상기 플라즈마에 포함되어 있는 전자들로 형성되는 전자빔(39)을 상기 SOG 절연막(37)에 조사한다. 이때, 상기 반응로는 압력 1 ~ 50mTorr, 전자빔(39) 에너지는 1 ~ 50 KeV, 전자의 조사량 1000 ~ 3000 μC/cm2, 전자빔(39)의 전류 2 ~ 30 mA 그리고, 상기 반도체기판의 온도를 150 ~ 450℃ 로 하여 사용한다. (제1a도)
그 다음에, 상기 SOG 절연막(37) 상부에 제2내부산화막(40)을 소정두께 형성한다. 그리고, 비아콘택마스크(도시안됨)를 이용한 노광 및 현상공정으로 형성한 감광막패턴(도시안됨)을 마스크로하여 상기 제2내부산화막(40)과 SOG 절연막(37)을 순차적으로 식각함으로써 상기 제1금속배선(33)을 노출시키는 비아콘택홀(41)을 형성한다.
이때, 상기 감광막패턴을 마스크로 하는 식각공정은 등방성식각방법으로 상기 제2내부산화막(40)을 소정두께 식각하여 언더컷 (under cut)을 형성함으로써 후속공정시 단차피복성을 향상시키고, 연속적으로 이방성식각공정을 실시하여 상기 비아콘택홀(41)을 형성한 것이다. (제2b도)
그리고, 상기 감광막패턴을 제거하고 상기 제1금속배선(13)에 접속되는 제2금속배선(23)을 형성한다. (제2c도)
이상에서 설명한 바와같이 본 발명에 따른 반도체소자의 금속배선 형성방법은, 금속배선 간의 절연층인 SOG 절연막에 전자를 조사하여 경화시키고 비아콘택공정을 실시함으로써 단차피복비를 향상시켜 비아콘택공정의 특성을 향상시켜 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 잇점이 있다.

Claims (12)

  1. 반도체기판 상부에 제1금속배선을 형성하는 공정과, 전체표면상부에 내부절연막을 소중두께 형성하는 공정과, 전체표면상부에 평탄화층인 SOG 절연막을 형성하는 공정과, 상기 SOG 절연막을 전자빔으로 경화시키는 공정과, 상기 SOG 절연막과 내부절연막을 식각하여 비아콘택홀을 식각하는 공정과, 상기 제1금속배선에 접속되는 제2금속배선을 형성하는 공정을 포함하는 반도체소자의 금속배선 형성방법.
  2. 제1항에 있어서, 상기 전자빔은 진공의 반응로에서 플라즈마 형성시 발생되는 전자로 형성하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
  3. 제1항에 있어서, 상기 경화공정은 가열판 상에서 85 ~ 95℃, 170 ~ 190℃, 그리고 240 ~ 260℃ 정도의 온도로 각각 50 ~ 70초 동안 베이크한 후에 일정조건 하에서 실시하는 것을 특징으로 하는 바노체소자의 금속배선 형성방법.
  4. 제1항 내지 제3항중 어느 한 항에 있어서, 상기 경화공정은 1 ~ 50 mTorr 정도의 진공을 갖는 반응로에서 실시하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 경화공정은 전자빔의 에너지를 1 ~ 50 KeV 정도로 하여 실시하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
  6. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 경화공정은 전자빔의 조사량을 1000 ~ 3000 μ C/cm2정도로 하여 실시하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
  7. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 경화공정은 전자빔의 전류를 2 ~ 30 mA 정도로 하여 실시하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
  8. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 경화공정은 상기 반도체기판의 온도를 150 ~ 450℃ 정도로 하여 실시하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
  9. 제1금속배선에 제2금속배선을 접속시키기 위해 제1금속배선 상부에 제1내부절연막, 평탄화층인 SOG 절연막 및 제2내부절연막을 순차적으로 형성하고, 그 상부에 비아콘택마스크를 이용한 노광 및 현상공정으로 감광막패턴을 형성한 다음, 이를 마스크로하여 습식 및 건식식각공정을 실시함으로써 상기 제1금속배선을 노출시키는 비아콘택홀을 형성하고 상기 제1금속배선에 접속되는 제2금속배선을 형성하는 반도체소자의 금속배선 형성방법에 있어서, 상기 SOG 절연막을 전자빔으로 경화시키는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
  10. 제9항에 있어서, 상기 전자빔은 진공의 반응로에서 플라즈마를 형성시 발생되는 전자로 형성하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
  11. 제9항에 있어서, 상기 경화공정은 가열판 상에서 85 ~ 95℃, 170 ~ 190℃, 그리고 240 ~ 260℃ 정도의 온도로 각각 50 ~ 70초 동안 베이크한 후에 일정조건 하에서 실시하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
  12. 제9항 내지 제11항 중 어느 한 항에 있어서, 상기 경화공정은 반응로의 압력 1 ~ 50 mTorr, 전자빔의 에너지를 1 ~ 50 KeV, 전자의 조사량 1000 ~ 3000 μC/cm2, 전자빔의 전류 2 ~ 30 mA 그리고, 상기 반도체기판의 온도를 150 ~ 450℃ 로 하여 실시하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
KR1019960024293A 1996-06-27 1996-06-27 반도체 소자의 금속 배선 형성방법 KR100197672B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960024293A KR100197672B1 (ko) 1996-06-27 1996-06-27 반도체 소자의 금속 배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960024293A KR100197672B1 (ko) 1996-06-27 1996-06-27 반도체 소자의 금속 배선 형성방법

Publications (2)

Publication Number Publication Date
KR980005530A KR980005530A (ko) 1998-03-30
KR100197672B1 true KR100197672B1 (ko) 1999-06-15

Family

ID=19463750

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960024293A KR100197672B1 (ko) 1996-06-27 1996-06-27 반도체 소자의 금속 배선 형성방법

Country Status (1)

Country Link
KR (1) KR100197672B1 (ko)

Also Published As

Publication number Publication date
KR980005530A (ko) 1998-03-30

Similar Documents

Publication Publication Date Title
EP0212149B1 (en) Planarization process for semiconductor structures
US5930672A (en) Manufacture of semiconductor device having reliable and fine connection hole
KR20040056112A (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법
US6861376B1 (en) Photoresist scum free process for via first dual damascene process
US20030190819A1 (en) Method of patterning dielectric layer with low dielectric constant
KR100197672B1 (ko) 반도체 소자의 금속 배선 형성방법
KR20030000137A (ko) 반도체소자의 제조방법
KR100587036B1 (ko) 반도체소자의 컨택 형성방법
KR100305403B1 (ko) 반도체 소자의 제조방법
JPH06291178A (ja) 半導体装置の製造方法
KR100223289B1 (ko) 반도체 소자의 금속층간 절연막 형성방법
KR100424190B1 (ko) 반도체소자의금속배선형성방법
JPH07254605A (ja) 配線形成方法
KR0172264B1 (ko) 반도체 소자의 다층 금속배선 형성방법
KR0182176B1 (ko) 반도체 소자의 접촉부 제조 공정
KR100420416B1 (ko) 반도체소자의금속배선형성방법
JPH0590420A (ja) 接続孔の形成方法
KR20020066585A (ko) 반도체 소자의 비트라인 콘택 형성방법
JP3239944B2 (ja) 半導体装置の製造方法
KR100261866B1 (ko) 반도체 소자의 미세 콘택홀 형성 방법
KR100215699B1 (ko) 반도체 소자의 소자 분리막 형성 방법
JP2000269326A (ja) 半導体装置の製造方法
JP2004031759A (ja) 半導体装置の製造方法
KR19980051517A (ko) 반도체소자의 금속배선 형성방법
KR20010003443A (ko) 반도체 소자의 금속배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090121

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee