JPH07254605A - 配線形成方法 - Google Patents
配線形成方法Info
- Publication number
- JPH07254605A JPH07254605A JP6044607A JP4460794A JPH07254605A JP H07254605 A JPH07254605 A JP H07254605A JP 6044607 A JP6044607 A JP 6044607A JP 4460794 A JP4460794 A JP 4460794A JP H07254605 A JPH07254605 A JP H07254605A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- wiring
- contact hole
- region
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/948—Radiation resist
Abstract
(57)【要約】
【構成】本発明では、最終的に配線溝用のレジストのマ
スクが残る部分を、第一の露光にて形成し、アルカリ系
の現像液に対し溶解速度が遅い性質としておく。コンタ
クトホール９３を形成するためには、通常と同様に露
光、現像行いこれをマスクとしてエッチングを行い形成
する。この後、アルカリ系の現像液に対し溶解速度が遅
いレジストをマスクとして、配線用溝９２を形成する。 【効果】本発明では、コンタクトホ−ルのレジストマス
クを形成する際、露光する位置がずれても、所望の面積
と位置で、配線幅と同一寸法で合わせずれのないパタ−
ンを形成できる。また、コンタクトホ−ルと配線用溝で
の段差が生じることがなくなるため、配線用の金属を完
全に下地配線と導通させることができる。さらにレジス
トの塗布は一度のみでよく、コンタクトホ−ル内にレジ
ストが残留することがなくなる。
スクが残る部分を、第一の露光にて形成し、アルカリ系
の現像液に対し溶解速度が遅い性質としておく。コンタ
クトホール９３を形成するためには、通常と同様に露
光、現像行いこれをマスクとしてエッチングを行い形成
する。この後、アルカリ系の現像液に対し溶解速度が遅
いレジストをマスクとして、配線用溝９２を形成する。 【効果】本発明では、コンタクトホ−ルのレジストマス
クを形成する際、露光する位置がずれても、所望の面積
と位置で、配線幅と同一寸法で合わせずれのないパタ−
ンを形成できる。また、コンタクトホ−ルと配線用溝で
の段差が生じることがなくなるため、配線用の金属を完
全に下地配線と導通させることができる。さらにレジス
トの塗布は一度のみでよく、コンタクトホ−ル内にレジ
ストが残留することがなくなる。
Description
【０００１】
【産業上の利用分野】本発明は配線形成方法、特に半導
体装置の多層配線の形成方法に関する。
体装置の多層配線の形成方法に関する。
【０００２】
【従来の技術】半導体素子の微細化が要求されており、
コンタクトホ−ル及び配線寸法にも微細化が要求されて
いる。従来用いられている一般的な配線パタ−ンの形成
方法を、図１０及び図１１に示す。
コンタクトホ−ル及び配線寸法にも微細化が要求されて
いる。従来用いられている一般的な配線パタ−ンの形成
方法を、図１０及び図１１に示す。
【０００３】図１０の配線形成方法は、（ａ）〜（ｄ）
のように層間絶縁膜１０１上にコンタクトホ−ル１０２
開孔用のレジスト１０３を所定の位置に塗布し、これを
パターニングしマスクを形成し、これをマスクとして層
間絶縁膜１０１にコンタクトホ−ルを開孔する。レジス
トを剥離後、配線用金属１０４を全面に蒸着し、下地配
線等との導通を図る。配線用レジスト１０５をマスクと
して配線用金属１０４をエッチングし、配線１０６を形
成する。
のように層間絶縁膜１０１上にコンタクトホ−ル１０２
開孔用のレジスト１０３を所定の位置に塗布し、これを
パターニングしマスクを形成し、これをマスクとして層
間絶縁膜１０１にコンタクトホ−ルを開孔する。レジス
トを剥離後、配線用金属１０４を全面に蒸着し、下地配
線等との導通を図る。配線用レジスト１０５をマスクと
して配線用金属１０４をエッチングし、配線１０６を形
成する。
【０００４】この従来技術の問題点としては、加工の際
の合わせ精度、設計マ−ジンの微細化が難しいことが挙
げられる。また、コンタクトホ−ルにＡｌ系金属を十分
に埋めるため、（ｂ）の工程に示すようにコンタクトホ
ール１０２の上部を広げる工程が必要である。また、コ
ンタクトホールの径が微細化してくると、カバレッジの
影響により配線用金属が十分にコンタクトホールに埋ま
らず、このため下地配線と導通しない場合もあり、特性
や品質に影響が出てくる。この対策として、高温での金
属膜の蒸着や蒸着後にメルトする方法がある。しかし、
合わせマ−クがメルトされた金属に隠されてしまうため
に、この後金属膜上でレジストのパタ−ニングを行う場
合、合わせマークの検出が難しく合わせ不能となる場合
もある。
の合わせ精度、設計マ−ジンの微細化が難しいことが挙
げられる。また、コンタクトホ−ルにＡｌ系金属を十分
に埋めるため、（ｂ）の工程に示すようにコンタクトホ
ール１０２の上部を広げる工程が必要である。また、コ
ンタクトホールの径が微細化してくると、カバレッジの
影響により配線用金属が十分にコンタクトホールに埋ま
らず、このため下地配線と導通しない場合もあり、特性
や品質に影響が出てくる。この対策として、高温での金
属膜の蒸着や蒸着後にメルトする方法がある。しかし、
合わせマ−クがメルトされた金属に隠されてしまうため
に、この後金属膜上でレジストのパタ−ニングを行う場
合、合わせマークの検出が難しく合わせ不能となる場合
もある。
【０００５】図１１の配線形成方法は（ａ）〜（ｄ）に
示すように、層間絶縁膜２０１上にコンタクトホ−ル２
０４のパタ−ンをレジスト２０３により形成し、層間絶
縁膜をコンタクトホール２０４の深さ分までエッチング
する。２０２は所望のコンタクトホ−ル形成位置の中心
線を示すものであり、実際の製造工程においては半導体
基板上のアライメントマークを用いる。レジスト２０３
を剥離した後、続いて配線のパタ−ンを形成するために
レジスト２０５をパターニングし、これをマスクとして
用い層間絶縁膜２０１を配線用溝２０６の深さ分として
層間絶縁膜２０１が貫通するまでエッチングし、配線用
溝２０６とコンタクトホール２０４を開口する。続いて
レジストを剥離後、配線用金属２０７を蒸着し、下地配
線との導通を図る。配線用金属を配線用溝に流し込むた
めメルト工程を行ない、その後ポリッシングを行い、コ
ンタクトホ−ル２０４と配線２０８が層間絶縁膜２０１
内に形成される。
示すように、層間絶縁膜２０１上にコンタクトホ−ル２
０４のパタ−ンをレジスト２０３により形成し、層間絶
縁膜をコンタクトホール２０４の深さ分までエッチング
する。２０２は所望のコンタクトホ−ル形成位置の中心
線を示すものであり、実際の製造工程においては半導体
基板上のアライメントマークを用いる。レジスト２０３
を剥離した後、続いて配線のパタ−ンを形成するために
レジスト２０５をパターニングし、これをマスクとして
用い層間絶縁膜２０１を配線用溝２０６の深さ分として
層間絶縁膜２０１が貫通するまでエッチングし、配線用
溝２０６とコンタクトホール２０４を開口する。続いて
レジストを剥離後、配線用金属２０７を蒸着し、下地配
線との導通を図る。配線用金属を配線用溝に流し込むた
めメルト工程を行ない、その後ポリッシングを行い、コ
ンタクトホ−ル２０４と配線２０８が層間絶縁膜２０１
内に形成される。
【０００６】図１１での埋め込み形成方法は、上記に示
した図１０の問題点を解決すべく行われているものであ
るが、レジストのパタ−ニングをコンタクトホ−ルを形
成するためと配線用溝を形成するためのそれぞれ２回行
う必要がある。このため設計上合わせ精度を考慮し、配
線幅より小さいコンタクトホ−ルを設計する必要があ
る。配線幅より小さいコンタクトホ−ルを設計した場
合、コンタクトホ−ルと配線パタ−ンの形成面に段差が
ついてしまうので、配線用金属の蒸着または配線用金属
を溝へ埋め込むメルト工程の際、コンタクトホールに完
全に配線用金属が埋まらないなどの不具合が生じる場合
がある。さらにコンタクトホ−ルのパタ−ンが形成され
ている段差上に、微細な配線用のレジストパタ−ンを形
成する必要がある。配線用のレジストパターンが本来形
成したい位置よりずれた場合、（ｂ）のようにコンタク
トホ−ル内にレジストが入り込み、コンタクトホ−ルの
底部に、レジストが残留する場合がある。またレジスト
の合わせずれにより、配線用溝やコンタクトホールが所
望の位置よりずれて形成されてしまう。
した図１０の問題点を解決すべく行われているものであ
るが、レジストのパタ−ニングをコンタクトホ−ルを形
成するためと配線用溝を形成するためのそれぞれ２回行
う必要がある。このため設計上合わせ精度を考慮し、配
線幅より小さいコンタクトホ−ルを設計する必要があ
る。配線幅より小さいコンタクトホ−ルを設計した場
合、コンタクトホ−ルと配線パタ−ンの形成面に段差が
ついてしまうので、配線用金属の蒸着または配線用金属
を溝へ埋め込むメルト工程の際、コンタクトホールに完
全に配線用金属が埋まらないなどの不具合が生じる場合
がある。さらにコンタクトホ−ルのパタ−ンが形成され
ている段差上に、微細な配線用のレジストパタ−ンを形
成する必要がある。配線用のレジストパターンが本来形
成したい位置よりずれた場合、（ｂ）のようにコンタク
トホ−ル内にレジストが入り込み、コンタクトホ−ルの
底部に、レジストが残留する場合がある。またレジスト
の合わせずれにより、配線用溝やコンタクトホールが所
望の位置よりずれて形成されてしまう。
【０００７】以上のように従来の配線形成方法におい
て、配線用溝やコンタクトホールを形成するためのレジ
ストマスクの合わせ精度や微細化が難しいことが挙げら
れる。また、微細化にともない配線用金属を蒸着する
際、十分コンタクトホールに金属が埋まらず特性、品質
に影響が出るという問題点がある。さらにコンタクトホ
−ルのパタ−ンが形成されている段差上に、微細な配線
溝用のレジストパタ−ンを形成する必要があり、コンタ
クトホ−ルの底部にレジストが残ってしまう問題点があ
る。
て、配線用溝やコンタクトホールを形成するためのレジ
ストマスクの合わせ精度や微細化が難しいことが挙げら
れる。また、微細化にともない配線用金属を蒸着する
際、十分コンタクトホールに金属が埋まらず特性、品質
に影響が出るという問題点がある。さらにコンタクトホ
−ルのパタ−ンが形成されている段差上に、微細な配線
溝用のレジストパタ−ンを形成する必要があり、コンタ
クトホ−ルの底部にレジストが残ってしまう問題点があ
る。
【０００８】
【発明が解決しようとする課題】上記の問題点を鑑み本
発明においては、露光などの合わせずれの影響を受けず
に、配線用溝やコンタクトホールを所望の位置に形成す
ることができ、またコンタクトホールと配線用溝との間
の段差をなくすように、配線用溝の幅と同一の幅を持つ
コンタクトホールを形成し、配線用金属が下地配線と完
全に導通するように形成し、さらにレジストがコンタク
トホールに残留しないような配線方法を提供することを
目的とする。
発明においては、露光などの合わせずれの影響を受けず
に、配線用溝やコンタクトホールを所望の位置に形成す
ることができ、またコンタクトホールと配線用溝との間
の段差をなくすように、配線用溝の幅と同一の幅を持つ
コンタクトホールを形成し、配線用金属が下地配線と完
全に導通するように形成し、さらにレジストがコンタク
トホールに残留しないような配線方法を提供することを
目的とする。
【０００９】
【課題を解決するための手段】上記目的を解決するため
に本発明においては、レジストにポジ型ノボラック系レ
ジストを用いる。このポジ型ノボラック系レジストは特
性上、露光にて光が当たった部分は感光剤と光エネルギ
−が反応し、アルカリ系の現像液に溶解されやすくな
る。しかしこの状態で現像を行わずアンモニア雰囲気中
高温処理すると、脱カルボン反応を起こしアルカリ系の
現像液対し溶解速度が遅くなる。さらにこのレジストに
含まれる感光剤は元の性質に戻らないため、再度露光し
ても露光の影響を受けず、アルカリ系の現像液に対し溶
解速度が遅いという性質は変わらない。
に本発明においては、レジストにポジ型ノボラック系レ
ジストを用いる。このポジ型ノボラック系レジストは特
性上、露光にて光が当たった部分は感光剤と光エネルギ
−が反応し、アルカリ系の現像液に溶解されやすくな
る。しかしこの状態で現像を行わずアンモニア雰囲気中
高温処理すると、脱カルボン反応を起こしアルカリ系の
現像液対し溶解速度が遅くなる。さらにこのレジストに
含まれる感光剤は元の性質に戻らないため、再度露光し
ても露光の影響を受けず、アルカリ系の現像液に対し溶
解速度が遅いという性質は変わらない。
【００１０】この性質を利用し、最終的に配線溝用のレ
ジストマスクが残る部分を、第一の露光にて形成し、ア
ルカリ系の現像液に不溶解としておく。コンタクトホー
ルを形成するためには、通常と同様に露光、現像行い、
これをマスクとしてエッチングを行い形成する。この
後、アルカリ系の現像液に対し溶解速度が遅いレジスト
をマスクとして、配線用溝を形成する。
ジストマスクが残る部分を、第一の露光にて形成し、ア
ルカリ系の現像液に不溶解としておく。コンタクトホー
ルを形成するためには、通常と同様に露光、現像行い、
これをマスクとしてエッチングを行い形成する。この
後、アルカリ系の現像液に対し溶解速度が遅いレジスト
をマスクとして、配線用溝を形成する。
【００１１】
【作用】本発明においては、第一の露光及びアンモニア
雰囲気中の熱処理により配線用溝のレジストパタ−ンが
残る領域は、アルカリ系の現像液に対し溶解速度が遅く
なる。このため、コンタクトホ−ルのレジストマスクを
形成する際、露光する位置がずれても、コンタクトホー
ルの面積より大きめに露光することにより、所望の面積
と位置で、配線幅と同一寸法で合わせずれのないパタ−
ンを形成することが可能となる。また、これによりコン
タクトホ−ルと配線用溝との形成面での段差が生じるこ
とがなくなるため、配線用の金属を完全に下地配線と導
通させることができる。さらにレジストの塗布は一度の
みでよく、また、エッチングの前にレジストが塗布され
るために、コンタクトホ−ル内にレジストが残留するこ
とがなくなる。
雰囲気中の熱処理により配線用溝のレジストパタ−ンが
残る領域は、アルカリ系の現像液に対し溶解速度が遅く
なる。このため、コンタクトホ−ルのレジストマスクを
形成する際、露光する位置がずれても、コンタクトホー
ルの面積より大きめに露光することにより、所望の面積
と位置で、配線幅と同一寸法で合わせずれのないパタ−
ンを形成することが可能となる。また、これによりコン
タクトホ−ルと配線用溝との形成面での段差が生じるこ
とがなくなるため、配線用の金属を完全に下地配線と導
通させることができる。さらにレジストの塗布は一度の
みでよく、また、エッチングの前にレジストが塗布され
るために、コンタクトホ−ル内にレジストが残留するこ
とがなくなる。
【００１２】
【実施例】本発明の実施例を図１〜図９を用いて説明す
る。図１は図２〜図９を説明するための配線及びコンタ
クトホ−ルの斜視図及び断面図である。ここで図１の
（ｄ）は配線及びコンタクトホ−ルの斜視図であり、図
１（ｄ）のＩ−II面に対応する断面図が図１の（ａ）、
III −IV面での断面図が図１の（ｂ）、上面図が図１の
（ｃ）である。またコンタクトホ−ルの横方向の寸法は
Ａ、縦方向の寸法はＢとする。図中の１２はＡｌ系の配
線用金属、１３はコンタクトホ−ル、これらの周囲には
１１の層間絶縁膜が存在している。以下図２から図９の
（ａ）は図１（ｄ）のＩ−II面に対応する断面図、
（ｂ）は図１（ｄ）のIII −IV面に対応する断面図、と
する。また、図４及び図７については上面図（ｃ）も加
える。
る。図１は図２〜図９を説明するための配線及びコンタ
クトホ−ルの斜視図及び断面図である。ここで図１の
（ｄ）は配線及びコンタクトホ−ルの斜視図であり、図
１（ｄ）のＩ−II面に対応する断面図が図１の（ａ）、
III −IV面での断面図が図１の（ｂ）、上面図が図１の
（ｃ）である。またコンタクトホ−ルの横方向の寸法は
Ａ、縦方向の寸法はＢとする。図中の１２はＡｌ系の配
線用金属、１３はコンタクトホ−ル、これらの周囲には
１１の層間絶縁膜が存在している。以下図２から図９の
（ａ）は図１（ｄ）のＩ−II面に対応する断面図、
（ｂ）は図１（ｄ）のIII −IV面に対応する断面図、と
する。また、図４及び図７については上面図（ｃ）も加
える。
【００１３】図２（ａ）、（ｂ）に示すように、コンタ
クトホ−ル及び配線を形成する層間絶縁膜２１上に、ポ
ジ型ノボラック系フォトレジスト（以下、レジストと称
する。）２２を塗布する。このレジストは、ノボラック
樹脂と感光剤の２成分系のものである。露光光としては
ｇ線またはｉ線を用いる。本実施例はｇ線露光を行うも
のとする。第一の露光としてｇ線ステッパ−を用い、第
一のマスク２３には配線用溝を形成する予定の領域上の
レジストに、露光光が当たらないようなパタ−ンを用
い、露光を行う。次に現像を行わずに、熱処理を行う。
これは真空機能を有したオ−ブン装置を用い、酸素、水
素等を除外した状態で、オ−ブン内に基板を載置し、チ
ャンバ−よりアンモニアガスを導入し、９０〜１１０℃
の範囲で加熱処理を４５分間行う。これにより、露光で
光が当たったレジスト２４のみが、アルカリ系の現像液
に対し溶解速度が遅くなり不溶解に近い性質となる。そ
の他の配線溝形成用のレジストは、層間絶縁膜上に塗布
された状態のままで残る。
クトホ−ル及び配線を形成する層間絶縁膜２１上に、ポ
ジ型ノボラック系フォトレジスト（以下、レジストと称
する。）２２を塗布する。このレジストは、ノボラック
樹脂と感光剤の２成分系のものである。露光光としては
ｇ線またはｉ線を用いる。本実施例はｇ線露光を行うも
のとする。第一の露光としてｇ線ステッパ−を用い、第
一のマスク２３には配線用溝を形成する予定の領域上の
レジストに、露光光が当たらないようなパタ−ンを用
い、露光を行う。次に現像を行わずに、熱処理を行う。
これは真空機能を有したオ−ブン装置を用い、酸素、水
素等を除外した状態で、オ−ブン内に基板を載置し、チ
ャンバ−よりアンモニアガスを導入し、９０〜１１０℃
の範囲で加熱処理を４５分間行う。これにより、露光で
光が当たったレジスト２４のみが、アルカリ系の現像液
に対し溶解速度が遅くなり不溶解に近い性質となる。そ
の他の配線溝形成用のレジストは、層間絶縁膜上に塗布
された状態のままで残る。
【００１４】次に、図３（ａ）、（ｂ）に示すように、
基板を室温状態に戻した後、第二の露光を行うため、コ
ンタクトホ−ルを形成する予定の領域上のレジストに露
光光が当たるようなパタ−ンの入った第二のマスク３１
を用い、露光を行う。露光されたレジスト３２は、アル
カリ系の現像液により後の工程で現像される。配線用溝
形成用のレジストのパタ−ンは、図２の工程によりアル
カリ不溶解となっているために、この露光によって影響
を受けることはない。このためＩ−II面に対応する断面
のマスクの透光性の部分は、３３に示すようにオフセッ
トを考慮し、コンタクトホールの幅より大きい寸法で設
計することができる。これにより、マスクがコンタクト
ホールを形成する予定の領域より多少ずれたとしても、
マスクの透光性の部分が大きい寸法で設計されているた
めに、露光されるべきレジストが露光されない等の影響
を受けることを防ぐことができる。
基板を室温状態に戻した後、第二の露光を行うため、コ
ンタクトホ−ルを形成する予定の領域上のレジストに露
光光が当たるようなパタ−ンの入った第二のマスク３１
を用い、露光を行う。露光されたレジスト３２は、アル
カリ系の現像液により後の工程で現像される。配線用溝
形成用のレジストのパタ−ンは、図２の工程によりアル
カリ不溶解となっているために、この露光によって影響
を受けることはない。このためＩ−II面に対応する断面
のマスクの透光性の部分は、３３に示すようにオフセッ
トを考慮し、コンタクトホールの幅より大きい寸法で設
計することができる。これにより、マスクがコンタクト
ホールを形成する予定の領域より多少ずれたとしても、
マスクの透光性の部分が大きい寸法で設計されているた
めに、露光されるべきレジストが露光されない等の影響
を受けることを防ぐことができる。
【００１５】次に、図４（ａ）、（ｂ）、（ｃ）に示す
ように図２、図３の工程により露光されたレジストをア
ルカリ系現像液を用い現像すると、図２の工程でアルカ
リ系の現像液に対し溶解速度が遅くなっている部分のレ
ジストを除き、コンタクトホ−ルを形成するためのレジ
ストのパタ−ン４１が形成される。このレジストのパタ
ーン４１のＩ−II面に対応する断面は、第一の露光及び
アンモニア雰囲気での熱処理によりアルカリ系現像液に
対し溶解速度が遅い性質となっているため、現像後も残
り、図２のレジストのパターン２３と同一の配線幅とな
る。このためＩ−II面に対応する断面については、コン
タクトホールを形成する予定の領域上に、合わせずれの
ない状態で形成することができる。またIII −IV面に対
応する断面については、図３の露光の行程において多少
の合わせずれが生じたとしても、後の配線用溝及びコン
タクトホールに金属を埋め込む工程において、下地配線
との導通が図られる範囲にコンタクトホールが形成され
るとよいので大きな問題とはならない。よって図２に示
す工程で、マスク２３をコンタクトホールを形成する予
定の領域上に、合わせずれがない状態で用い、レジスト
を露光することにより、後の工程において露光等の条件
を厳しくない状態で行うことができる。
ように図２、図３の工程により露光されたレジストをア
ルカリ系現像液を用い現像すると、図２の工程でアルカ
リ系の現像液に対し溶解速度が遅くなっている部分のレ
ジストを除き、コンタクトホ−ルを形成するためのレジ
ストのパタ−ン４１が形成される。このレジストのパタ
ーン４１のＩ−II面に対応する断面は、第一の露光及び
アンモニア雰囲気での熱処理によりアルカリ系現像液に
対し溶解速度が遅い性質となっているため、現像後も残
り、図２のレジストのパターン２３と同一の配線幅とな
る。このためＩ−II面に対応する断面については、コン
タクトホールを形成する予定の領域上に、合わせずれの
ない状態で形成することができる。またIII −IV面に対
応する断面については、図３の露光の行程において多少
の合わせずれが生じたとしても、後の配線用溝及びコン
タクトホールに金属を埋め込む工程において、下地配線
との導通が図られる範囲にコンタクトホールが形成され
るとよいので大きな問題とはならない。よって図２に示
す工程で、マスク２３をコンタクトホールを形成する予
定の領域上に、合わせずれがない状態で用い、レジスト
を露光することにより、後の工程において露光等の条件
を厳しくない状態で行うことができる。
【００１６】次に、図５（ａ）、（ｂ）に示すように現
像後に形成されたレジストのパタ−ンをマスクとして、
層間絶縁膜２１をエッチングする。形成されるパタ−ン
は微細なためマグネトロンＲＩＥ装置やＥＣＲエッチン
グ装置を用いて、異方性エッチングを行い、配線溝の底
部から層間絶縁膜を貫通する深さ分５１をエッチングす
る。このエッチングにより後の工程でコンタクトホール
となる分のみ層間絶縁膜がエッチングされる。続いて、
このエッチングの際にプラズマイオンの衝撃を受け変質
した厚さ数十ｎｍのレジスト変質層５２を、酸素ガスに
よるＲＩＥまたはアッシングにより除去する。
像後に形成されたレジストのパタ−ンをマスクとして、
層間絶縁膜２１をエッチングする。形成されるパタ−ン
は微細なためマグネトロンＲＩＥ装置やＥＣＲエッチン
グ装置を用いて、異方性エッチングを行い、配線溝の底
部から層間絶縁膜を貫通する深さ分５１をエッチングす
る。このエッチングにより後の工程でコンタクトホール
となる分のみ層間絶縁膜がエッチングされる。続いて、
このエッチングの際にプラズマイオンの衝撃を受け変質
した厚さ数十ｎｍのレジスト変質層５２を、酸素ガスに
よるＲＩＥまたはアッシングにより除去する。
【００１７】次に、図６（ａ）、（ｂ）に示すように第
三の露光として、パタ−ンのついていないマスクを用い
てステッパ−で全面露光するか、近接露光装置を用いマ
スク無しで全面を露光する。
三の露光として、パタ−ンのついていないマスクを用い
てステッパ−で全面露光するか、近接露光装置を用いマ
スク無しで全面を露光する。
【００１８】次に、図７（ａ）、（ｂ）、（ｃ）に示す
ようにアルカリ系現像液で現像する。これにより、第一
の露光時に未露光領域となっている配線用溝を形成する
ためのレジストが現像され、配線用溝を形成するための
レジストのパタ−ンが形成される。このレジストのパタ
ーン７１は現像後もアルカリ系の現像液に対し溶解速度
が遅い性質のために層間絶縁膜上に残る。よって配線用
溝と同一の幅を持つコンタクトホールを形成することが
可能となり、配線用溝とコンタクトホールとの間に不要
な段差が形成されることがない。
ようにアルカリ系現像液で現像する。これにより、第一
の露光時に未露光領域となっている配線用溝を形成する
ためのレジストが現像され、配線用溝を形成するための
レジストのパタ−ンが形成される。このレジストのパタ
ーン７１は現像後もアルカリ系の現像液に対し溶解速度
が遅い性質のために層間絶縁膜上に残る。よって配線用
溝と同一の幅を持つコンタクトホールを形成することが
可能となり、配線用溝とコンタクトホールとの間に不要
な段差が形成されることがない。
【００１９】次に、図８（ａ）、（ｂ）に示すように図
７の工程で形成されたレジストのパタ−ン７１をマスク
に用い、コンタクトホ−ルが下地配線８２に達するまで
層間絶縁膜２１をＲＩＥ等の異方性エッチングによりエ
ッチングする。
７の工程で形成されたレジストのパタ−ン７１をマスク
に用い、コンタクトホ−ルが下地配線８２に達するまで
層間絶縁膜２１をＲＩＥ等の異方性エッチングによりエ
ッチングする。
【００２０】次に、図９（ａ）、（ｂ）に示すようにア
ルカリ系の現像液に対し溶解速度が遅い性質となってい
るレジスト７１をアッシング等により剥離し、Ａｌ系の
配線用金属９１を配線用溝９２とコンタクトホール９３
の内部に蒸着し、高温にて金属メルトを行い、コンタク
トホールと配線用溝に完全に配線用金属を埋め込む。そ
の後ポリッシュを行い、配線用金属の表面を平坦化す
る。以上の工程により埋め込み配線が形成される。ここ
でＡｌ系金属のかわりに、Ｃｕ系の金属によっても実施
が可能である。
ルカリ系の現像液に対し溶解速度が遅い性質となってい
るレジスト７１をアッシング等により剥離し、Ａｌ系の
配線用金属９１を配線用溝９２とコンタクトホール９３
の内部に蒸着し、高温にて金属メルトを行い、コンタク
トホールと配線用溝に完全に配線用金属を埋め込む。そ
の後ポリッシュを行い、配線用金属の表面を平坦化す
る。以上の工程により埋め込み配線が形成される。ここ
でＡｌ系金属のかわりに、Ｃｕ系の金属によっても実施
が可能である。
【００２１】以上本発明においては、コンタクトホール
を所望の位置に合わせずれがない状態で形成することが
でき、またコンタクトホールと配線用溝との間に段差が
形成されず、下地配線との導通を完全に行うことができ
る。さらにレジストの塗布は１度のみでよくコンタクト
ホール内にレジストが残留することがなくなる。
を所望の位置に合わせずれがない状態で形成することが
でき、またコンタクトホールと配線用溝との間に段差が
形成されず、下地配線との導通を完全に行うことができ
る。さらにレジストの塗布は１度のみでよくコンタクト
ホール内にレジストが残留することがなくなる。
【００２２】
【発明の効果】本発明においては、コンタクトホ−ルの
レジストマスクを形成する際、露光する位置がずれて
も、所望の面積と位置で、配線幅と同一寸法で合わせず
れのないパタ−ンを形成することが可能となる。また、
コンタクトホ−ルと配線用溝との形成面での段差が生じ
ることがなく、配線用の金属を完全に下地配線と導通さ
せることができる。さらにレジストの塗布は一度のみで
よく、また、エッチングの前にレジストが塗布されるた
めに、コンタクトホ−ル内にレジストが残留することが
なくなる。
レジストマスクを形成する際、露光する位置がずれて
も、所望の面積と位置で、配線幅と同一寸法で合わせず
れのないパタ−ンを形成することが可能となる。また、
コンタクトホ−ルと配線用溝との形成面での段差が生じ
ることがなく、配線用の金属を完全に下地配線と導通さ
せることができる。さらにレジストの塗布は一度のみで
よく、また、エッチングの前にレジストが塗布されるた
めに、コンタクトホ−ル内にレジストが残留することが
なくなる。
【図１】本発明の実施例の説明図。
【図２】本発明の製造工程を説明する断面図。
【図３】本発明の製造工程を説明する断面図。
【図４】本発明の製造工程を説明する断面図。
【図５】本発明の製造工程を説明する断面図。
【図６】本発明の製造工程を説明する断面図。
【図７】本発明の製造工程を説明する断面図。
【図８】本発明の製造工程を説明する断面図。
【図９】本発明の製造工程を説明する断面図。
【図１０】従来例を説明する断面図。
【図１１】従来例を説明する断面図。
１１、２１、１０１、２０１ 層間絶縁膜 １２、９１、１０４、２０７ 配線用金属 １３、１０２ コンタクトホ−ル ２２ ポジ型ノボラック系フォトレジスト ２３ 第一のマスク ２４ 第一の露光で露光光が当たったレジスト ３１ 第二のマスク ３２ 第二の露光で露光光が当たったレジスト ３３ 考慮のためのオフセット ４１、７１ レジストのパタ−ン ５１ 配線溝の底部から層間絶縁膜を貫通する深さ分 ５２ レジストの変質層 ８２ 下地配線 ９２、２０６ 配線用溝 ９３、２０４、２０５ コンタクトホール １０３、２０３ レジスト １０５ 配線用レジスト １０６、２０８ 配線 ２０２ コンタクトホ−ル形成位置の中心線
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 ５７２ Ａ
Claims (12)
- 【請求項１】 基板と、この基板表面に形成された第１
配線と、この第１配線を含む前記基板上に形成された層
間絶縁膜と、この層間絶縁膜に開孔され前記第１配線に
達するコンタクトホールと、このコンタクトホールを含
む前記層間絶縁膜の表面に形成された溝部と、前記コン
タクトホール及び前記溝部の内部に形成された第２配線
とを形成するにあたり、 前記基板表面に選択的に前記第１配線を形成する工程
と、 前記第１配線を含む前記基板上に前記層間絶縁膜を形成
する工程と、 前記層間絶縁膜の表面にレジストを塗布する工程と、 前記溝部に対応したパターンを有する第１マスクを用い
て前記レジストを露光した後、前記レジストの前記溝部
に対応する領域を改質する工程と、 前記コンタクトホールに対応したパターンを有する第２
マスクを用いて前記レジストを露光した後、第一の現像
液を用いて前記レジストを現像することにより、前記コ
ンタクトホールに対応した第１レジストパターンを形成
する工程と、 前記第１レジストパターンを用いて前記層間絶縁膜を第
１の深さまでエッチングする工程と、 前記レジストの全面を露光した後、第二の現像液を用い
て前記レジストを現像することにより、前記溝部に対応
した第２レジストパターンを形成する工程と、 前記第２レジストパターンを用いて前記層間絶縁膜を第
２の深さまでエッチングすることにより、前記層間絶縁
膜に前記コンタクトホール及び前記溝部を形成する工程
と、 前記第２レジストパターンを除去する工程と、 前記コンタクトホール及び前記溝部の内部に配線材料を
埋め込むことにより前記第２配線を形成する工程とを有
することを特徴とする配線形成方法。 - 【請求項２】 前記レジストの前記溝部に対応する領域
を改質する工程は、前記レジストを所定雰囲気中で熱処
理し所定の現像液に対し溶解速度を遅くすることを特徴
とする請求項１記載の配線形成方法。 - 【請求項３】 前記第１の深さが前記第１配線の表面か
ら前記溝部の底面までの高さと等しいことを特徴とする
請求項１記載の配線形成方法。 - 【請求項４】 前記第２の深さが前記溝部の底面から前
記層間絶縁膜の表面までの高さと等しいことを特徴とす
る請求項１記載の配線形成方法。 - 【請求項５】 前記第１マスクが前記溝部に対応する領
域を遮光するマスクであることを特徴とする請求項１記
載の配線形成方法。 - 【請求項６】 前記第２マスクが前記コンタクトホール
に対応する領域を透光するマスクであることを特徴とす
る請求項１記載の配線形成方法。 - 【請求項７】 前記第２マスクが前記コンタクトホール
を含む領域に対応する領域を透光するマスクであること
を特徴とする請求項１記載の配線形成方法。 - 【請求項８】 基板上に第１領域及び第２領域を有する
層間絶縁膜を形成する工程と、 前記層間絶縁膜上にレジストを塗布する工程と、 前記第１領域上の前記レジストを露光する露光工程と、 前記第１領域上の前記レジストを所定の現像液に対し不
溶解とする工程と、 前記第２領域中の第３領域上の前記レジストを露光する
露光工程と、 前記所定の現像液を用いて前記レジストを現像すること
により、前記第３領域上の前記レジストを除去して第１
レジストパターンを形成する工程と、 前記第１レジストパターンをマスクとして前記層間絶縁
膜を所定の深さまでエッチングする工程と、 前記レジストの全面を露光する工程と、 前記所定の現像液を用いて前記レジストを現像すること
により、前記第２領域上の前記レジストを除去して第２
レジストパターンを形成する工程と、 前記第２レジストパターンをマスクとして前記層間絶縁
膜をエッチングすることにより、前記第３領域下の前記
基板を露出する工程と、 前記第２領域及び前記第３領域に配線材料を被覆する工
程とを有することを特徴とする配線形成方法。 - 【請求項９】 前記第１領域上の前記レジストを不溶解
とする工程は、前記レジストを所定ガス雰囲気中で熱処
理し所定の現像液に対し前記第１領域上の前記レジスト
を不溶解とする工程であることを特徴とする請求項８記
載の配線形成方法。 - 【請求項１０】 前記レジストがノボラック系レジスト
であることを特徴とする請求項５乃至９の何れか１項に
記載の配線形成方法。 - 【請求項１１】 前記ガス雰囲気がアンモニアガスを含
む雰囲気であることを特徴とする請求項９記載の配線形
成方法。 - 【請求項１２】 前記第３領域下の前記基板表面に配線
が形成されていることを特徴とする請求項９記載の配線
形成方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6044607A JPH07254605A (ja) | 1994-03-16 | 1994-03-16 | 配線形成方法 |
| US08/404,606 US5514625A (en) | 1994-03-16 | 1995-03-15 | Method of forming a wiring layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6044607A JPH07254605A (ja) | 1994-03-16 | 1994-03-16 | 配線形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07254605A true JPH07254605A (ja) | 1995-10-03 |
Family
ID=12696139
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6044607A Pending JPH07254605A (ja) | 1994-03-16 | 1994-03-16 | 配線形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5514625A (ja) |
| JP (1) | JPH07254605A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1064996A (ja) * | 1996-07-13 | 1998-03-06 | Lg Semicon Co Ltd | 半導体装置の自己整合的金属配線形成方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100200297B1 (ko) * | 1995-06-30 | 1999-06-15 | 김영환 | 반도체 소자의 콘택홀 형성방법 |
| JP3614267B2 (ja) * | 1997-02-05 | 2005-01-26 | 株式会社ルネサステクノロジ | 半導体集積回路装置の製造方法 |
| TW403952B (en) * | 1998-11-26 | 2000-09-01 | United Microelectronics Corp | The method of removing the photoresist |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4999318A (en) * | 1986-11-12 | 1991-03-12 | Hitachi, Ltd. | Method for forming metal layer interconnects using stepped via walls |
| US4985374A (en) * | 1989-06-30 | 1991-01-15 | Kabushiki Kaisha Toshiba | Making a semiconductor device with ammonia treatment of photoresist |
| US5055426A (en) * | 1990-09-10 | 1991-10-08 | Micron Technology, Inc. | Method for forming a multilevel interconnect structure on a semiconductor wafer |
| US5126006A (en) * | 1990-10-30 | 1992-06-30 | International Business Machines Corp. | Plural level chip masking |
-
1994
- 1994-03-16 JP JP6044607A patent/JPH07254605A/ja active Pending
-
1995
- 1995-03-15 US US08/404,606 patent/US5514625A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1064996A (ja) * | 1996-07-13 | 1998-03-06 | Lg Semicon Co Ltd | 半導体装置の自己整合的金属配線形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5514625A (en) | 1996-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4378383A (en) | Method of making conductive paths through a lamina in a semiconductor device | |
| US5196376A (en) | Laser lithography for integrated circuit and integrated circuit interconnect manufacture | |
| US4997746A (en) | Method of forming conductive lines and studs | |
| JPH06204347A (ja) | コンタクトホールを形成する方法 | |
| EP0072933B1 (en) | Method for photolithographic pattern generation in a photoresist layer | |
| JPH07254605A (ja) | 配線形成方法 | |
| JP4082812B2 (ja) | 半導体装置の製造方法および多層配線構造の形成方法 | |
| JPH07130751A (ja) | アルミ系金属膜のパターニング方法 | |
| JPH0722395A (ja) | 半導体装置の製造方法 | |
| KR100424190B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR100239435B1 (ko) | 반도체 소자의 제조 방법 | |
| KR960008561B1 (ko) | 배선층 스텝커버리지 특성 개선방법 | |
| KR100232224B1 (ko) | 반도체소자의 배선 형성방법 | |
| KR0144229B1 (ko) | 반도체 소자의 미세 콘택 형성 방법 | |
| JPH01152722A (ja) | 半導体装置 | |
| JP2903594B2 (ja) | 半導体装置の製造方法 | |
| KR100197672B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| JPS5933827A (ja) | 半導体装置の製造方法 | |
| KR20010083476A (ko) | 미세패턴 형성방법 | |
| KR100209231B1 (ko) | 미세 패턴 형성 방법 | |
| JPH06163451A (ja) | 半導体装置の製造方法 | |
| JPH0661360A (ja) | 半導体装置の製造方法 | |
| EP0446939A2 (en) | Method of manufacturing semiconductor device | |
| KR20000014553A (ko) | 반도체 장치의 제조 방법 및 이에 사용되는 마스크 | |
| KR20020086127A (ko) | 반도체소자의 금속배선 형성방법 |