KR20010083476A - 미세패턴 형성방법 - Google Patents

미세패턴 형성방법 Download PDF

Info

Publication number
KR20010083476A
KR20010083476A KR1020000007020A KR20000007020A KR20010083476A KR 20010083476 A KR20010083476 A KR 20010083476A KR 1020000007020 A KR1020000007020 A KR 1020000007020A KR 20000007020 A KR20000007020 A KR 20000007020A KR 20010083476 A KR20010083476 A KR 20010083476A
Authority
KR
South Korea
Prior art keywords
photoresist pattern
layer
pattern
line width
photoresist
Prior art date
Application number
KR1020000007020A
Other languages
English (en)
Inventor
이상용
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1020000007020A priority Critical patent/KR20010083476A/ko
Publication of KR20010083476A publication Critical patent/KR20010083476A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 미세패턴 형성방법에 관한 것으로서 특히, 0.15㎛ 이하의 선폭(CD, critical dimension)을 갖는 패턴형성을 위한 식각마스크로 사용되는 포토레지스트패턴을 빛의 간섭 또는 난반사 등의 영향을 최소화하기 위하여 요구 선폭보다 약간 크게 형성한 다음 포토레지스트패턴의 표면을 소정 두께만큼 산소 애슁 등의 방법으로 제거하여 잔류한 포토레지스트패턴의 디멘션이 축소되도록(shrink) 하므로서 반도체 노광장치의 한계를 극복하고 요구 선폭을 정확하게 정의하는 식각마스크로 원하는 미세패턴을 형성하도록 한 반도체장치의 배선형성방법에 관한 것이다. 본 발명에 따른 미세패턴 형성방법은 반도체기판 상에 제 1 층을 형성하는 단계와, 상기 제 1 층 위에 상기 제 1 층의 소정 부분을 노출시키며 제 1 선폭을 갖는 제 1 포토레지스트패턴을 형성하는 단계와, 상기 제 1 포토레지스트패턴의 표면을 소정 부분 제거하여 상기 제 1 선폭보다 축소된 제 2 선폭을 갖는 잔류한 상기 제 1 포토레지스트패턴으로 이루어진 제 2 포토레지스트패턴을 형성하는 단계와, 상기 제 2 포토레지스트패턴으로 보호되지 않는 상기 제 1 층을 제거하여 잔류한 상기 제 1 층으로 이루어진 제 1 층패턴을 형성하는 단계와, 상기 제 2 포토레지스트패턴을 제거하는 단계를 포함하여 이루어진다.

Description

미세패턴 형성방법{Method of defining micropatterns}
본 발명은 미세패턴 형성방법에 관한 것으로서 특히, 0.15㎛ 이하의 선폭(CD, critical dimension)을 갖는 패턴형성을 위한 식각마스크로 사용되는 포토레지스트패턴을 빛의 간섭 또는 난반사 등의 영향을 최소화하기 위하여 요구 선폭보다 약간 크게 형성한 다음 포토레지스트패턴의 표면을 소정 두께만큼 산소 애슁 등의 방법으로 제거하여 잔류한 포토레지스트패턴의 디멘션이 축소되도록(shrink) 하므로서 반도체 노광장치의 한계를 극복하고 요구 선폭을 정확하게 정의하는 식각마스크로 원하는 미세패턴을 형성하도록 한 반도체장치의 배선형성방법에 관한 것이다.
종래의 반도체장치 배선 형성방법은 현재의 노광 한계까지 노광 및 현상하여 식각마스크를 형성하기 위한 포토레지스트패턴을 사진공정을 사용하여 정의한다. 그리고 포토레지스트패턴을 다시 부분적으로 식각하여 축소된 포토레지스트패턴을 형성한 다음 이를 이용하여 배선용 식각마스크를 형성한다.
그러나, 선폭이 더욱 미세화되면서 패턴형성용 식각마스크로 사용되는 포토레지스트패턴 형성마진이 패턴이 부서지기 쉽고, 취약지점에서 회로 선폭의 단선 또는 노칭(notching) 등이 유발되어 감소하고, 특히, 피식각층이 빛을 반사시키는 성질을 갖는 금속 등으로 이루어진 경우에는 금속표면에 의한 난반사로 미세회로 형성에 한계가 있다.
도 1a 내지 도 1b는 종래 기술에 따른 반도체장치의 미세 배선 형성방법을 도시한 단면도이다.
도 1a를 참조하면, 반도체기판(10) 상에 알루미늄 등의 도전 물질을 스퍼터링 방법 또는 화학기상증착(Chemical Vapor Deposition : 이하, CVD라 칭함) 방법으로 증착하여 배선층(11)을 형성한다. 상기에서 기판(10)은 불순물 확산영역 또는 하부 배선을 덮는 층간절연막이다. 또한, 배선층(11) 상에 캡핑용절연층으로 캡산화막(capping oxide layer)을 증착하여 형성할 수 있다.
그리고 배선층(11) 상에 포토레지스트를 도포한 후, 요구 선폭과 타이트한 마진을 갖는 노광마스크를 사용하여 포토레지스트를 노광하고 현상하여 배선패턴 형성을 위한 배선층(11)의 소정 부분을 노출시키는 포토레지스트 패턴(12)을 형성한다. 이때, 포토레지스트의 하지층인 배선층(11)이 알루미늄 등으로 이루어져서 빛을 반사하는 성질을 가지면 노광시 빛의 난반사가 발생하여 정확하게 포토레지스트를 노광시키지 못한다. 즉, 포토레지스트 패턴의 측면 프로파일이 흐트러진다.
따라서, 현상된 포토레지스트패턴(12)의 표면이 균일하지 못하여 배선층(11) 후속 식각공정에서 형성되는 미세패턴이 정밀하지 못하다.
또한, 0.15㎛ 이하의 미세패턴을 형성하기 위한 포토레지스트패턴(12)에서 단선 또는 노칭(notching)을 유발하게 된다.
도 1b를 참조하면, 포토레지스트패턴을 식각마스크로 이용하여 이로 부터 보호되지 아니하는 부위의 배선층을 반응성 이온 식각 등의 이방성 식각 방법으로 기판(10) 표면이 노출되도록 제거하여 잔류한 배선층으로 이루어진 미세패턴(110)을 형성한다.
그러나, 상술한 종래의 배선 형성방법은 포토레지스트패턴 형성마진이 패턴이 부서지기 쉽고, 취약지점에서 회로 선폭의 단선 또는 노칭(notching) 등이 유발되어 감소하고, 특히, 피식각층이 빛을 반사시키는 성질을 갖는 금속 등으로 이루어진 경우에는 금속표면에 의한 난반사로 미세회로 형성에 한계를 갖는 문제점이 있다.
따라서, 본 발명의 목적은 0.15㎛ 이하의 선폭(CD, critical dimension)을 갖는 패턴형성을 위한 식각마스크로 사용되는 포토레지스트패턴을 빛의 간섭 또는 난반사 등의 영향을 최소화하기 위하여 요구 선폭보다 약간 크게 형성한 다음 포토레지스트패턴의 표면을 소정 두께만큼 산소 애슁 등의 방법으로 제거하여 잔류한 포토레지스트패턴의 디멘션이 축소되도록(shrink) 하므로서 반도체 노강장치의 한계를 극복하고 요구 선폭을 정확하게 정의하는 식각마스크로 원하는 미세패턴을 형성하도록 한 반도체장치의 배선형성방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 미세패턴 형성방법은 반도체기판 상에 제 1 층을 형성하는 단계와, 상기 제 1 층 위에 상기 제 1 층의 소정 부분을 노출시키며 제 1 선폭을 갖는 제 1 포토레지스트패턴을 형성하는 단계와, 상기 제 1 포토레지스트패턴의 표면을 소정 부분 제거하여 상기 제 1 선폭보다 축소된 제 2 선폭을 갖는 잔류한 상기 제 1 포토레지스트패턴으로 이루어진 제 2 포토레지스트패턴을 형성하는 단계와, 상기 제 2 포토레지스트패턴으로 보호되지 않는 상기 제 1 층을 제거하여 잔류한 상기 제 1 층으로 이루어진 제 1 층패턴을 형성하는 단계와, 상기 제 2 포토레지스트패턴을 제거하는 단계를 포함하여 이루어진다.
바람직하게, 본 발명은 상기 제 1 층은 알루미늄 또는 텅스텐 등의 금속을 스퍼터링 방법 또는 CVD 방법으로 증착하여 형성하고, 상기 제 1 폭은 0.18-0.22㎛ 정도로 형성하고 상기 제 2 폭은 0.13-0.15㎛ 정도로 형성하며, 상기 반도체기판은 불순물 확산영역 또는 하부 배선을 덮는 층간절연막이고, 상기 제 2 포토레지스트패턴은 상기 제 1 포토레지스트패턴을 산소 애슁(O2ashing) 또는 데스컴(descum)처리하여 잔류한 상기 제 1 포토레지스트패턴으로 형성하는 것을 더 포함하여 이루어진다.
도 1a 내지 도 1b는 종래 기술에 따른 반도체장치의 미세 배선 형성방법을 도시한 공정단면도
도 2a 내지 도 2c는 본 발명에 따른 반도체장치의 미세 배선 형성방법을 도시한 공정단면도
본 발명은 0.15㎛ 이하의 미세회로 선폭(CD)을 갖는 배선 형성시 포토레지스트를 이용한 리쏘그래피(lithography) 공정의 선폭제어 마진 개선 및 정밀한 배선패턴을 제공하며, 특히, 난반사가 심한 텅스텐 또는 알루미늄 등의 금속막질을 패터닝하기 위한 포토레지스트패턴에서 더욱 효과가 있다.
본 발명의 구성은 피식각층인 하지층 위에 노광 및 현상으로 공정마진을 확보하도록 선폭보다 넓은 제 1 포토레지스트패턴을 형성한 다음, 산소 애슁(O2ashing) 또는 데스컴(descum)공정을 적용하여 제 1 포토레지스트패턴의 표면을 제거하여 축소된 디멘션을 갖는 잔류 제 1 포토레지스트패턴을 이용하여 하지층을 식각하여 잔류한 하지층으로 이루어진 미세패턴을 형성한다.
따라서, 본 발명은 선폭이 0.15㎛ 이하인 회로선폭을 구현할 경우 미세 포토레지스트패턴을 용이하게 제작하고, 하지층이 금속으로 이루어진 경우 금속표면의 난반사로 인한 회로배선의 단선 및 패턴불량을 방지하며, 산소 애슁 또는 데스컴에 의한 포토레지스트 경화효과로 포토레지스트패턴의 구조적 내지는 기계적 강도를 개선한다.
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
도 2a 내지 도 2c는 본 발명에 따른 반도체장치의 미세 배선 형성방법을 도시한 공정단면도이다.
도 2a를 참조하면, 반도체 기판(20) 상에 텅스텐 또는 알루미늄 등의 도전 물질을 스퍼터링 방법 또는 화학기상증착(Chemical Vapor Deposition : 이하, CVD라 칭함) 방법으로 증착하여 배선층(21)을 형성한다. 상기에서 기판(20)은 불순물 확산영역 또는 하부 배선을 덮는 층간절연막이다. 또한, 배선층(21) 상에 캡핑용절연층으로 캡산화막(capping oxide layer)을 증착하여 형성할 수 있다.
그리고 배선층(21) 상에 포토레지스트를 도포한 후, 공정마진 확보를 위하여 요구 선폭보다 여유를 갖도록 선폭을 넓게 정의하는 노광마스크를 사용하여 포토레지스트를 노광하고 현상하여 배선패턴 형성을 위한 배선층(21)의 소정 부분을 노출시키는 제 1 포토레지스트 패턴(22)을 제 1 선폭(d1)을 갖도록 형성한다. 본 발명의 실시예에서는 0.15㎛ 이하의 선폭을 구현하기 위하여 제 1 선폭을 0.18-0.22㎛의 범위에서 형성한다.
이때, 포토레지스트의 하지층인 배선층(21)이 알루미늄 등으로 이루어져서 빛을 반사하는 성질을 가지면 노광시 빛의 난반사가 발생하여 정확하게 포토레지스트를 노광시키지 못한다. 즉, 제 1 포토레지스트 패턴의 측면 프로파일이 흐트러지게 되므로 현상된 제 1 포토레지스트패턴(22)의 표면이 균일하지 못하여 배선층(21)에 대한 후속 식각공정에서 형성되는 미세패턴이 정밀하지 못하다.
도 2b를 참조하면, 노출된 제 1 포토레지스트패턴의 표면에 산소 애슁 또는 데스컴(descum) 등을 실시하여 제 1 포토레지스트패턴의 표면 일부를 소정 두께 만큼 제거하여 제 1 선폭(d1) 보다 좁은 제 2 선폭(d2)을 갖는 잔류 제 1 포토레지스트패턴으로 이루어진 제 2 포토레지스트패턴(220)을 형성한다. 이때, 도면에서 제거되는 부위를 도면부호 221로 표시하였고, 제 2 선폭(d2)은 0.13-0.15㎛ 정도가 되도록 한다.
도 2c를 참조하면, 제 2 포토레지스트패턴(220)을 식각마스크로 이용하여 이로 부터 보호되지 아니하는 부위의 배선층을 반응성 이온 식각 등의 이방성 식각 방법으로 기판(20) 표면이 노출되도록 제거하여 잔류한 배선층으로 이루어진 미세패턴(210)을 형성한다.
그리고, 제 2 포토레지스트패턴을 산소애슁 등의 방법으로 제거하여 미세패턴(210)의 상부 표면을 노출시킨다.
따라서, 최종 형성된 미세패턴(210)의 선폭(d2)은 0.15㎛ 이하가 된다.
따라서, 본 발명은 현재의 노광기술로서 차세대소자에 필요한 최소선폭을 구현할 수 있으며, 포토레지스트패턴의 선폭마진을 증가시키므로서 안정적인 공정제어가 가능하고, 하지층이 금속으로 이루어진 경우 금속표면의 난반사로 인한 회로배선의 단선 및 패턴불량을 방지하며, 산소 애슁 또는 데스컴에 의한 포토레지스트 경화효과로 포토레지스트패턴의 구조적 내지는 기계적 강도를 개선하는 장점이 있다.

Claims (5)

  1. 반도체기판 상에 제 1 층을 형성하는 단계와,
    상기 제 1 층 위에 상기 제 1 층의 소정 부분을 노출시키며 제 1 선폭을 갖는 제 1 포토레지스트패턴을 형성하는 단계와,
    상기 제 1 포토레지스트패턴의 표면을 소정 부분 제거하여 상기 제 1 선폭보다 축소된 제 2 선폭을 갖는 잔류한 상기 제 1 포토레지스트패턴으로 이루어진 제 2 포토레지스트패턴을 형성하는 단계와,
    상기 제 2 포토레지스트패턴으로 보호되지 않는 상기 제 1 층을 제거하여 잔류한 상기 제 1 층으로 이루어진 제 1 층패턴을 형성하는 단계와,
    상기 제 2 포토레지스트패턴을 제거하는 단계로 이루어진 미세패턴 형성방법.
  2. 청구항 1에 있어서,
    상기 제 1 층은 알루미늄 또는 텅스텐 등의 금속을 스퍼터링 방법 또는 CVD 방법으로 증착하여 형성하는 것이 특징인 미세패턴 형성방법.
  3. 청구항 1에 있어서,
    상기 제 1 폭은 0.18-0.22㎛ 정도로 형성하고 상기 제 2 폭은 0.13-0.15㎛ 정도로 형성하는 것이 특징인 미세패턴 형성방법.
  4. 청구항 1 에 있어서,
    상기 반도체기판은 불순물 확산영역 또는 하부 배선을 덮는 층간절연막인 것이 특징인 미세패턴 형성방법.
  5. 청구항 1 에 있어서,
    상기 제 2 포토레지스트패턴은 상기 제 1 포토레지스트패턴을 산소 애슁(O2ashing) 또는 데스컴(descum)처리하여 잔류한 상기 제 1 포토레지스트패턴으로 형성하는 것이 특징인 미세패턴 형성방법.
KR1020000007020A 2000-02-15 2000-02-15 미세패턴 형성방법 KR20010083476A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000007020A KR20010083476A (ko) 2000-02-15 2000-02-15 미세패턴 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000007020A KR20010083476A (ko) 2000-02-15 2000-02-15 미세패턴 형성방법

Publications (1)

Publication Number Publication Date
KR20010083476A true KR20010083476A (ko) 2001-09-01

Family

ID=19646515

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000007020A KR20010083476A (ko) 2000-02-15 2000-02-15 미세패턴 형성방법

Country Status (1)

Country Link
KR (1) KR20010083476A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100559641B1 (ko) * 2002-09-18 2006-03-10 동부아남반도체 주식회사 산화막 하드 마스크를 이용한 서브 마이크론 패턴 형성방법
KR100894300B1 (ko) 2006-03-01 2009-04-24 가부시키가이샤 히다치 하이테크놀로지즈 드라이에칭방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100559641B1 (ko) * 2002-09-18 2006-03-10 동부아남반도체 주식회사 산화막 하드 마스크를 이용한 서브 마이크론 패턴 형성방법
KR100894300B1 (ko) 2006-03-01 2009-04-24 가부시키가이샤 히다치 하이테크놀로지즈 드라이에칭방법

Similar Documents

Publication Publication Date Title
JPH08160590A (ja) パターン作成方法，レチクル及び半導体装置の製造方法
US5679499A (en) Method for forming photo mask for use in fabricating semiconductor device
US6372647B1 (en) Via masked line first dual damascene
KR20010083476A (ko) 미세패턴 형성방법
KR100390963B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100505414B1 (ko) 정렬 키 형성 방법
KR100390912B1 (ko) 반도체 소자의 콘택홀 형성방법
US6762001B2 (en) Method of fabricating an exposure mask for semiconductor manufacture
JP2008135649A (ja) 半導体装置の製造方法
KR950014945B1 (ko) 반도체소자의 미세패턴 형성방법
KR100586531B1 (ko) 패턴 밀도에 따른 패턴 식각 시간 설정 방법
KR0179560B1 (ko) 반도체 소자의 금속 배선 형성방법
KR20010083475A (ko) 미세패턴 형성방법
KR20020058289A (ko) 반도체소자의 제조방법
KR19980045163A (ko) 반도체장치의 제조방법
KR100333537B1 (ko) 반도체소자의콘택제조방법
KR960008095B1 (ko) 오르가닉 아크층을 이용한 미세 패턴 형성 방법
KR100853461B1 (ko) 아르곤플로라이드 광원을 이용한 반도체 소자의 패턴형성방법
KR100289664B1 (ko) 노광 마스크의 제조방법
KR20000014553A (ko) 반도체 장치의 제조 방법 및 이에 사용되는 마스크
KR100546142B1 (ko) 반도체소자의 콘택홀 제조방법_
KR19990057333A (ko) 반도체소자의 금속배선 형성방법
KR20030049574A (ko) 반도체 소자의 미세 라인 패턴 형성방법
KR100380277B1 (ko) 미세패턴 형성방법
KR20010100531A (ko) 듀얼 다마신 공정에서의 반도체 소자의 절연막 패터닝 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination