KR19990057333A - 반도체소자의 금속배선 형성방법 - Google Patents

Abstract

본 발명은 반도체 소자의 금속배선 형성방법에 관한 것으로서, 금속박막 상부에 반사방지막(antireflective coating)인 비정질탄소막을 형성하면 노광공정시 빛이 감광막을 투과하여 상기 비정질탄소막에 흡수되어 반사되지 않기 때문에 버티칼 프로파일이 우수한 감광막 패턴을 형성할 수 있고, 그로 인하여 금속배선을 정확하게 형성할 수 있으므로 전기적 특성 및 신뢰성을 향상시키고 공정수율을 증대시킬 수 있다.

Description

반도체소자의 금속배선 형성방법

본 발명은 반도체소자의 금속배선 형성방법에 관한 것으로, 특히 금속박막 상부에 노광공정시 빛을 흡수하는 비정질탄소막을 형성하여 상기 금속박막 표면에 도달하는 빛을 흡수하도록하여 안정적이고 재현성있는 금속패턴을 형성하는 기술에 관한 것이다.

최근의 반도체 장치의 고집적화 추세는 미세 패턴 형성 기술의 발전에 큰 영향을 받고 있으며, 이러한 미세패턴의 해상도는 축소노광장치의 광원 파장 및 공정 변수에 비례하고, 축소노광장치의 렌즈 구경에 반비례한다.

따라서, 상기 축소노광장치의 광분해능을 향상시키기 위하여 광원의 파장을 감소시키게 되는데, 파장이 각각 436 및 365 nm 인 G-라인 및 i-라인 축소노광장치는 공정 해상도가 각각 약 0.7, 0.5 ㎛ 정도가 한계이며, 0.5 ㎛이하의 미세 패턴을 형성하기 위해서는 파장이 작은 원자외선, 예를 들어 파장이 248 nm인 KrF 레이저나 193 nm 인 ArF 레이저를 사용하는 축소노광장치를 이용하고, 더욱 미세한 패턴 형성을 위하여 X-선이나 전자빔을 광원으로 이용하기도 한다.

이하, 첨부된 도면을 참고로 하여 종래기술을 상세히 설명한다.

도 1a 내지 도 1d 는 종래기술에 따른 금속배선 형성방법을 도시한 단면도이다.

먼저, 워드라인, 비트라인, 커패시터와 같은 소정의 하부구조물이 형성되어 있는 반도체기판(도시안됨) 상부에 이들을 평탄화시키는 평탄화막(11)을 형성하고, 그 상부에 금속박막(13) Al 을 스퍼터링방법으로 형성한 다음, 그 상부에 감광막(15)을 도포한다. (도 1a참조)

그리고, 금속배선용 마스크(17))를 이용한 노광 및 현상공정을 실시하여 감광막(15) 패턴을 형성한다. (도 1b, 1c참조)

다음, 상기 감광막(15) 패턴을 식각마스크로 사용하여 상기 금속박막(13)을 식각하여 금속배선을 형성한다. (도 1d참조)

상기와 같은 종래 기술에 따른 반도체소자의 금속배선 형성방법은, 금속배선 패터닝을 위한 노광공정시 Al에서 발생하는 빛의 난반사에 의해 식각공정시 감광막 패턴의 아랫부분이 좁아지는 넥킹(necking)현상이 발생하는데 상기 감광막을 사용하여 금속배선을 형성하면 상기 금속배선의 단면적을 감소시키는데, 이는 배선간의 간격이 좁을 수록 심하게 발생하고, 배선의 저항을 높게 하여 소자의 속도를 떨어뜨리고, 전자의 이동을 촉진시켜 소자의 신뢰성을 떨어뜨리는 문제점이 있다.

본 발명은 상기한 문제점을 해결하기 위하여, 금속박막 상부에 비정질탄소막을 형성함으로써 상기 금속박막에서 발생하는 난반사를 방지하여 감광막 패턴에 넥킹현상이 발생하는 것을 방지하여 금속배선을 이상적으로 형성하여 반도체소자의 특성 및 신뢰성을 향상시키는 반도체소자의 금속배선 형성방법을 제공하는데 그 목적이 있다.

도 1a 내지 도 1d 는 종래기술에 따른 반도체소자의 금속배선 형성방법을 도시한 단면도.

도 2a 내지 도 2g 는 본 발명의 실시예에 따른 반도체소자의 금속배선 형성방법을 도시한 단면도.

<도면의 주요부분에 대한 부호의 설명>

11, 12 : 펑탄화막 13, 14 : 금속배선

15, 18 : 감광막 16 : 비정질탄소막

17, 20 : 금속배선 마스크

상기 목적을 달성하기 위해 본 발명에 따른 반도체소자의 금속배선 형성방법은,

소정의 하부구조물이 형성되어 있는 반도체기판 상부에 평탄화막을 형성하는 공정과,

상기 평탄화막 상부에 금속박막을 형성하는 공정과,

상기 금속박막 상부에 비정질탄소막을 형성하는 공정과,

상기 비정질탄소막 상부에 감광막을 형성하는 공정과,

상기 감광막은 금속배선용 마스크를 사용한 식각공정으로 감광막 패턴을 형성하는 공정과,

상기 감광막 패턴을 식각마스크로 사용하여 상기 비정질탄소막 및 금속박막을 식각하는 공정과,

상기 감광막 패턴을 제거하는 공정을 포함하는 것을 특징으로 한다.

이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명한다.

도 2a 내지 도 2g 는 본 발명에 의한 반도체소자의 금속배선 형성방법을 도시한 단면도이다.

먼저, 워드라인, 비트라인, 커패시터 등의 하부구조물이 형성되어 있는 반도체기판 상부에 이들을 평탄화시키는 BPSG와 같은 평탄화막(12)을 형성한다.

다음, 상기 평탄화막(12) 상부에 Al 합금 등과 같은 금속박막(14)을 스퍼터링방법으로 형성한다. (도 2a참조)

그 다음, 상기 금속박막(14) 상부에 비정질탄소막(16)을 플라즈마 화학기상증착(plasma enhanced chemical vapor deposition) 방법으로 형성한다. 여기서, 상기 비정질탄소막(16)의 형성조건은 200 ∼ 400 mTorr의 압력, 25 ∼ 27 ℃의 온도에서 C₂F₄가스와 Ar 가스를 사용하여 450 ∼ 550 Å 두께로 형성하는 것이다. 상기 비정질탄소막(16)는 현재 사용하고 있는 i-라인 광인 365㎚ 파장의 빛을 효율적으로 흡수하고, 일반 감광막 현상액에 의해 쉽게 제거되어 난반사를 방지하는데 우수한 물질이다. (도 2b참조)

다음, 상기 비정질탄소막(16) 상부에 감광막(18)을 형성하고, 금속배선용 마스크(20)를 이용한 노광 및 현상 공정으로 감광막(18) 패턴을 형성한다. (도 2c, 2d참조)

그 다음, 상기 감광막(18) 패턴을 식각마스크로 사용하여 상기 비정질탄소막(16)를 식각한다. 이때, 상기 비정질탄소막(16)은 플라즈마 내에서 아르곤(Ar) 이온의 충돌에 의한 물리적 효과로 제거하며, 결합에너지가 낮아 별도의 화학적 식각효과 없이 제거할 수 있다. (도 2e참조)

그리고, 상기 금속박막(14)은 Cl₂를 이용하여 플라즈마 식각한다. (도 2f참조)

그런후에, 상기 감광막(18) 패턴을 제거하는 동시에, 상기 비정질탄소막(16) 제거공정시 제거되지 않은 잔여 비정질탄소막(16)을 제거한다. (도 2g참조)

상기한 바와같이 본 발명에 따른 반도체소자의 금속배선 형성방법은, 금속박막 상부에 비정질탄소막을 형성하면 노광공정시 빛이 감광막을 투과하여 상기 비정질탄소막에 흡수되어 반사되지 않기 때문에 버티칼 프로파일이 우수한 감광막 패턴을 형성할 수 있고, 그로 인하여 금속배선을 정확하게 형성할 수 있으므로 전기적 특성 및 신뢰성을 향상시키고 공정수율을 증대시키는 이점이 있다.

Claims (4)

1. 소정의 하부구조물이 형성되어 있는 반도체기판 상부에 평탄화막을 형성하는 공정과,

   상기 평탄화막 상부에 금속박막을 형성하는 공정과,

   상기 금속박막 상부에 비정질탄소막을 형성하는 공정과,

   상기 비정질탄소막 상부에 감광막을 형성하는 공정과,

   상기 감광막은 금속배선용 마스크를 사용한 식각공정으로 감광막 패턴을 형성하는 공정과,

   상기 감광막 패턴을 식각마스크로 사용하여 상기 비정질탄소막 및 금속박막을 식각하는 공정과,

   상기 감광막 패턴을 제거하는 공정을 포함하는 반도체소자의 금속배선 형성방법.
2. 제 1 항에 있어서,

   상기 비정질탄소막을 증착하는 조건은 200 ∼ 400 mTorr의 압력, 25 ∼ 27 ℃의 온도에서 C₂F₄가스와 Ar 가스를 사용하여 플라즈마 화학기상증착방법으로 450 ∼ 550 Å 두께 형성하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
3. 제 1 항에 있어서,

   상기 비정질탄소막을 식각하는 공정은 플라즈마 내에서 Ar 이온의 충돌에 의한 물리적 효과로 실시하는 것을 특징으로하는 반도체소자의 금속배선 형성방법.
4. 제 3 항에 있어서,

   상기 비정질탄소막을 식각한 다음 남아 있는 비정질탄소막은 감광막 패턴 제거공정시 제거하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.