KR100876898B1 - 반도체 소자의 하드마스크막 형성 방법 - Google Patents

반도체 소자의 하드마스크막 형성 방법 Download PDF

Info

Publication number
KR100876898B1
KR100876898B1 KR1020070088382A KR20070088382A KR100876898B1 KR 100876898 B1 KR100876898 B1 KR 100876898B1 KR 1020070088382 A KR1020070088382 A KR 1020070088382A KR 20070088382 A KR20070088382 A KR 20070088382A KR 100876898 B1 KR100876898 B1 KR 100876898B1
Authority
KR
South Korea
Prior art keywords
film
forming
hard mask
semiconductor device
amorphous carbon
Prior art date
Application number
KR1020070088382A
Other languages
English (en)
Inventor
김은정
구자춘
안상태
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070088382A priority Critical patent/KR100876898B1/ko
Priority to US12/045,174 priority patent/US20090061622A1/en
Application granted granted Critical
Publication of KR100876898B1 publication Critical patent/KR100876898B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명의 실시예에 따른 반도체 소자의 하드마스크막 형성 방법은, 반도체 기판 상에 배선용 금속막을 형성하는 단계; 상기 배선용 금속막의 표면을 산소(O2)가스를 사용한 플라즈마로 처리하는 단계; 및 상기 표면이 플라즈마 처리된 배선용 금속막 상에 비정질 탄소막을 형성하는 단계를 포함한다.

Description

반도체 소자의 하드마스크막 형성 방법{Method for manufacturing of hard mask layer of semiconductor device}
본 발명은 반도체 소자의 하드마스크막 형성 방법에 관한 것으로서, 보다 상세하게는, 반도체 소자의 제조 공정 안정성을 향상시킬 수 있는 반도체 소자의 하드마스크막 형성 방법에 관한 것이다.
반도체 기술의 진보와 더불어 디자인 룰이 점점 작아짐에 따라 반도체 소자의 고집적화가 급속하게 진행되고 있고, 이에 수반해서, 반도체 소자의 고집적화에 따라 제조 공정에서 요구되는 패턴의 임계 치수(Critical Dimension) 및 분리 폭이 미세화되고 있다.
일반적으로 반도체 소자의 미세 패턴 형성은 식각 대상막 상에 포토리소그래피(Photolithography) 공정을 이용하여 감광성 레지스트(Photo resist : PR) 패턴을 형성하고, 이를 식각 마스크로 이용하여 하부의 각종 막을 식각하는 방법으로 수행된다.
상기 종래의 포토리소그래피 공정은 감광성 레지스트에 KrF나 ArF를 이용하여 패턴을 노광하고, 현상 공정을 수행하여 감광성 레지스트 패턴을 얻게 된다. 그 러나, 반도체 소자가 고집적화됨에 따라 감광성 레지스트의 단차가 높아지고, ArF를 노광에 사용하면서 짧은 파장에 기인한 광학적인 원인과 화학증폭형 레지스트의 사용에 의한 화학적인 원인에 의해 감광성 레지스트를 사용한 패턴 형성 방법에 한계를 보이고 있다.
이러한 한계를 극복하기 위하여, 반도체 소자의 제조 공정에서는 감광성 레지스트 이외에 하드(Hard)한 물성을 갖는 하드마스크막이 도입되었고, 상기 비정질 탄소막과 같은 하드마스크막은 절연막 패터닝 및 배선 형성 공정과 같은 거의 모든 반도체 소자의 제조 공정에 사용되고 있으며, 대표적인 하드마스크막으로 비정질 탄소(amorphous Carbon)막이 사용된다.
상기 비정질 탄소막은 다양한 물성을 갖도록 제조할 수 있으며, 흡수 계수 및 식각 선택비를 고려하여 필요한 반도체 소자의 제조 공정에 따라 선택적으로 사용된다.
자세하게, 반도체 소자의 제조 공정 중 소자분리막 형성 공정 내지 비트 라인(Bit line) 형성 공정과 같은 미세 패터닝 공정에서는 패터닝을 위해 낮은 두께를 가지면서 식각 선택비가 우수한 비정질 탄소막이 필요하며, 이를 위해, 약 550℃ 이상의 고온 공정에서 형성되는 비정질 탄소막이 사용되어야 한다.
그리고, 스토리지 노드 콘택 형성 공정 내지 금속 배선의 형성 공정 등의 공정에서는 식각 선택비가 낮지만 흡수계수가 낮아 포토리소그라피 공정 측면에서 마스크의 배열(Alignment) 특성이 우수한 비정질 탄소막이 필요하다. 따라서, 약 300℃ 정도의 저온 공정에서 형성되는 비정질 탄소막이 사용되어야 하며, 상기 하부막 이 금속일 경우 약 400℃ 이상의 고온에서 상기 비정질 탄소막을 형성할 수 없다.
그러나, 반도체 소자의 패터닝을 위하여 사용되는 비정질 탄소막은 상기 비정질 탄소막의 상하부에 위치하는 막들과의 접착성(Adhesion) 및 스트레스(Stress) 차이에 의하여 비정질 탄소막의 리프팅(Lifting) 현상 및 하부막에 대한 어택(Attack) 등을 유발한다.
예를 들어, 반도체 소자의 디자인 룰(Design rule)이 점점 작아짐에 따라 60nm급 이하로 배선 폭을 갖는 알루미늄을 사용하는 금속 배선을 형성하기 위한 패터닝시 상기 비정질 탄소막이 필수적으로 사용되어야 한다.
상기 알루미늄을 사용하는 금속 배선의 경우 마스크의 배열(Alignment) 특성이 우수하고, 상기 알루미늄 공정이 400℃ 이하의 온도에서 수행되어야 하기 때문에, 알루미늄 배선 형성 공정에는 약 400℃ 이하의 온도에서 형성된 저온 비정질 탄소막이 적용되어야 한다.
그러나, 상기 알루미늄막의 패터닝을 위하여 저온 비정질 탄소막을 사용하는 경우, 도 2에 도시된 바와 같이, 높은 압축 스트레스(Compressive stress)를 갖는 저온 비정질 탄소막과 하부막과의 물성 차이로 인해 반도체 기판의 가장자리부가 말려 올라가는 리프팅 현상이 발생한다.
본 발명은 반도체 소자의 제조 공정 안정성을 향상시킬 수 있는 반도체 소자의 하드마스크막 형성 방법을 제공한다.
본 발명의 실시예에 따른 반도체 소자의 하드마스크막 형성 방법은, 반도체 기판 상에 배선용 금속막을 형성하는 단계; 상기 배선용 금속막의 표면을 산소(O2)가스를 사용한 플라즈마로 처리하는 단계; 및 상기 표면이 플라즈마 처리된 배선용 금속막 상에 비정질 탄소막을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 배선용 금속막은 알루미늄(Al) 또는 텅스텐(W)을 사용하여 형성하는 것을 특징으로 한다.
상기 배선용 금속막은 그 표면 상에 형성된 베리어막을 포함하는 것을 특징으로 한다.
상기 베리어막은 티타늄(Ti)/티타늄질화막(TiN)으로 형성하는 것을 특징으로 한다.
상기 플라즈마 처리하는 단계 및 비정질 탄소막 형성 단계는 인-시튜(In-situ)로 수행하는 것을 특징으로 한다.
상기 플라즈마 처리는 아르곤(Ar) 가스를 함께 사용하여 수행하는 것을 특징으로 한다.
상기 비정질 탄소막은 300 ∼ 400℃의 온도에서 형성하는 것을 특징으로 한다.
또한, 본 발명의 실시예에 따른 반도체 소자의 하드마스크막 형성 방법은, 반도체 기판 상에 배선용 금속막을 형성하는 단계; 상기 배선용 금속막 상에 산화막으로 이루어진 단일막 및 산화막과 질화막으로 이루어진 적층막 중 어느 하나의 막으로 버퍼막을 형성하는 단계; 및 상기 버퍼막 상에 비정질 탄소막을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 배선용 금속막은 알루미늄(Al) 또는 텅스텐(W)을 사용하는 형성하는 것을 특징으로 한다.
상기 배선용 금속막은 그 표면 상에 형성된 베리어막을 포함하는 것을 특징으로 한다.
상기 베리어막은 티타늄(Ti)/티타늄질화막(TiN)으로 형성하는 것을 특징으로 한다.
삭제
상기 산화막은 USG(Undoped Silicate Glass)막으로 형성하는 것을 특징으로 한다.
상기 산화막은 50 ∼ 400Å의 두께로 형성하는 것을 특징으로 한다.
상기 질화막은 50 ∼ 200Å의 두께로 형성하는 것을 특징으로 한다.
상기 비정질 탄소막은 300 ∼ 400℃의 온도에서 형성하는 것을 특징으로 한다.
본 발명은 하드마스크막인 비정질 탄소막과 하부막과의 부착성을 강화시킬 수 있도록 상기 비정질 탄소막의 형성전에 하부막 상에 플라즈마를 이용한 전처리를 수행하거나, 또는, 비정질 탄소막의 스트레스를 완충시키는 버퍼막을 형성함으 로써 비정질 탄소막의 리프팅 현상을 방지할 수 있어 반도체 소자 제조에 대한 공정 안정성을 향상시킬 수 있다.
본 발명은 반도체 소자의 디자인 룰이 축소됨에 따라 이에 대응하도록 사용되는 하드마스크막인 비정질 탄소막을 반도체 소자의 제조 공정에 안정적으로 적용하기 위하여 상기 비정질 탄소막의 형성전 하부막에 플라즈마 전처리 또는 버퍼막을 형성한다.
자세하게, 본 발명은 상기 비정질 탄소막과 하부막의 물성차이에 의하여 발생하는 비정질 탄소막의 리프팅 현상을 방지하기 위하여 상기 하부막에 상기 비정질 탄소막과의 부착성(Adhesion)을 강화시킬 수 있도록 산소(O2) 및 아르곤(Ar) 가스를 사용한 플라즈마 전처리를 수행하거나, 또는, 상기 하부막 상에 상기 비정질 탄소막과의 스트레스를 완화시킬 수 있도록 산화막과 질화막의 적층막으로 이루어진 버퍼막을 형성한다.
이에 따라, 상기 플라즈마 전처리 및 버퍼막의 사용으로 상기 비정질 탄소막과 하부막 간의 부착성이 강화할 수 있고 스트레스를 완충시킬 수 있다.
따라서, 비정질 탄소막의 리프팅 현상을 방지할 수 있어 반도체 소자 제조에 대한 공정 안정성을 향상시킬 수 있다.
이하에서는, 본 발명의 실시예에 따른 반도체 소자의 하드마스크 패턴 형성 방법을 상세히 설명하도록 한다.
도 2a 내지 도 2b는 본 발명의 일 실시예에 따른 반도체 소자의 하드마스크막 형성방법을 설명하기 위한 공정별 단면도로서, 금속 배선의 형성에서와 같이 저온 공정용 하드마스크막, 즉, 저온 공정용 비정질 탄소막을 사용하는 경우의 하드마스크막 형성 방법을 설명하기 위하여 도시한 도면이다.
도 2a를 참조하면, 반도체 기판(100) 상에 제1베리어막(102), 배선용 금속막(104) 및 제2베리어막(106)의 적층막으로 이루어진 금속 배선 형성을 위한 적층막을 형성한다. 상기 배선용 금속막(104)은 알루미늄(Al) 또는 텅스텐(W)막이 사용되며, 제1 및 제2베리어막(102, 106)으로는 티타늄(Ti)/티타늄질화막(TiN)의 적층막을 사용된다.
그런 다음, 상기 제2베리어막(106)의 표면을 산소(O2) 또는 아르곤(Ar) 가스 중 어느 하나를 사용하거나 상기 가스들을 함께 사용하는 플라즈마로 처리한다. 상기 산소(O2) 및 아르곤(Ar) 가스를 사용한 플라즈마 처리는 후속 공정에서 상기 제2베리어막(106) 상에 형성되는 비정질 탄소막과의 계면 부착성을 향상시키고, 특히, 산소(O2)의 경우, 비정질 탄소막과 CO 결합을 형성하여 계면 부착성이 향상된다. 상기 제2베리어막은(106)은 요구되는 반도체 소자의 제조 공정에 따라 사용되지 않을 수 있으며, 이러한 경우, 상기 배선용 금속막(106) 상에 플라즈마 처리를 수행한다.
도 2b를 참조하면, 상기 표면이 플라즈마 처리된 제2베리어막(106) 상에 하드마스크막(130)을 형성한다. 상기 하드마스크막(130)은 300 ∼ 400℃의 온도에서 형성하며, 상기 플라즈마를 이용한 제2베리어막(106)의 표면 처리 및 하드마스크막(130)의 형성은 인-시튜(In-situ)로 수행한다.
아울러, 산소(O2) 및 아르곤(Ar) 가스를 사용한 플라즈마 처리는 하부막과의 부착성을 강화하기 위한 고온 공정용 하드마스크막의 형성 공정에도 사용될 수 있으며, 이때, 상기 고온 공정용 하드마스크막은 450 ∼ 550℃의 온도에서 형성한다.
한편, 금속 배선의 형성 공정에서 하부막과의 부착성을 강화시키기 위한 저온 비정질 탄소막의 형성공정은 비정질 탄소막과 하부막 사이에 버퍼막을 형성하는 방법으로 수행할 수 있다.
도 3a 내지 도 3b는 본 발명의 다른 실시예에 따른 반도체 소자의 하드마스크막 형성방법을 설명하기 위한 공정별 단면도이다.
도 3a를 참조하면, 반도체 기판(100) 상에 제1베리어막(102), 배선용 금속막(104) 및 제2베리어막(106)의 적층막으로 이루어진 금속 배선 형성을 위한 적층막을 형성한다. 상기 배선용 금속막(104)은 알루미늄(Al) 또는 텅스텐(W)막이 사용되며, 제1 및 제2베리어막(102, 106)으로는 티타늄(Ti)/티타늄질화막(TiN)의 적층막을 사용된다.
그런 다음, 상기 제2베리어막(106) 상에 후속 공정에서 형성되는 비정질 탄소막과의 계면 부착성 향상을 위하여 버퍼막(120)을 형성한다. 상기 버퍼막(110)은 상부에 형성되는 비정질 탄소막과 하부막에 각각 발생하는 스트레스를 완충시키는 버퍼 역할을 한다. 상기 버퍼막(120)은 산화막(108) 또는 질화막(110)으로 이루어진 단일막이 사용되거나 상기 산화막(108) 및 질화막(110)으로 이루어진 적층막이 사용된다. 상기 산화막(108)은, 바람직하게, USG(Undoped Silicate Glass)막을 사용하여 50 ∼ 400Å의 두께로 형성하며, 상기 질화막(110)은 50 ∼ 200Å의 두께로 형성한다.
상기 제2베리어막은(106)은 요구되는 반도체 소자의 제조 공정에 따라 사용되지 않을 수 있으며, 이러한 경우, 상기 배선용 금속막(106) 상에 상기 버퍼막(110)을 형성한다.
도 3b를 참조하면, 상기 버퍼막(120) 상에 300 ∼ 400℃의 온도로 하드마스크막(130)을 형성한다.
상기 저온 비정질 탄소막(130)은 높은 압축 스트레스(Compressive stress)의 물성을 가져 하부막 상에 부착되어 있을 때 후속 공정에서 리프팅 현상을 발생시킨다. 따라서, 상기 하부막과 저온 비정질 탄소막(130)의 계면에 인장 스트레스(Tensile stress)나 낮은 압축 스트레스의 물성을 갖는 질화막(108) 및 산화막(110)과 같은 버퍼막(120)을 형성시킴으로써 상기 하부막과 저온 비정질 탄소막(130) 간의 스트레스를 완충시켜 비정질 탄소막(130)의 리프팅을 방지한다.
아울러, 도시하지는 않았지만, 하부막과 비정질 탄소막 간의 계면에 플라즈마 전처리를 수행하거나 버퍼막을 형성한 후, 반사 방지막 및 포토레지스트를 형성하여 금속 배선 형성을 위한 패터닝 공정을 실시한다.
이상에서와 같이, 본 발명은 하드마스크막인 비정질 탄소막과 하부막과의 부착성을 강화시킬 수 있도록 상기 비정질 탄소막의 형성전에 하부막 상에 플라즈마를 이용한 전처리를 수행하거나, 또는, 비정질 탄소막이 스트레스를 완충시키는 버 퍼막을 형성함으로써 비정질 탄소막의 리프팅 현상을 방지할 수 있어 반도체 소자 제조에 대한 공정 안정성을 향상시킬 수 있다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
도 1은 종래 하드마스크막의 리프팅 현상을 도시한 사진.
도 2a 내지 도 2b는 본 발명의 일 실시예에 따른 반도체 소자의 하드마스크막 형성 방법을 설명하기 위한 공정별 단면도.
도 3a 내지 도 3b는 본 발명의 다른 실시예에 따른 반도체 소자의 하드마스크막 형성 방법을 설명하기 위한 공정별 단면도.

Claims (16)

  1. 반도체 기판 상에 배선용 금속막을 형성하는 단계;
    상기 배선용 금속막의 표면을 산소(O2)가스를 사용한 플라즈마로 처리하는 단계; 및
    상기 표면이 플라즈마 처리된 배선용 금속막 상에 비정질 탄소막(Amorphous carbon layer)을 형성하는 단계;를
    포함하는 것을 특징으로 하는 반도체 소자의 하드마스크막 형성 방법.
  2. 제 1 항에 있어서,
    상기 배선용 금속막은 알루미늄(Al) 또는 텅스텐(W)을 사용하여 형성하는 것을 특징으로 하는 반도체 소자의 하드마스크막 형성 방법.
  3. 제 1 항에 있어서,
    상기 배선용 금속막은 그 표면 상에 형성된 베리어막을 포함하는 것을 특징으로 하는 반도체 소자의 하드마스크막 형성 방법.
  4. 제 3 항에 있어서,
    상기 베리어막은 티타늄(Ti)/티타늄질화막(TiN)으로 형성하는 것을 특징으로 하는 반도체 소자의 하드마스크막 형성 방법.
  5. 제 1 항에 있어서,
    상기 플라즈마 처리하는 단계 및 비정질 탄소막 형성 단계는 인-시튜(In-situ)로 수행하는 것을 특징으로 하는 반도체 소자의 하드마스크막 형성 방법.
  6. 제 1 항에 있어서,
    상기 플라즈마 처리는 아르곤(Ar) 가스를 함께 사용하여 수행하는 것을 특징으로 하는 반도체 소자의 하드마스크막 형성 방법.
  7. 제 1 항에 있어서,
    상기 비정질 탄소막은 300 ∼ 400℃의 온도에서 형성하는 것을 특징으로 하는 반도체 소자의 하드마스크막 형성 방법.
  8. 반도체 기판 상에 배선용 금속막을 형성하는 단계;
    상기 배선용 금속막 상에 산화막으로 이루어진 단일막 및 산화막과 질화막으로 이루어진 적층막 중 어느 하나의 막으로 버퍼막을 형성하는 단계; 및
    상기 버퍼막 상에 비정질 탄소막을 형성하는 단계;를
    포함하는 것을 특징으로 하는 반도체 소자의 하드마스크막 형성 방법.
  9. 제 8 항에 있어서,
    상기 배선용 금속막은 알루미늄(Al) 또는 텅스텐(W)을 사용하는 형성하는 것을 특징으로 하는 반도체 소자의 하드마스크막 형성 방법.
  10. 제 8 항에 있어서,
    상기 배선용 금속막은 그 표면 상에 형성된 베리어막을 포함하는 것을 특징으로 하는 반도체 소자의 하드마스크막 형성 방법.
  11. 제 10 항에 있어서,
    상기 베리어막은 티타늄(Ti)/티타늄질화막(TiN)으로 형성하는 것을 특징으로 하는 반도체 소자의 하드마스크막 형성 방법.
  12. 삭제
  13. 제 8 항에 있어서,
    상기 산화막은 USG(Undoped Silicate Glass)막으로 형성하는 것을 특징으로 하는 반도체 소자의 하드마스크막 형성 방법.
  14. 제 8 항에 있어서,
    상기 산화막은 50 ∼ 400Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 하드마스크막 형성 방법.
  15. 제 8 항에 있어서,
    상기 질화막은 50 ∼ 200Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 하드마스크막 형성 방법.
  16. 제 8 항에 있어서,
    상기 비정질 탄소막은 300 ∼ 400℃의 온도에서 형성하는 것을 특징으로 하는 반도체 소자의 하드마스크막 형성 방법.
KR1020070088382A 2007-08-31 2007-08-31 반도체 소자의 하드마스크막 형성 방법 KR100876898B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070088382A KR100876898B1 (ko) 2007-08-31 2007-08-31 반도체 소자의 하드마스크막 형성 방법
US12/045,174 US20090061622A1 (en) 2007-08-31 2008-03-10 Method for manufacturing semiconductor device capable of preventing lifting of amorphous carbon layer for hard mask

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070088382A KR100876898B1 (ko) 2007-08-31 2007-08-31 반도체 소자의 하드마스크막 형성 방법

Publications (1)

Publication Number Publication Date
KR100876898B1 true KR100876898B1 (ko) 2009-01-07

Family

ID=40408148

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070088382A KR100876898B1 (ko) 2007-08-31 2007-08-31 반도체 소자의 하드마스크막 형성 방법

Country Status (2)

Country Link
US (1) US20090061622A1 (ko)
KR (1) KR100876898B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101387903B1 (ko) 2012-10-08 2014-04-23 주식회사 테스 비정질 탄소박막 증착방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9401275B2 (en) * 2014-09-03 2016-07-26 Sandisk Technologies Llc Word line with multi-layer cap structure
US9865459B2 (en) * 2015-04-22 2018-01-09 Applied Materials, Inc. Plasma treatment to improve adhesion between hardmask film and silicon oxide film

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990057333A (ko) * 1997-12-29 1999-07-15 김영환 반도체소자의 금속배선 형성방법
JP3113040B2 (ja) * 1992-02-19 2000-11-27 株式会社東芝 半導体装置の製造方法
KR100533390B1 (ko) * 1999-08-09 2005-12-06 매그나칩 반도체 유한회사 반도체소자의 금속배선패턴 형성방법
KR20060127250A (ko) * 2004-03-12 2006-12-11 어플라이드 머티어리얼스, 인코포레이티드 금속 에칭 하드마스크 분야용 비정질 탄소막 증착 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6130155A (en) * 1999-07-02 2000-10-10 Promos Technologies, Inc. Method of forming metal lines in an integrated circuit having reduced reaction with an anti-reflection coating
US6787452B2 (en) * 2002-11-08 2004-09-07 Chartered Semiconductor Manufacturing Ltd. Use of amorphous carbon as a removable ARC material for dual damascene fabrication
KR100533973B1 (ko) * 2003-06-30 2005-12-07 주식회사 하이닉스반도체 하부전극과 강유전체막의 접착력을 향상시킬 수 있는강유전체캐패시터 형성 방법
US7538034B2 (en) * 2006-12-22 2009-05-26 Qimonda Ag Integrated circuit having a metal element

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3113040B2 (ja) * 1992-02-19 2000-11-27 株式会社東芝 半導体装置の製造方法
KR19990057333A (ko) * 1997-12-29 1999-07-15 김영환 반도체소자의 금속배선 형성방법
KR100533390B1 (ko) * 1999-08-09 2005-12-06 매그나칩 반도체 유한회사 반도체소자의 금속배선패턴 형성방법
KR20060127250A (ko) * 2004-03-12 2006-12-11 어플라이드 머티어리얼스, 인코포레이티드 금속 에칭 하드마스크 분야용 비정질 탄소막 증착 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101387903B1 (ko) 2012-10-08 2014-04-23 주식회사 테스 비정질 탄소박막 증착방법

Also Published As

Publication number Publication date
US20090061622A1 (en) 2009-03-05

Similar Documents

Publication Publication Date Title
US6720256B1 (en) Method of dual damascene patterning
US11437238B2 (en) Patterning scheme to improve EUV resist and hard mask selectivity
JP4790649B2 (ja) 半導体装置の製造方法
JP4057972B2 (ja) 半導体装置の製造方法
JP2005191254A (ja) 半導体装置の製造方法
JP2008244032A (ja) 半導体装置及びその製造方法
KR100876898B1 (ko) 반도체 소자의 하드마스크막 형성 방법
TW548711B (en) Plasma enhanced method for increasing silicon-containing photoresist selectivity
JP4994566B2 (ja) ハイブリッド型低誘電率物質と炭素を含まない無機充填材を使用する微細電子素子のデュアルダマシン配線の製造方法
KR101037485B1 (ko) 반도체 소자의 금속 배선 형성 방법
JP5164446B2 (ja) 半導体素子の微細パターン形成方法
US20060000796A1 (en) Method for controlling critical dimensions and etch bias
KR100596899B1 (ko) 반도체 소자의 제조 방법
KR20090057533A (ko) 반도체 소자의 하드 마스크 제조 방법
KR100842489B1 (ko) 금속 배선 형성 방법
US11372332B2 (en) Plasma treatment method to improve photo resist roughness and remove photo resist scum
KR100575870B1 (ko) 반도체 장치의 금속막 형성 방법
US20080248431A1 (en) Pattern forming method used in semiconductor device manufacturing and method of manufacturing semiconductor device
US20150255303A1 (en) Hard mask removal scheme
US20040121580A1 (en) Method for fabricating metal line of semiconductor device
JP2006173360A (ja) 半導体装置の製造方法
US7884023B1 (en) System and method for using siliciding PECVD silicon nitride as a dielectric anti-reflective coating and hard mask
KR100807521B1 (ko) 반도체 소자 제조 방법
JP2005236054A (ja) 半導体装置の製造方法
KR20100053911A (ko) 반도체 장치 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee