KR101387903B1 - 비정질 탄소박막 증착방법 - Google Patents

비정질 탄소박막 증착방법 Download PDF

Info

Publication number
KR101387903B1
KR101387903B1 KR1020120111481A KR20120111481A KR101387903B1 KR 101387903 B1 KR101387903 B1 KR 101387903B1 KR 1020120111481 A KR1020120111481 A KR 1020120111481A KR 20120111481 A KR20120111481 A KR 20120111481A KR 101387903 B1 KR101387903 B1 KR 101387903B1
Authority
KR
South Korea
Prior art keywords
amorphous carbon
thin film
carbon thin
substrate
deposition
Prior art date
Application number
KR1020120111481A
Other languages
English (en)
Other versions
KR20140045219A (ko
Inventor
김종욱
반원진
신정현
Original Assignee
주식회사 테스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 테스 filed Critical 주식회사 테스
Priority to KR1020120111481A priority Critical patent/KR101387903B1/ko
Publication of KR20140045219A publication Critical patent/KR20140045219A/ko
Application granted granted Critical
Publication of KR101387903B1 publication Critical patent/KR101387903B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 비정질 탄소박막의 증착시에 발생하는 막의 박리현상을 방지하는 비정질 탄소박막 증착방법에 관한 것으로서, 기판상에 증착될 비정질 탄소박막의 두께를 산정하는 단계와, 기판을 공정챔버내로 반입하는 단계와, 상기 산정된 비정질 탄소박막의 두께가 일정 두께를 초과하는 경우에는 상기 기판상에 표면처리용 반응가스를 공급하고 상기 공정챔버에 RF전원을 인가하여 플라즈마를 생성하여 기판의 표면에 반응가스를 플라즈마 표면처리하는 단계와, 상기 기판상에 비정질 탄소박막을 증착하는 단계를 구비하여, 비정질 탄소박막의 증착 전에 플라즈마 처리를 한 기판과 비정질 탄소박막의 결합력이 극대화되어서 플라즈마 처리를 하지 않은 기판에 비정질 탄소박막을 증착하는 경우에 비하여 고두께의 막의 증착이라 하더라도 막의 증착을 용이하게 할 수 있고, 결합력이 극대화되고 막의 박리가 없는 안정화된 고품질의 비정질 탄소박막을 얻을 수 있다.

Description

비정질 탄소박막 증착방법{DEPOSITION METHOD FOR AMORPHOUS CARBON THIN LAYER}
본 발명은 비정질 탄소박막 증착방법에 관한 것으로서, 더욱 상세하게는 14,000 Å 이상의 고두께를 갖는 비정질 탄소박막의 증착시에 발생하는 막의 박리현상을 방지하는 비정질 탄소박막 증착방법에 관한 것이다.
일반적으로 비정질탄소막은 탄화수소 화합물 및 아르곤(Ar)이나 헬륨(He)과 같은 불활성 가스를 포함하는 가스혼합물을 플라즈마 또는 열적으로 활성화하여 증착된다. 이렇게 증착된 비정질탄소막은 생체 재료, 유기발광다이오드(OLED), 반도체 집적회로, 하드 마스크 등 다양한 분야에 응용되고 있다.
이러한 비정질 탄소막은 PECVD법 등에 의해 형성되며 기판상에 수 ㎛의 막두께로 형성되지만, 형성시에 발생하는 열응력이나 압력응력 등에 기인하여 발생하는 잔류응력에 의해 박리되기 쉽다고 하는 문제점이 있었다.
일본공개특허 소58-126972호에는 비정질경질탄소막이 형성되는 기판과 비정질경질탄소막과의 사이에 중간층을 형성하여 박리되는 문제점을 해결하고자 하는 방안이 제시되고 있다.
또한, 한국공개특허 10-2006-0120661호에는 포토레지스트 부착을 개선하기 위한 비정질 탄소층에 관한 것으로서, 표면를 구비하는 기판, 기판상의 표면 위에 놓여 형성된 비정질 탄소층, 및 상기 기판의 표면 위에 놓인 저표면 에너지 재료층을 포함하는 기술로서, 기판과 비정질 탄소층 사이에 저표면 에너지 재료층을 증착하는 단계를 구비하는 기술이 개시되어 있다.
그러나, 상기 종래기술에 의하면 중간층을 형성하기 위한 성막 방법이 복잡하고 이로 인해 제조비용이 고가로 된다고 하는 문제점이 있었다.
한편, 반도체소자의 고집적화 및 고성능화가 진행됨에 따라 반도체소자의 제조에 사용 되는 재료 또는 공정 기술에 대한 요구도가 매우 높아지고 있다. 특히, 반도체 기판 상에 형성된 여러 층 또는 영역들에 미세 패턴을 형성하는 공정에 대한 요구사항이 매우 강화되고 있다.
현재 반도체공정에서 비정질 탄소박막은 다양한 용도로 사용되고 있다. 반도체공정이 미세화되고 집적화가 진행됨에 따라 다양한 물리적 특성을 가진 비정질 탄소박막들이 반도체 공정에서 요구되고 있다.
이러한 요구에 맞추어, 현재 다양한 반도체공정에서 14000 Å이상의 높은 두께를 가진 비정질 탄소박막을 필요로 하고 있지만, 도 1에 나타낸 바와 같이, 기판 위에 14000 Å이상의 높은 두께로 비정질 탄소박막을 증착할 경우, 막 내부의 스트레스 문제와 기타 요인들로 인하여 막의 박리 현상이 일어날 가능성이 매우 높다고 하는 문제점이 있었다.
또한, 이러한 막의 박리 현상을 예방하기 위해서는 비정질 탄소박막의 증착속도를 느리게 하거나, 공정구간을 나누어서 수회에 걸쳐 비정질 탄소박막을 증착할 수도 있지만, 이럴 경우, 공정시간이 증가되어 생산성이 감소된다고 하는 문제점이 여전히 남게 된다.
본 발명은 상술한 종래기술의 문제점을 해결하고자 하는 것으로서, 본 발명의 목적은 공정시간의 증가는 최소화하고 생산성을 극대화시키면서, 막의 박리가 없는 고품질의 고두께 비정질 탄소박막 증착 방법을 제공하는 것이다
상술한 목적을 달성하기 위하여 본 발명에 의한 비정질 탄소박막 증착방법은 기판상에 증착될 비정질 탄소박막의 두께를 산정하는 단계와, 기판을 공정챔버내로 반입하는 단계와, 상기 산정된 비정질 탄소박막의 두께가 일정 두께를 초과하는 경우에는 상기 기판상에 표면처리용 반응가스를 공급하고 상기 공정챔버에 RF전원을 인가하여 플라즈마를 생성하여 기판의 표면에 표면처리용 반응가스를 플라즈마 표면처리하는 단계와, 상기 기판상에 비정질 탄소박막을 증착하는 단계를 구비하는 것을 특징으로 한다.
여기서, 상기 산정된 비정질 탄소박막의 일정 두께는 14000 Å인 것을 특징으로 한다.
여기서, 상기 반응가스는 상기 비정질 탄소박막과 결합력이 강한 성분을 구비하는 것을 특징으로 한다.
여기서, 상기 반응가스는 아르곤 가스, 산소 가스, 헬륨 가스 중 어느 하나 또는 하나 이상의 혼합가스인 것을 특징으로 한다.
상술한 구성을 가지는 본 발명의 비정질 탄소박막 증착방법에 의하면, 기판상에 증착되는 비정질 탄소박막의 두께가 일정 두께를 초과하는 고두께인 경우에는 증착전에 기판상에 플라즈마 표면처리를 실시하여 비정질 탄소박막의 증착 전에 플라즈마 처리를 한 기판과 비정질 탄소박막의 결합력이 극대화되어서 플라즈마 처리를 하지 않은 기판에 비정질 탄소박막을 증착하는 경우에 비하여 증착되는 막이 고두께인 경우에도 막의 증착을 용이하게 할 수 있다.
또한, 기판에 대한 플라즈마 표면처리가 끝나고 14000Å두께 이상의 비정질 탄소박막을 증착하면 결합력이 극대화되고 막의 박리가 없는 안정화된 고품질의 비정질 탄소박막을 얻을 수 있다.
또한, 기판에 플라즈마 처리를 하는 시간은 비교적 짧은 시간만으로도 충분히 실행할 수 있으므로, 비정질 탄소박막 증착에 소요되는 공정시간과 생산성에 최소한의 영향을 주어 생산성을 확보할 수 있다.
도 1은 종래기술에 의한 비정질 탄소박막의 박리현상을 나타내는 도면이다.
도 2는 본 발명에 의한 비정질 탄소박막의 증착공정을 나타내는 도면이다.
도 3은 본 발명에 의한 비정질 탄소박막의 증착공정의 진행에 따른 기판의 상태를 나타내는 도면이다.
이하에서는 첨부된 도면을 참조하여 본 발명에 의한 고두께의 비정질 탄소박막 증착방법에 대하여 실시예로써 상세하게 설명한다.
도 2 및 도 3 에 나타낸 바와 같이, 본 발명에 의한 비정질 탄소박막 증착방법은 기판상에 증착되는 비정질 탄소박막의 두께가 일정 두께를 초과하는 고두께인 경우에는 기판에 비정질 탄소박막을 증착하기 이전에 기판의 표면에 플라즈마 표면처리를 하는 것을 특징으로 한다.
본 발명에 의한 비정질 탄소박막의 증착방법은, 우선 기판상에 증착될 비정질 탄소박막의 두께를 산정하여 둔다. 여기서, 산정되는 비정질 탄소박막의 두께는 막이 증착된 기판의 용도 및 기능에 의해 다양한 두께를 갖도록 미리 결정된다.
그런 다음, 기판(1)을 공정챔버내로 반입한다.
그런 다음, 상기 산정된 비정질 탄소박막의 두께가 일정 두께를 초과하는 고두께인 경우에는 상기 기판상에 플라즈마 표면처리를 실행한 후 비정질 탄소박막의 증착공정을 실행하고, 일정 두께를 초과하지 않는 경우에는 상기 기판상에 비정질 탄소박막의 증착공정을 바로 실행하도록 제어된다.
상기 산정된 비정질 탄소박막의 두께가 일정 두께를 초과하는 고두께이어서 상기 기판상에 플라즈마 표면처리를 실행하는 것으로 결정된 경우에는 우선 표면처리용 반응가스를 기판상에 공급한다.
여기서, 상기 표면처리용 반응가스는 후술하는 단계인 비정질 탄소박막의 증착시에 증착되는 비정질 탄소박막과의 결합력이 강화될 수 있는 성분의 가스인 것이면 좋다.
본 실시예에 있어서, 상기 반응가스는 아르곤 가스, 산소 가스, 헬륨 가스 중 어느 하나 또는 하나 이상의 혼합가스인 것을 예로 한다.
그런 다음, 상기 공정챔버에 RF전원을 인가하여 플라즈마를 생성하여 기판의 표면에 반응가스를 플라즈마 표면처리한다.
예를 들면, 상기 반응가스로서 상기 아르곤 가스나 헬륨가스를 기판의 표면에 플라즈마 처리를 하면, 아르곤 가스나 헬륨 가스가 방전되어 자유 라디칼이 기판의 표면에 교차결합하거나 기판의 표면에 증착되어 기판 표면을 개질하고 특성을 변화시킨다. 또한, 후술하는 비정질 탄소박막의 증착시에 상기 기판의 표면에 교차결합된 상기 아르곤 가스나 헬륨가스의 자유 라디칼이 증착되는 탄소박막과 다시 교차결합하거나 탄소박막층의 표면에 증착되어 기판의 표면과 비정질 탄소박막층과의 결합력을 증대시키게 된다.
또한, 상기 반응가스로서 예를 들면 상기 아르곤과 산소의 혼합가스는 기판의 표면에 중합되어 기판의 표면을 개질하게 된다.
이로써, 비정질 탄소박막의 증착 전에 플라즈마 처리를 한 기판과 비정질 탄소박막의 결합력이 극대화되어서 플라즈마 처리를 하지 않은 기판에 비정질 탄소박막을 증착하는 경우에 비하여 막의 증착을 용이하게 할 수 있다.
또한, 기판에 상기 반응가스를 플라즈마 처리를 하는 시간은 비교적 짧은 시간만으로도 충분히 실행할 수 있으므로, 비정질 탄소박막 증착에 소요되는 공정시간과 생산성에 최소한의 영향을 주어 생산성을 확보할 수 있다.
여기서, 상기 기판상에 플라즈마 표면처리를 실행여부를 결정하기 위한 상기 산정된 비정질 탄소박막의 일정 두께는 특히 14000 Å 이상인 것을 예로 한다.
종래기술에 의한 경우, 14000 Å이상의 높은 두께로 비정질 탄소박막을 증착할 경우, 특히 막 내부의 스트레스 문제와 기타 요인들로 인하여 막의 박리 현상이 심하였으나, 상술한 바와 같이, 비정질 탄소박막의 증착 전에 플라즈마 처리하고 14000Å두께 이상의 비정질 탄소박막을 증착하면 결합력이 극대화되고 막의 박리가 없는 안정화된 고품질의 비정질 탄소박막을 얻을 수 있다.
여기서, 상기 산정된 비정질 탄소박막의 두께가 고두께가 아닌 경우에는 막의 박리현상이 심각하지 않기 때문에 상기 플라즈마 표면처리 공정을 실행할 필요 없이 곧바로 후술하는 비정질 탄소박막의 증착공정을 실행하도록 제어된다.
상기 플라즈마 표면처리 공정을 실행한 후에는, 상기 공정챔버에 공급된 표면처리용 반응가스를 배기한 후, 비정질 탄소박막(3)의 증착공정을 실행한다. 여기서, 비정질 탄소박막의 증착공정은 종래의 증착공정과 대략 동일하므로 중복된 설명은 생략한다.
본 실시예는 본 발명에 포함되는 기술적 사상의 일부를 명확하게 나타낸 것에 불과하며, 본 발명의 명세서에 포함된 기술적 사상의 범위내에서 당업자가 용이하게 유추할 수 있는 변형예와 구체적인 실시예는 모두 본 발명의 기술적 사상에 포함되는 것은 자명하다.
1 : 기판
2 : 기판표면
3 : 비정질 탄소박막

Claims (4)

  1. 삭제
  2. 기판상에 증착될 비정질 탄소박막의 두께를 산정하는 단계와,
    기판을 공정챔버내로 반입하는 단계와,
    상기 산정된 비정질 탄소박막의 두께가 14000 Å을 초과하는 경우에는 상기 기판상에 표면처리용 반응가스를 공급하고 상기 공정챔버에 RF전원을 인가하여 플라즈마를 생성하여 기판의 표면에 반응가스를 플라즈마 표면처리하는 단계와,
    상기 기판상에 비정질 탄소박막을 증착하는 단계를 구비하는 것을 특징으로 하는 비정질 탄소박막 증착방법.
  3. 삭제
  4. 제 2 항에 있어서,
    상기 반응가스는 아르곤 가스, 산소 가스, 헬륨 가스 중 어느 하나 또는 둘 이상의 혼합가스인 것을 특징으로 하는 비정질 탄소박막 증착방법.
KR1020120111481A 2012-10-08 2012-10-08 비정질 탄소박막 증착방법 KR101387903B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120111481A KR101387903B1 (ko) 2012-10-08 2012-10-08 비정질 탄소박막 증착방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120111481A KR101387903B1 (ko) 2012-10-08 2012-10-08 비정질 탄소박막 증착방법

Publications (2)

Publication Number Publication Date
KR20140045219A KR20140045219A (ko) 2014-04-16
KR101387903B1 true KR101387903B1 (ko) 2014-04-23

Family

ID=50652846

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120111481A KR101387903B1 (ko) 2012-10-08 2012-10-08 비정질 탄소박막 증착방법

Country Status (1)

Country Link
KR (1) KR101387903B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115451877A (zh) * 2022-09-29 2022-12-09 天津大学 超音速分离器液滴沉积量与沉积位置声学预测方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040060782A (ko) * 2002-12-27 2004-07-06 동경 엘렉트론 주식회사 박막 처리 방법 및 박막 처리 시스템
KR100876898B1 (ko) 2007-08-31 2009-01-07 주식회사 하이닉스반도체 반도체 소자의 하드마스크막 형성 방법
JP2009041085A (ja) 2007-08-10 2009-02-26 Konica Minolta Holdings Inc 炭素膜形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040060782A (ko) * 2002-12-27 2004-07-06 동경 엘렉트론 주식회사 박막 처리 방법 및 박막 처리 시스템
JP2009041085A (ja) 2007-08-10 2009-02-26 Konica Minolta Holdings Inc 炭素膜形成方法
KR100876898B1 (ko) 2007-08-31 2009-01-07 주식회사 하이닉스반도체 반도체 소자의 하드마스크막 형성 방법

Also Published As

Publication number Publication date
KR20140045219A (ko) 2014-04-16

Similar Documents

Publication Publication Date Title
KR102040022B1 (ko) 합성의 제거가능한 하드마스크
US9165762B2 (en) Method of depositing silicone dioxide films
KR102462349B1 (ko) 등각적 탄소 막들을 사용하여 임계 치수를 감소시키기 위한 방법
US8026165B2 (en) Process for producing air gaps in microstructures, especially of the air gap interconnect structure type for integrated circuits
WO1998021748A1 (fr) Dispositif a semi-conducteur et son procede de fabrication
KR20070100409A (ko) 유전체막의 성막 방법
CN106537555B (zh) 薄型基板及其制造方法、以及基板的输送方法
KR102225475B1 (ko) 플라즈마 에칭 방법
KR101387903B1 (ko) 비정질 탄소박막 증착방법
WO2013118694A1 (ja) 積層体の製造方法
CN109841499B (zh) 非晶硅膜的形成方法
KR20190123514A (ko) 유연한 유무기 보호막 및 그 제조방법
KR102125511B1 (ko) 비정질 실리콘막의 형성 방법
KR102146543B1 (ko) 비정질 실리콘막의 형성 방법
CN113802108A (zh) 沉积的方法
KR20050021895A (ko) 전자장치의 제조방법
KR20210014483A (ko) 비정질 실리콘막의 형성 방법
JP7463831B2 (ja) 積層体
CN109075263A (zh) 发光二极管的保护膜的沉积方法
KR101416558B1 (ko) 다이본딩 필름의 증착방법
KR20220002123A (ko) 기판 처리 방법
CN101393866A (zh) 干法蚀刻制程中晶圆缺陷的改善方法
JP2006019501A (ja) エッチング方法
KR20220018664A (ko) 비정질 탄소막 증착 방법
JP2010215931A (ja) 成膜方法および成膜治具

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170308

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190311

Year of fee payment: 6