JP3113040B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP3113040B2
JP3113040B2 JP04032060A JP3206092A JP3113040B2 JP 3113040 B2 JP3113040 B2 JP 3113040B2 JP 04032060 A JP04032060 A JP 04032060A JP 3206092 A JP3206092 A JP 3206092A JP 3113040 B2 JP3113040 B2 JP 3113040B2
Authority
JP
Japan
Prior art keywords
film
gas
carbon film
processed
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP04032060A
Other languages
English (en)
Other versions
JPH05234957A (ja
Inventor
定之 神保
治樹 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP04032060A priority Critical patent/JP3113040B2/ja
Priority to US08/020,193 priority patent/US5302240A/en
Publication of JPH05234957A publication Critical patent/JPH05234957A/ja
Priority to US08/202,372 priority patent/US5445710A/en
Application granted granted Critical
Publication of JP3113040B2 publication Critical patent/JP3113040B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、炭素膜の除去工程を有
する半導体装置の製造方法に関する。
【0002】
【従来の技術】近年、コンピュ−タ−や通信機器の重要
部分には、多数のトランジスタや抵抗等を電気回路を達
成するようにむすびつけ、1チップ上に集積化して形成
した大規模集積回路(LSI)が多用されている。この
ため、機器全体の性能は、LSI単体の性能と大きく結
び付いている。
【0003】LSI単体の性能向上は、集積度を高める
こと、つまり、素子の微細化により実現できる。素子の
微細化には、高精度に金属膜や半導体膜等の被加工膜を
所望パタ−ンに加工する必要がある。この種のパタ−ン
加工は、通常、次のように行なわれている。即ち、ま
ず、被加工膜上に感光性のレジストを塗布した後、この
レジストを光や紫外線により所望パタ−ンに露光する。
次に現像により露光部又は未露光部のレジストを選択的
に除去してレジストパタ−ンを形成する。最後に、この
レジストパタ−ンをマスクとして被加工膜をエッチング
した後、レジストパタ−ンを除去してパタ−ン加工が終
了する。
【0004】しかしながら、半導体素子の高集積化に伴
い最小パタ−ン寸法は小さくなる一方で、最近では0.
5μm以下のパタ−ン形成が必要となってるが、上述し
た従来の方法では、露光光の反射により十分なパタ−ン
精度が得られないという問題があった。
【0005】即ち、ポリシリコン膜やアルミニウム等の
反射率が高い被加工膜をパタ−ニングする場合、露光の
際にレジストを通過した露光光が被加工膜の表面で反射
し、この反射光により露光されるべきない部分のレジス
トが露光され、露光精度が低下するという問題があっ
た。
【0006】このような問題を解決するために、反射防
止膜として炭素膜を用いる方法が提案されている。この
方法は、被加工膜上に炭素膜,レジストを順次を堆積
し、続いてレジストを所望のパタ−ンに露光し、この
後、レジスト,炭素膜を除去するというものである。こ
の方法によれば、被加工膜上のレジストを通過してきた
露光光は、炭素膜に吸収されるので反射光は生じない。
しかしながら、この種の方法には炭素膜の除去に関して
次のような問題があった。
【0007】炭素膜の除去は、通常、酸素プラズマアッ
シャ−や酸素RIEを用いて酸素イオンによりレジスト
と共に除去するか、又は600〜700℃の酸素雰囲気
中で燃焼して除去していた。このため、前者の方法で
は、酸素イオンにより被加工膜の下層がダメ−ジを受け
るという問題があった。また、後者の方法では、被加工
膜の下層がアルミニウム等の低融点材料からなるときに
は使用できないという問題があった。
【0008】
【発明が解決しようとする課題】上述の如く、従来の被
加工膜のパタ−ン加工においては、露光光の被加工膜表
面での反射による露光精度の低下を防止するために、被
加工膜上に炭素膜を設ける方法が取られていた。
【0009】しかしながら、酸素イオンや熱処理を利用
して炭素膜の除去を行なっていたので、前者の場合には
酸素イオンにより被加工膜の下層がダメ−ジを受け、後
者の場合には被加工膜の下層が低融点材料からなるとき
には使用できないという問題があった。
【0010】本発明は、上記事情を考慮してなされたも
ので、その目的とするところは、被加工膜の下層がダメ
−ジを受けない炭素膜の除去工程を有する半導体装置の
製造方法を提供することにある。
【0011】
【課題を解決するための手段】本発明の骨子は、酸素の
ラジカルにより炭素膜の除去を行なうことにある。
【0012】即ち、上記の目的を達成するために、本発
明の半導体装置の製造方法は、所望の処理が施された基
板上に炭素膜を形成する工程と、前記炭素膜を所定の温
度に加熱し、主たるラジカルとして酸素のラジカルを用
いたガス雰囲気中で、前記ラジカルにより前記炭素膜を
除去する工程とを備えていることを特徴とする。
【0013】また、本発明の他の半導体装置の製造方法
は、基板上に被加工膜を堆積する工程と、この被加工膜
上に炭素膜を堆積する工程と、この炭素膜上にレジスト
パタ−ンを形成し、これをマスクとして前記炭素膜をエ
ッチングする工程と、前記レジストパタ−ン又は前記炭
素膜又はその両方をマスクとして前記被加工膜をエッチ
ングする工程と、前記炭素膜を所定の温度に加熱し、主
たるラジカルとして酸素のラジカルを用いたガス雰囲気
中で前記炭素膜を除去する工程とを備えたことを特徴と
する。なお、前記基板は、100℃以上500℃以下の
範囲で加熱されることが望ましい。
【0014】
【作用】本発明等は、炭素膜を100℃以上に加熱する
と、炭素膜は酸素のラジカルと反応し、炭素膜をエッチ
ングできることを見出した。
【0015】したがって、本発明のように、酸素のラジ
カルを含むガス雰囲気中に炭素膜を晒せば、酸素のラジ
カルと炭素との反応により、炭素膜を除去できる。この
エッチングは、プラズマエッチングのようにイオンによ
るものではないので、被加工膜の下層がダメ−ジを受け
るという問題はない。しかも、100℃から炭素膜をエ
ッチングできるので、被加工膜の下層が低融点材料の場
合にも適用できる。
【0016】
【実施例】以下、図面を参照しながら実施例を説明す
る。図1は、本発明の第1の実施例に係わるエッチング
装置の概略構成を示す模式図である。
【0017】反応チェンバ2の内部には、基板1と、こ
の基板1を加熱するためのヒ−タ3が収容されている。
また、反応チェンバ2の上部には、ガス供給パイプ4,
放電管5,ガス供給パイプ6を介して、O2 ガス,CF
4 ガスが収容されたエッチングガス供給部7が接続され
ている。放電管5とガス供給パイプ6との間には、マイ
クロ波電源8が接続されている。一方、反応チェンバ2
の下部には、ガス排気部(不図示)が設けられている。
次に上記の如く構成されたエッチング装置を用いた金属
膜のパタ−ニングを図2の形成工程断面図に従い説明す
る。
【0018】先ず、図2(a)に示すように、所望の処
理が施された基板1上に金属膜12を堆積する。次いで
この金属膜12上に炭素膜13を堆積した後、この炭素
膜13上にフォトレジスト14を塗布する。
【0019】次に図2(b)に示すように、フォトレジ
スト14を光や紫外線を用いて所望パタ−ンに露光した
後、フォトレジスト14の現像を行なってレジストパタ
−ン14を形成する。次に図2(c)に示すように、レ
ジストパタ−ン14をマスクにして炭素膜13,金属膜
12をエッチングする。
【0020】次に図1のエッチング装置の反応チェンバ
2に基板1を収容する。次いでガス排気部により反応チ
ェンバ2内のガスを排気し、反応チェンバ2内を所定の
レベル、例えば、0.4乃至0.7Torr程度まで減
圧する。この後、ヒ−タ3により基板1を加熱し、基板
温度を100℃未満に保つ。
【0021】次にエッチングガス供給部7のバルブを開
くと共に、マイクロ波電源8の電源を入れる。この結
果、ガス供給パイプ4を介して、放電管5中で励起され
たO2(O2 ラジカル)及びCF4 (CF4 ラジカル)
が反応チェンバ2室内に導入され、ダウンフロ−エッチ
ングにより、図2(d)に示す如く、O2 ラジカル,C
4 ラジカルによりフォトレジスト14が選択的に除去
される。フォトレジスト14が選択的に除去されるの
は、低温では炭素膜のエッチング速度が十分遅くなるか
らである。
【0022】即ち、本発明者等の研究によれば、炭素膜
は、酸素雰囲気中では、600〜700℃程度の高温で
も燃焼しないが、酸素ラジカル雰囲気中では、100℃
から酸素ラジカルと反応し、除去できることが分かっ
た。また、酸素ラジカルと他の元素のラジカル、例え
ば、フッ素等のハロゲン元素のラジカルとの混合ラジカ
ルを用いても同様な結果が得られることが分かった。
【0023】図3は、このことを表している測定結果
で、O2 ガス,O3 ガス並びにCF4ガスとO2 ガスと
の混合ガスの場合について、図1のエッチング装置を用
いて得られた炭素膜のエッチング速度と基板温度との関
係を示す特性図である。この測定では、O2 ガスの流量
比を100SCCM,O3 ガスの流量比を300SCC
Mとし、また、CF4 とO2 との混合ガスについては、
CF4 を25SCCM,O2 ガスを75SCCMとし
た。なお、O3 ガスだけはラジカル化してないものを用
いた。
【0024】この図から、ラジカルの原料ガスとしてO
2 ガス,CF4 ガスを用いた場合、基板温度が100℃
以上になると炭素膜のエッチングが始まり、基板温度の
上昇と共にエッチング速度が大きくなことが分かる。
【0025】したがって、基板温度を100℃未満にす
れば、レジストパタ−ン14のみを選択的に除去でき
る。また、O3 ガスの場合、200℃以上で炭素膜のエ
ッチングが始まっているが、ラジカル化した場合にはO
2 ガスと同様になった。
【0026】最後に、所定の圧力、例えば、0.4乃至
0.7Torrのの条件で、ヒ−タ3を用いて基板1を
100℃以上500℃以下に加熱してエッチング速度を
上げ、図2(e)に示すように、炭素膜13を除去して
金属膜12のパタ−ニング工程が終了する。
【0027】以上述べた方法によれば、イオンを利用せ
ずに炭素膜13を除去できるので、金属膜12の下層に
ダメ−ジを与えること無く、金属膜12のパタ−ニング
を行なえる。
【0028】また、本実施例の方法は、基板1を500
℃より高い温度に加熱しなくても炭素膜13を除去でき
るので、アルミニウム等の低融点材料からなる金属膜の
パタ−ニングにも適用できる。逆に、高融点材料からな
る金属膜の場合には、炭素膜を高温に加熱できるので、
炭素膜の除去を短時間に行なえる。
【0029】また、基板1が大口径のウエハであって
も、O2 ガス,O3 ガス等の酸素ラジカルは長寿命なの
で、反応チェンバ2に大量の酸素ラジカルを供給でき、
均一に炭素膜13をエッチングすることができる。
【0030】また、炭素膜13の除去は、100℃以上
の基板温度で行われるため、このときに、フォトレジス
トパタ−ン14の残留元素を蒸発させることができる。
したがって、炭素膜13を除去した後に、フォトレジス
トパタ−ン14の残留元素が下地の金属膜12に残ると
いう問題は生じない。
【0031】なお、本実施例では、ラジカルの原料ガス
としてO2 ガスとCF4 ガスとの混合ガスを使用した
が、CF4 ガスの代わりに、Fからなる他の原料ガス、
例えば、SF6 ガス,NF3 ガス,CF4 ガス,C2
6 ガス,C3 8 ガス,BF3ガス,XeF2 ガス,F
2 ガスを用いても良い。更に、F以外の他のハロゲン元
素からなる原料ガスとO2 ガスを用いても良い。
【0032】また、混合ガスの代わりに、O2 ガスだけ
でも用いても良い。この場合、図3から分かるように、
混合ガスに比べ、高いエッチング速度が得られるという
利点がある。例えば、炭素膜12の膜厚が40nmの場
合、基板温度250℃の条件でエッチングを行なえば、
130nm/分のエッチング速度が得られるので、約2
0秒という短時間で除去できる。次に本発明の第2の実
施例に係わる炭素膜の除去方法について説明する。本実
施例の炭素膜の除去方法が先の実施例と異なる点は、フ
ォトレジストパタ−ンと炭素膜とを同時に除去すること
にある。
【0033】即ち、基板温度をフォトレジストパタ−ン
と炭素膜とを同時に除去できる温度に設定し、O2 ラジ
カルを用いたダウンフロ−エッチングによりフォトレジ
ストパタ−ンと炭素膜とを一緒に除去する。
【0034】図4は、O2 ラジカルによるフォトレジス
トパタ−ンのエッチング速度と基板温度との関係を示す
特性図である。この図から、基板温度の上昇と共にエッ
チング速度が大きくなり、100℃以上であれば実用的
なエッチング速度が得られることが分かる。なお、エッ
チングが始まる基板温度は50℃付近からであった。ま
た、圧力は第1の実施例と同様であった。
【0035】したがって、基板温度を100℃以上に設
定し、O2 ラジカルのダウンフロ−エッチングを用いる
ことにより、フォトレジストパタ−ンと炭素膜とを同時
に除去できる。
【0036】かくして本実施例によれば、下地にダメ−
ジを与えること無く炭素膜を除去できるなど先の実施例
と同様な効果が得られるのは勿論のこと、フォトレジス
トパタ−ンと炭素膜とを同時に除去できるのでパタ−ニ
ング工程の簡略化が図れるという利点がある。図5は、
本発明の第3の実施例に係わるエッチング装置の概略構
成を示す模式図である。本実施例のエッチング装置は、
図1のエッチング装置を2つ繋げた構成になっている。
【0037】即ち、本実施例のエッチング装置は、フォ
トレジストパタ−ンを除去するための反応チェンバ2a
と炭素膜を除去するための反応チェンバ2bとが別々に
なっており、反応チェンバ2aと反応チェンバ2bとは
ゲ−トバルブ9を介して接続されている。
【0038】次に上記の如く構成されたエッチング装置
を用いた炭素膜及びフォトレジストパタ−ンの除去方法
を説明する。この炭素膜及びフォトレジストパタ−ン
は、Al配線形成のためにAl膜上に形成されたもので
ある。
【0039】まず、除去するべき炭素膜及びフォトレジ
ストパタ−ンが形成された基板1を反応チェンバ2aに
収容し、ガス排気部により反応チェンバ2a内を所定の
レベル、例えば、0.4乃至0.7Torrまで減圧す
る。
【0040】次にヒ−タ3aにより基板1を加熱して基
板温度を50℃に保つ。この後、エッチングガス供給部
7aのバルブを開き、流量50SCCMのCF4 ガスと
流量500SCCMのO2 ガスとの混合ガスをガス供給
パイプ6aを介して放電管5aに流すと共に、マイクロ
波電源8aの電源を入れる。この結果、混合ガスは放電
管5aで励起されて、ガス供給パイプ4aを介してCF
4 ラジカルとO2 ラジカルとが反応チェンバ2aに導入
され、フォトレジストパタ−ンが選択的に除去される。
このフォトレジストパタ−ンが選択的に除去されるの
は、基板温度が50℃であるため、上記ラジカルと炭素
膜との反応が起こらないからである。
【0041】次に真空中で基板1を反応チェンバ2aか
ら反応チェンバ2bに移した後、ヒ−タ3bにより基板
1を250℃に加熱する。この後、エッチングガス供給
部7bから流量300SCCMのO2 ガスをガス供給パ
イプ6bを介して放電管5bに流すと共に、マイクロ波
電源8bの電源を入れてO2 ガスを励起する。この結
果、ガス供給パイプ4bを介してO2 ラジカルが反応チ
ェンバ2b内に供給され、O2 ラジカルのダウンフロ−
エッチングにより炭素膜が除去される。ここで、圧力は
所定の値、例えば、0.4乃至0.7Torrに保持し
た。
【0042】以上述べた方法でも、先の実施例と同様な
効果が得られるのは勿論のこと、炭素膜の除去を行なう
反応チェンバ2bが、フォトレジストパタ−ンの除去を
行なう反応チェンバ2aとが別なので、フォトレジスト
パタ−ンの残留元素による悪影響を更に小さくできる。
また、このようにして得られたAl配線を調べたとこ
ろ、1週間経過しても腐食の発生が見られなかった。
【0043】なお、本実施例では、フォトレジストパタ
−ンを除去するために、ラジカルの原料ガスとしてCF
4 ガスとO2 ガスとの混合ガスを用いたが、先の実施例
と同様にSF6 ガス,NF3 ガス等のハロゲン元素を含
む原料ガスとO2 ガスとの混合ガスを用いても良い。ま
た、上記混合ガスの代わりにハロゲン元素を含むラジカ
ルと水蒸気体或いは少くとも水素元素を含むガスからな
る混合ガスを用いても良い。要はフォトレジストパタ−
ンの除去の際に炭素膜がエッチングされないように原料
ガス及び基板温度を選べば良い。
【0044】また、本実施例では、反応チェンバ2aに
おける基板温度を50℃,反応チェンバ2aにおける基
板温度を250℃に設定したが、それぞれ20〜100
℃,100〜500℃の範囲であれば同様な効果が得ら
れる。
【0045】なお、本発明は、上述した実施例に限定さ
れるものではない。例えば、上記実施例では、フォトレ
ジストパタ−ンをマスクとして炭素膜及び金属膜を同時
に除去したが、まず、炭素膜をパタ−ニングした後、フ
ォトレジストパタ−ンを剥離し、この炭素膜をマスクと
して金属膜をエッチングしても良い。
【0046】また、上記実施例では、炭素膜を除去する
ために酸素ラジカルを用いたが、その代わりに水素ラジ
カルやフッ素ラジカル等のラジカルを用いても同様な効
果が期待できる。また、上記実施例では、被加工膜とし
て金属膜の場合について説明したが、本発明は、絶縁膜
や半導体膜等の他の被加工膜の場合にも適用できる。
【0047】また、上記実施例では、被加工膜のパタ−
ニング工程における炭素膜の除去について説明したが、
本発明は、他の工程における炭素膜の除去にも適用でき
る。その他、本発明の要旨を逸脱しない範囲で、種々変
形して実施できる。
【0048】
【発明の効果】以上詳述したように本発明によれば、被
加工膜の下層にダメ−ジを与えること無く、炭素膜を除
去できる。
【図面の簡単な説明】
【図1】本発明の第1の実施例に係わるエッチング装置
の概略構成を示す模式図。
【図2】Al膜のパタ−ニング方法を説明するための工
程断面図。
【図3】炭素膜のエッチング速度と基板温度との関係を
示す特性図。
【図4】フォトレジストパタ−ンのエッチング速度と基
板温度との関係を示す特性図。
【図5】本発明の第3の実施例に係わるエッチング装置
の概略構成を示す模式図。
【符号の説明】
1…基板、2,2a,2b…反応チェンバ、3,3a,
3b…ヒ−タ、4,4a,4b…ガス供給パイプ、5,
5a,5b…放電管、6,6a,6b…ガス供給パイ
プ、7,7a,7b…エッチングガス供給部、8,8
a,8b…マイクロ波電源、9…ゲ−トバルブ、12…
金属膜、13…炭素膜、14…フォトレジスト(フォト
レジストパタ−ン)。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/3065 H01L 21/027

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項1】所望の処理が施された基板上に露光時の反
    射防止膜としての炭素膜を形成する工程と、 前記炭素膜を所定の温度に加熱するとともに、酸素ガス
    を含む原料ガスのマイクロ波放電により生じたラジカル
    及びイオンのうち実質的に酸素ラジカルを含むラジカル
    のみによるドライエッチングにより、前記炭素膜を除去
    する工程とを有することを特徴とする半導体装置の製造
    方法。
  2. 【請求項2】基板上に被加工膜を堆積する工程と、 この被加工膜上に露光時の反射防止膜としての炭素膜を
    堆積する工程と、 この炭素膜上にレジストを塗布した後、このレジストに
    対して露光および現像を行って、レジストパターンを形
    成する工程と、 このレジストパターンを マスクとして前記炭素膜をエッ
    チングする工程と、 前記レジストパターン又は前記炭素膜又はその両方をマ
    スクとして前記被加工膜をエッチングする工程と、 前記炭素膜を所定の温度に加熱するとともに、酸素ガス
    を含む原料ガスのマイクロ波放電により生じたラジカル
    及びイオンのうち実質的に酸素ラジカルを含むラジカル
    のみによるドライエッチングにより、前記炭素膜及び前
    記レジストパターンを除去する工程とを有することを特
    徴とする半導体装置の製造方法。
  3. 【請求項3】前記所定の温度は、100乃至500℃の
    範囲の温度であることを特徴とする請求項1又は請求項
    2に記載の半導体装置の製造方法。
  4. 【請求項4】前記ドライエッチングはダウンフローエッ
    チングであることを特徴とする請求項1又は請求項2に
    記載の半導体装置の製造方法。
  5. 【請求項5】前記所望の処理が施された基板の表面は前
    記炭素膜よりも反射率の高い膜又は 前記被加工膜は前記
    炭素膜よりも反射率の高い膜であることを特徴とする請
    求項1又は請求項2に記載の半導体装置の製造方法。
  6. 【請求項6】前記所望の処理が施された基板の表面は金
    属膜若しくは半導体膜、又は前記被加工膜は金属膜若し
    くは半導体膜であることを特徴とする請求項1又は請求
    項2に記載の半導体装置の製造方法。
  7. 【請求項7】前記反射率の高い膜はアルミニウム膜又は
    ポリシリコン膜、前記金属膜はアルミニウム膜、前記半
    導体膜はポリシリコン膜であることを特徴とする請求項
    5又は請求項6に記載の半導体装置の製造方法。
  8. 【請求項8】前記原料ガスは、ハロゲン元素を含む原料
    ガスとO 2 ガスとの混合ガスであることを特徴とする請
    求項1又は請求項2に記載の半導体装置の製造方法。
  9. 【請求項9】前記ハロゲン元素を含む原料ガスは、CF
    4 ガス、SF 6 ガス、NF 3 ガス、C 2 6 ガス、C 3
    8 ガス、BF 3 ガス、XeF 2 ガス又はF 2 ガスであ
    ることを特徴とする請求項1又は請求項2に記載の半導
    体装置の製造方法。
  10. 【請求項10】前記原料ガスは、O 2 ガス単体であるこ
    とを特徴とする請求項1又は請求項2に記載の半導体装
    置の製造方法。
JP04032060A 1991-01-22 1992-02-19 半導体装置の製造方法 Expired - Lifetime JP3113040B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP04032060A JP3113040B2 (ja) 1992-02-19 1992-02-19 半導体装置の製造方法
US08/020,193 US5302240A (en) 1991-01-22 1993-02-19 Method of manufacturing semiconductor device
US08/202,372 US5445710A (en) 1991-01-22 1994-02-25 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04032060A JP3113040B2 (ja) 1992-02-19 1992-02-19 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH05234957A JPH05234957A (ja) 1993-09-10
JP3113040B2 true JP3113040B2 (ja) 2000-11-27

Family

ID=12348341

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04032060A Expired - Lifetime JP3113040B2 (ja) 1991-01-22 1992-02-19 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3113040B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100876898B1 (ko) * 2007-08-31 2009-01-07 주식회사 하이닉스반도체 반도체 소자의 하드마스크막 형성 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006303496A (ja) * 2006-04-14 2006-11-02 Fujitsu Ltd 半導体装置の製造方法
JP5740895B2 (ja) * 2010-10-01 2015-07-01 凸版印刷株式会社 Euvマスク白欠陥修正方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100876898B1 (ko) * 2007-08-31 2009-01-07 주식회사 하이닉스반도체 반도체 소자의 하드마스크막 형성 방법

Also Published As

Publication number Publication date
JPH05234957A (ja) 1993-09-10

Similar Documents

Publication Publication Date Title
US6451512B1 (en) UV-enhanced silylation process to increase etch resistance of ultra thin resists
KR100188508B1 (ko) 비정질탄소막을 사용하는 패턴형성방법과 에칭방법 및 비정질탄소막 형성방법
US5895740A (en) Method of forming contact holes of reduced dimensions by using in-situ formed polymeric sidewall spacers
KR0170557B1 (ko) 애싱과 에칭을 포함한 반도체장치의 제조방법
JPH09251988A (ja) 中間層の一部を除去する中間層リソグラフィ法
JP3003657B2 (ja) 半導体装置の製造方法
JPH10199864A (ja) 反射防止膜のエッチング方法
JP2741168B2 (ja) シリコン基またはゲルマニウム基が含有されたフォトレジスト除去方法
JPS596540A (ja) 半導体装置の製造方法
JP2002134379A (ja) パターン形成方法
JPH09237777A (ja) 上部層の一部を除去する中間層リソグラフィ法
KR19990013545A (ko) 배선 형성 방법
JP2006253245A (ja) 微細パターン形成方法
JP3113040B2 (ja) 半導体装置の製造方法
US5322764A (en) Method for forming a patterned resist
JP2639372B2 (ja) 半導体装置の製造方法
JP4335441B2 (ja) 有機反射防止膜のエッチングプロセス
JPH08339950A (ja) フォトレジストパターン形成方法及びフォトレジスト処理装置
JPH06342744A (ja) a−Cによる反射防止
KR950009291B1 (ko) 시릴화된 레지스트의 박리방법
JPH10303183A (ja) パターンの形成方法
JPH05142788A (ja) レジストパターンの形成方法
JP2647011B2 (ja) レジストパターンの形成方法
JPH10189410A (ja) 半導体装置の製造方法
KR20020007589A (ko) Cf4가스를 이용한 에싱 방법

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070922

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080922

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080922

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090922

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090922

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100922

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110922

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110922

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120922

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120922

Year of fee payment: 12