KR100454626B1 - 반도체소자의금속배선형성방법 - Google Patents
반도체소자의금속배선형성방법 Download PDFInfo
- Publication number
- KR100454626B1 KR100454626B1 KR1019970017510A KR19970017510A KR100454626B1 KR 100454626 B1 KR100454626 B1 KR 100454626B1 KR 1019970017510 A KR1019970017510 A KR 1019970017510A KR 19970017510 A KR19970017510 A KR 19970017510A KR 100454626 B1 KR100454626 B1 KR 100454626B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- gas
- etching
- semiconductor device
- tin layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 47
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 31
- 239000002184 metal Substances 0.000 title claims abstract description 31
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 238000005530 etching Methods 0.000 claims abstract description 52
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 6
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims abstract description 5
- 229910052731 fluorine Inorganic materials 0.000 claims abstract description 5
- 239000011737 fluorine Substances 0.000 claims abstract description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 18
- 229910052721 tungsten Inorganic materials 0.000 claims description 18
- 239000010937 tungsten Substances 0.000 claims description 18
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- 229910052802 copper Inorganic materials 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 2
- 229910052709 silver Inorganic materials 0.000 claims description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims 1
- 239000010949 copper Substances 0.000 claims 1
- 239000004332 silver Substances 0.000 claims 1
- 230000001052 transient effect Effects 0.000 claims 1
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 15
- 239000006117 anti-reflective coating Substances 0.000 abstract 1
- 206010047571 Visual impairment Diseases 0.000 description 4
- 238000000059 patterning Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자의 금속배선 형성방법에 관한 것으로서, DUV(deep ultraviolet) 감광막, 반사방지막(Anti-Reflective Coating), 텅스텐층 및 식각방지막의 적층구조에서 금속배선 패터닝시 N2가스를 첨가하여 식각하고 식각시간을 증가시켜 상기 DUV 감광막에 대한 식각선택비를 증가시키는 동시에 식각후 결함발생을 방지하고, 상기 식각방지막의 식각공정시 식각시간을 감소시켜 상기 DUV 감광막에 대한 식각선택비를 증가시킴으로써 금속배선 형성공정시 감광막의 감소로 인한 하부구조물의 손상을 방지하여 공정수율 및 소자의 신뢰성을 향상시킬 수 있다.
Description
본 발명은 반도체소자의 금속배선 형성방법에 관한 것으로, 특히 원자외선(deep ultraviolet, 이하 DUV 라 함) 감광막을 이용한 패터닝 공정시 상기 DUV 감광막의 손실을 줄이며 결함발생을 억제하는 금속배선 형성방법에 관한 것이다.
최근의 반도체 장치의 고집적화 추세는 미세 패턴 형성 기술의 발전에 큰 영향을 받고 있으며, 이러한 미세패턴의 해상도는 축소노광장치의 광원 파장 및 공정변수에 비례하고, 축소노광장치의 렌즈 구경에 반비례한다.
따라서, 상기 축소노광장치의 광분해능을 향상시키기 위하여 광원의 파장을 감소시키게 되는데, 파장이 각각 436 및 365 nm 인 G-라인 및 i-라인 축소노광장치는 공정 해상도가 각각 약 0.7, 0.5 ㎛ 정도가 한계이며, 0.5 ㎛ 이하의 미세 패턴을 형성하기 위해서는 파장이 작은 원자외선, 예를 들어 파장이 248 nm인 KrF 레이저나 193 nm 인 ArF 레이저를 사용하는 축소노광장치를 이용하고, 더욱 미세한 패턴형성을 위하여 X-선이나 전자빔을 광원으로 이용하기도 한다.
이하, 첨부된 도면을 참고로 하여 종래기술을 상세히 설명한다.
도 1 은 종래기술에 따른 금속배선 형성방법을 도시한 단면도이다.
먼저 하부구조물이 형성된 반도체기판(11) 상부에 식각방지막(12, 13), 도전배선층(14), 반사방지막(15)을 순차적으로 적층하고, 그 상부에 DUV 감광막패턴(16)을 형성한다.
이때, 식각방지막(12, 13)은 Ti/TiN, 도전배선층(14)은 텅스텐 그리고 반사방지막(15)은 TiN 으로 한다.
그 다음에, DUV 감광막(16)을 사용하여 TiN 층(15), 텅스텐층(14) 및 Ti/TiN 층(12, 13)을 순차적으로 식각하여 금속배선을 형성한다.
여기서, 식각후에 잔상이 발생하는 것을 억제하기 위하여 텅스텐층(14)과 Ti/TiN 층의 식각시간을 증가시킨다.
이때, 텅스텐층(14)의 측벽에 보잉현상이 발생된다(도 1 참조).
상기와 같은 종래 기술에 따른 반도체소자의 금속배선 형성방법은, 금속배선패터닝을 위한 식각공정시 감광막 패턴이 소실되어 하부 금속배선에 손상을 입힐 수 있고, 텅스텐층의 측벽에 보잉현상을 일으키며, 식각공정 후에는 잔상이 발생하는 문제점이 있다.
본 발명은 상기한 문제점을 해결하기 위하여, 금속배선의 식각공정시 DUV 감광막 패턴의 식각선택비를 향상시켜 보잉현상과 잔상의 유발을 억제함으로써 균일한 선폭의 금속배선을 형성하여 반도체소자의 특성 및 신뢰성을 향상시키는 반도체소자의 금속배선 형성방법을 제공하는데 그 목적이 있다.
도 1 은 종래기술에 따른 반도체소자의 금속배선 형성방법을 도시한 단면도.
도 2a 내지 도 2d 는 본 발명의 실시예에 따른 반도체소자의 금속배선 형성방법을 도시한 단면도.
＜도면의 주요부분에 대한 부호의 설명＞
11, 21 : 반도체 기판 12, 22 : Ti 층
13, 15, 23, 25 : TiN 층 14, 24 : 텅스텐층
16, 26 : DUV 감광막 패턴
상기 목적을 달성하기 위해 본 발명에 따른 반도체소자의 금속배선 형성방법은, 반도체기판 상부에 식각방지층인 Ti/TiN층, 도전배선층, 반사방지막인 TiN층 및 금속 배선 영역을 정의하는 감광막 패턴을 순차적으로 형성하는 공정과, 상기 감광막 패턴을 마스크로 상기 TiN층을 N2가스를 포함하는 식각 가스를 이용하여 식각하는 공정과, 상기 도전배선층을 N2가스가 첨가된 불소계 가스를 이용하여 식각하는 공정과, 상기 Ti/TiN층을 식각하는 공정을 포함하는 것을 특징으로 한다.
한편, 이상의 목적을 달성하기 위한 본 발명의 원리는, 반사방지막 TiN 층을 식각할 경우에 있어서, Cl2/BCl3가스에 N2가스를 첨가하여 발생된 C-N형태의 중합체를 반사방지막 TiN 층의 식각면에 증착시킴으로써 텅스텐층 식각공정시 보잉현상의 발생을 억제하고, 텅스텐 식각공정시 소오스/바이어스 전력의 비를 증가시켜DUV 감광막에 대한 식각선택비를 증가시키며, 상기 텅스텐층의 식각시간을 증가시켜 DUV 감광막과 식각선택비 차이가 큰 텅스텐층을 많이 식각하고 식각선택비가 작은 Ti/TiN 층의 식각시간은 상대적으로 감소시켜 상기 감광막의 손실을 최소화함으로써 금속배선 식각공정의 마진을 향상시켜 금속배선의 손실을 방지하는 것이다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명한다.
도 2a 내지 도 2d는 본 발명에 의한 반도체소자의 금속배선 형성방법을 도시한 단면도이다.
도 2a를 참조하면, 먼저, 하부구조물이 형성된 반도체기판(21) 상부에 식각방지막인 Ti/TiN(22, 23)층, 도전배선층인 텅스텐층(24), 반사방지막인 TiN층(25)을 순차적으로 적층한다.
여기서, 상기 하부구조물은 워드라인, 비트라인, 커패시터와 이들을 평탄화시키는 절연막 등이다. 그리고, 팅스텐층(14)은 Al, Cu, Ag 및 도핑된 다결정실리콘으로 대신할 수도 있다.
그 후, 금속배선 마스크(도시안됨)를 이용한 노광 및 현상공정으로 TiN 층(15) 상부에 DUV 감광막패턴(26)을 형성한다.
도 2b를 참조하면, DUV 감광막패턴(26)을 마스크로 TiN 층(25)을 식각한다.
이때, TiN 층(25)의 식각공정은 Cl2/BCl3가스에 10 내지 20 ％ 정도의 N2가스를 첨가하여 DUV 감광막패턴(26)과의 식각선택비 차이를 증가시킨다.
여기서, TiN 층(25) 식각시 상기 N2가스에 의해 발생한 중합체에 의하여TiN 층(25)의 식각면이 경사지게 되는데 (φ1<φ1, φ0: 종래의 식각된 TiN 층의 각도,φ1: 본 발명에 의해 식각된 TiN 층의 각도), 이는 텅스텐층(24) 식각시 보잉현상을 방지해준다.
또한, TiN 층(25) 식각시간을 증가시켜 150 내지 250 ％ 정도 과도식각하여 모든 식각공정 후에 발생될 수 있는 잔상의 생성을 억제시킨다. 그리고 TiN 층(25)은 200 내지 300 Å정도의 작은 두께이므로 0.1 내지 10 초 동안의 짧은 식각시간을 증가시켜도 충분하게 식각할 수 있다.
도 2c를 참조하면, DUV 감광막패턴(26)을 마스크로 텅스텐층(24)을 식각한다.
이때, 텅스텐층(24)의 식각공정은 불소계 가스 예를 들어 SF6등에 N2가스를 10 내지 30 ％ 정도 첨가하고, 웨이퍼의 온도를 낮게 유지시킨다. 여기서, 상기 N2가스는 텅스텐층(24)을 패시베이션하여 텅스텐층(24) 식각시 발생하는 보잉현상을 억제시킨다.
그리고, DUV 감광막(26)에 대한 식각선택비를 증가시키기 위하여 소오스/바이어스 전력의 비를 최대한 증가시킨다. 또한, 텅스텐층(24)의 식각시간을 증가시켜 DUV 감광막패턴(26) 두께가 감소하는 것을 감소시켜 준다.
도 2d를 참조하면, DUV 감광막패턴(26)을 마스크로 Ti/TiN층(22, 23)을 식각한다.
이때, Ti/TiiN(22, 23) 식각공정은 종래의 식각시간 보다 추가식각시간을 줄인다. 이는 Ti/TiN (22, 23)의 식각선택율이 작아 Ti/TiN (22, 23) 식각공정시 DUV 감광막패턴(26)이 많이 감소해서 소실될 우려가 있기 때문이다.
상기한 바와 같이 본 발명에 따른 반도체소자의 금속배선 형성방법은, DUV 감광막, 반사방지막, 텅스텐층 및 식각방지막의 적층구조에서 금속배선 패터닝공정시 N2가스를 첨가하고 식각시간을 증가시켜 식각공정을 실시함으로써 상기 DUV 감광막에 대한 식각선택비를 증가시키는 동시에 식각후 발생하는 결함을 방지하고, 상기 Ti/TiN 층의 식각공정시 식각시간을 감소시켜 상기 DUV 감광막에 대한 식각선택비를 증가시킴으로써 금속배선 형성공정시 감광막의 감소로 인한 하부구조물의 손상을 방지하여 공정수율 및 소자의 신뢰성을 향상시킬 수 있는 이점이 있다.
Claims (7)
- 반도체기판 상부에 식각방지층인 Ti/TiN층, 도전배선층, 반사방지막인 TiN층 및 금속 배선 영역을 정의하는 감광막 패턴을 순차적으로 형성하는 공정과,상기 감광막 패턴을 마스크로 상기 TiN층을 N2가스를 포함하는 식각 가스를 이용하여 식각하는 공정과,상기 도전배선층을 N2가스가 첨가된 불소계 가스를 이용하여 식각하는 공정과,상기 Ti/TiN층을 식각하는 공정을 포함하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
- 제1항에 있어서,상기 TiN층이 두께는 200 내지 300Å인 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
- 제1항 및 제2항 중 어느 하나에 있어서,상기 N2가스를 포함하는 식각 가스는 Cl2/BCl3가스에 N2가스를 10 내지 20％ 첨가한 가스인 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
- 제1항에 있어서,상기 TiN층을 식각하는 공정은 150 내지 250 ％로 과도 식각하는 공정인 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
- 제1항에 있어서,상기 과도 식각 공정 시간은 0.1 내지 10 초인 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
- 제1항에 있어서,상기 N2가스가 첨가된 불소계 가스는 N2가스를 10 내지 30％ 포함하고 있는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
- 제1항에 있어서,상기 도전배선층은 텅스텐, 알루미늄, 구리, 은 및 도핑된 다결정실리콘층 중 선택된 어느 하나인 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970017510A KR100454626B1 (ko) | 1997-05-07 | 1997-05-07 | 반도체소자의금속배선형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970017510A KR100454626B1 (ko) | 1997-05-07 | 1997-05-07 | 반도체소자의금속배선형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980082532A KR19980082532A (ko) | 1998-12-05 |
| KR100454626B1 true KR100454626B1 (ko) | 2005-01-05 |
Family
ID=37372289
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970017510A KR100454626B1 (ko) | 1997-05-07 | 1997-05-07 | 반도체소자의금속배선형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100454626B1 (ko) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04192424A (ja) * | 1990-11-26 | 1992-07-10 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| KR950006341A (ko) * | 1993-08-31 | 1995-03-20 | 이헌조 | 전자레인지에 입력되는 오전압 경고장치 |
| KR0166508B1 (ko) * | 1995-06-26 | 1999-02-01 | 김주용 | 반도체 소자의 금속배선 형성방법 |
| US5910453A (en) * | 1996-01-16 | 1999-06-08 | Advanced Micro Devices, Inc. | Deep UV anti-reflection coating etch |
| US5980768A (en) * | 1997-03-07 | 1999-11-09 | Lam Research Corp. | Methods and apparatus for removing photoresist mask defects in a plasma reactor |
-
1997
- 1997-05-07 KR KR1019970017510A patent/KR100454626B1/ko not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04192424A (ja) * | 1990-11-26 | 1992-07-10 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| KR950006341A (ko) * | 1993-08-31 | 1995-03-20 | 이헌조 | 전자레인지에 입력되는 오전압 경고장치 |
| KR0166508B1 (ko) * | 1995-06-26 | 1999-02-01 | 김주용 | 반도체 소자의 금속배선 형성방법 |
| US5910453A (en) * | 1996-01-16 | 1999-06-08 | Advanced Micro Devices, Inc. | Deep UV anti-reflection coating etch |
| US5980768A (en) * | 1997-03-07 | 1999-11-09 | Lam Research Corp. | Methods and apparatus for removing photoresist mask defects in a plasma reactor |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980082532A (ko) | 1998-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20000044928A (ko) | 반도체 소자의 트랜치 형성 방법 | |
| KR100277150B1 (ko) | 반도체 장치 제조 방법 | |
| KR100272644B1 (ko) | 드라이에칭방법 | |
| US6989219B2 (en) | Hardmask/barrier layer for dry etching chrome films and improving post develop resist profiles on photomasks | |
| US6100010A (en) | Photoresist film and method for forming pattern thereof | |
| KR100454626B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR100551071B1 (ko) | 반도체소자 제조방법 | |
| US6090523A (en) | Multi-resin material for an antireflection film to be formed on a workpiece disposed on a semiconductor substrate | |
| KR20010017560A (ko) | 이중 다마신 구조 형성 방법 | |
| JPH11162829A (ja) | 半導体装置の製造方法 | |
| KR0131719B1 (ko) | 반도체소자의 금속배선 제조방법 | |
| KR100516748B1 (ko) | 반도체소자의 미세패턴 형성방법 | |
| KR19990057333A (ko) | 반도체소자의 금속배선 형성방법 | |
| KR20090035234A (ko) | 반도체 소자의 금속패턴 형성방법 | |
| KR100688710B1 (ko) | 반사 방지막 식각 방법 | |
| KR100309133B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100395775B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100443351B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR20040043289A (ko) | 반도체 소자의 미세 패턴 형성방법 | |
| KR20030058247A (ko) | 패턴 변형을 방지할 수 있는 반도체 소자 제조 방법 | |
| KR100770540B1 (ko) | 반도체 소자 제조 방법 | |
| KR20100011488A (ko) | 반도체 소자의 패턴 형성방법 | |
| KR100585866B1 (ko) | 반도체소자의 알루미늄 배선 형성방법 | |
| KR100380277B1 (ko) | 미세패턴 형성방법 | |
| KR0137990B1 (ko) | 반도체 소자의 금속배선 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100920 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |