KR20040043289A - 반도체 소자의 미세 패턴 형성방법 - Google Patents
반도체 소자의 미세 패턴 형성방법 Download PDFInfo
- Publication number
- KR20040043289A KR20040043289A KR1020020071510A KR20020071510A KR20040043289A KR 20040043289 A KR20040043289 A KR 20040043289A KR 1020020071510 A KR1020020071510 A KR 1020020071510A KR 20020071510 A KR20020071510 A KR 20020071510A KR 20040043289 A KR20040043289 A KR 20040043289A
- Authority
- KR
- South Korea
- Prior art keywords
- hard mask
- pattern
- layer
- film
- mask layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 25
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 239000000463 material Substances 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 229920005591 polysilicon Polymers 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- 229910052721 tungsten Inorganic materials 0.000 claims description 7
- 239000010937 tungsten Substances 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 239000011810 insulating material Substances 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 230000007547 defect Effects 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 51
- 238000001459 lithography Methods 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 125000003118 aryl group Chemical group 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- -1 tungsten nitride Chemical class 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
- H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Inorganic Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
ArF(또는 KrF) 광원용 포토레지스트 이용하여 패턴 형성시, 패턴 결함을 방지할 수 있는 반도체 소자의 미세 패턴 형성방법을 개시한다. 개시된 본 발명은, 반도체 기판상에 패턴층을 형성하고, 상기 패턴층 상부에 제 1 하드 마스크막을 형성한다. 이어서, 상기 제 1 하드 마스크막 상부에 제 2 하드 마스크막을 형성하고, 상기 제 2 하드 마스크막 상부에 미세 패턴을 한정하기 위한 포토레지스트 패턴을 형성한다. 그후에, 상기 포토레지스트 패턴을 마스크로 하여 제 2 및 제 1 하드 마스크막을 식각한다음, 상기 반도체 기판 결과물 상부에 레지스트막을 도포한다. 이어서, 상기 레지스트막을 에치백하여, 상기 제 2 하드 마스크막을 제거하고, 상기 잔류하는 제 1 하드 마스크막을 마스크로 이용하여 패턴층을 식각하여, 패턴을 형성한다.
Description
본 발명은 반도체 소자의 미세 패턴 형성방법에 관한 것으로, 보다 구체적으로는 ArF 광원(또는 KrF용 광원)용 포토레지스트를 이용한 반도체 소자의 미세 패턴 형성방법에 관한 것이다.
최근, 반도체 집적 회로는 고집적화가 진행되어, 집적 회로의 최소 선폭이 서브 하프 마이크론 영역에 이르게 되었다. 이러한 미세화를 뒷받침하는 리소그라피 기술은, 피식각층이 형성된 기판상에 레지스트막을 도포하는 공정, 레지스트막을 노광시키는 공정, 노광된 레지스트막을 현상하여 레지스트 패턴을 형성하는 공정, 레지스트 패턴을 이용하여 피 식각층을 식각하는 공정을 포함한다.
현재에는 0.18㎛ 이하의 미세 패턴을 형성하는 리소그라피 공정이 요구되고 있으며, 이러한 미세화를 도모하기 위하여 단파장을 갖는 광원이 요구된다. 이러한 광원으로는 KrF 광원(248nm), ArF 광원(193nm), F2엑시머 레이저(157nm), X선 및 전자선등이 있으며, 그중 ArF 광원 및 KrF 광원이 안정성 및 해상도 면에서 가장 우수하다.
그러나, 일반적인 레지스트 물질에 ArF 광원을 조사하게 되면, 수지내의 방향환이 광을 흡수하기 때문에 투과율이 극단적으로 약화되는 문제점이 있다. 이에 따라, 현재에는 ArF 광원을 사용하는 경우는 ArF 광원에 대하여 높은 해상력을 갖는 레지스트 물질을 사용하고 있다.
도 1a 및 도 1b는 ArF용 포토레지스트를 이용하여 게이트 전극 패턴을 형성하는 방법을 설명하기 위한 단면도이다.
도 1a를 참조하여, 반도체 기판(10) 상부에 게이트 절연막(12), 게이트 도전층(14), 제 1 하드 마스크막(16) 및 제 2 하드 마스크막(18)을 순차적으로 적층한다. 이때, 2층의 하드 마스크막(16,18)을 사용하는 것은 이후 형성될 ArF용 포토레지스트 패턴이 하드 마스크막 물질과의 식각 선택비가 열악하므로, 이를 보상하기 위하여 두층을 사용한다. 그 다음, ArF용 포토레지스트 물질에 의하여, 제 2 하드 마스크막(18) 상부에 게이트 전극용 포토레지스트 패턴(20)을 형성한다. 이때, 포토레지스트 패턴(20)은 ArF 광원에 의하여 노광되었으므로, 0.18㎛ 이하의 미세 선폭(간격)을 가진다.
다음 도 1b에 도시된 바와 같이, 포토레지스트 패턴(20)을 이용하여, 하부의 제 2 및 제 1 하드 마스크막(18,16)을 식각한다. 그후, 도면에는 도시되지 않았지만, 패터닝된 제 2 및 제 1 하드 마스크막(18,16)의 형태로 하부의 게이트 도전층(14)을 패터닝하여 게이트 전극을 한정한다. 그후, 게이트 전극 사이에 콘택 플러그를 공지의 방법으로 형성할 수 있다.
그러나, ArF용 포토레지스트 패턴(20)은 상술한 바와 같이 하드 마스크막들(18,16)과 식각 선택비가 유사하므로, 상기 포토레지스트 패턴(20)을 이용하여 제 2 및 제 1 하드 마스크막(18,16)을 식각하면, 제 2 하드 마스크막(18)과 동시에 포토레지스트 패턴(20)이 제거되고, 제 2 하드 마스크막(18) 역시 양측벽이 유실된다.
이와같이 제 2 하드 마스크막(18)의 형태가 변형됨에 따라, 이를 마스크로 하여 식각되는 하부의 제 1 하드 마스크막(16) 및 게이트 도전층(14)의 형태 역시 변형되어, 패턴 결함을 유발한다.
더욱이, 제 2 하드 마스크막(18)의 양측벽이 유실되어 단면이 삼각형 형태를 가짐에 따라, 후속의 콘택 플러그 형성 및 층간 절연막 평탄화를 위한 CMP 공정시타겟을 과도하게 설정해야 할 뿐만 아니라, 게이트 전극과 콘택 플러그간의 절연을 확보하는데도 어려움이 있다.
이와같은 현상은 비단 ArF용 포토레지스트 패턴 뿐만 아니라, KrF용 포토레지스트 패턴에서도 동일하게 발생된다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, ArF(또는 KrF) 광원용 포토레지스트 이용하여 패턴 형성시, 패턴 결함을 방지할 수 있는 반도체 소자의 미세 패턴 형성방법을 제공하는데 그 목적이 있다.
도 1a 및 도 1b는 ArF용 포토레지스트를 이용하여 게이트 전극 패턴을 형성하는 방법을 설명하기 위한 단면도.
도 2a 내지 도 2c는 본 발명에 따른 반도체 소자의 미세 패턴 형성방법을 설명하기 위한 각 공정별 단면도.
* 도면의 주요 부분에 대한 부호의 설명
100 : 반도체 기판 120 : 게이트 도전층
130 : 제 1 하드 마스크막 140 : 제 2 하드 마스크막
150 : 포토레지스트 패턴 160 : 레지스트막
상기의 목적을 달성하기 위한 본 발명의 일 측면에 따르면, 반도체 기판상에 패턴층을 형성하고, 상기 패턴층 상부에 제 1 하드 마스크막을 형성한다. 이어서, 상기 제 1 하드 마스크막 상부에 제 2 하드 마스크막을 형성하고, 상기 제 2 하드 마스크막 상부에 미세 패턴을 한정하기 위한 포토레지스트 패턴을 형성한다. 그후에, 상기 포토레지스트 패턴을 마스크로 하여 제 2 및 제 1 하드 마스크막을 식각한다음, 상기 반도체 기판 결과물 상부에 레지스트막을 도포한다. 이어서, 상기 레지스트막을 에치백하여, 상기 제 2 하드 마스크막을 제거하고, 상기 잔류하는 제 1 하드 마스크막을 마스크로 이용하여 패턴층을 식각하여, 패턴을 형성한다.
상기 제 1 하드 마스크막은 실리콘 산화막, 실리콘 질화막, 실리콘 질산화막과 같은 절연막 중 어느 하나로 형성되고, 상기 제 2 하드 마스크막은 절연 물질, 텅스텐 포함 물질, 폴리실리콘 물질 또는 금속 포함 물질로 형성된다.
또한, 본 발명의 다른 실시에에 따르면, 본 발명은, 반도체 기판상에 패턴층을 형성하고, 상기 패턴층 상부에 하드 마스크막을 형성한다. 그후에, 상기 하드 마스크막 상부에 미세 패턴을 한정하기 위한 포토레지스트 패턴을 형성하고, 상기 포토레지스트 패턴을 마스크로 하여 하드 마스크막을 식각한다. 그후, 상기 반도체 기판 결과물 상부에 레지스트막을 도포하고, 상기 레지스트막을 에치백하여, 상기 하드 마스크막의 소정 두께만큼을 제거한다. 이어서, 상기 잔류하는 하드 마스크막을 마스크로 이용하여 패턴층을 식각하여, 패턴을 형성한다.
상기 포토레지스트 패턴은 ArF 광원 또는 KrF 광원을 노광원으로 사용하여 형성된다.
상기 에치백 단계와, 상기 패턴 형성 단계 사이에, 잔류하는 포토레지스트막을 제거하는 단계를 더 포함한다.
이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 설명하도록 한다.
첨부한 도면 도 2a 내지 도 2c는 본 발명에 따른 반도체 소자의 미세 패턴 형성방법을 설명하기 위한 각 공정별 단면도이다. 본 실시예에서는 하드 마스크막을 사용하여 형성되는 게이트 전극 패턴을 예를 들어 설명하도록 한다.
도 2a를 참조하여, 반도체 기판(100) 상부에 게이트 절연막(110), 게이트 도전층(120)을 순차적으로 적층한다. 게이트 절연막(110)은 알려진 바와 같이, 실리콘 산화막일 수 있고, 게이트 도전층(120)은 도핑된 폴리실리콘막일 수 있다. 게이트 도전층(120) 상부에 제 1 하드 마스크막(130) 및 제 2 하드 마스크막(140)을 순차적으로 증착한다. 여기서, 제 1 하드 마스크막(130)은 예를 들어, 실리콘 산화막, 실리콘 질화막, 실리콘 질산화막과 같은 절연막으로 형성될 수 있다. 제 2 하드 마스크막(140)은 예를 들어, 절연 물질, 텅스텐 포함 물질, 폴리실리콘 물질 또는 금속 포함 물질로 형성될 수 있다. 절연 물질은 실리콘 산화막, 실리콘 질화막, 실리콘 질산화막을 포함할 수 있고, 텅스텐 포함 물질은 텅스텐 금속막, 텅스텐 질화막, 텅스텐 실리사이드막을 포함할 수 있다. 또한, 폴리실리콘 물질은 도핑된 폴리실리콘막 또는 비도핑 폴리실리콘막을 포함할 수 있으며, 금속 물질은 알루미늄, 티타늄, 티타늄 질화막, 탄탈륨 질산화막, 알루미늄 산화 물질을 포함할 수 있다.
그 다음, 제 2 하드 마스크막(140) 상부에 공지의 포토리소그라피 공정에 의하여 게이트 전극용 포토레지스트 패턴(150)을 형성한다. 이때, 포토레지스트 패턴(150)은 ArF 광원 또는 KrF 광원에 의하여 노광되며, 이러한 광원에 적합한 포토레지스트 물질이 패턴을 형성하는데 이용된다. 아울러, 상기 포토레지스트 패턴(150)은 단파장을 갖는 ArF 광원 또는 KrF 광원에 의하여 노광되었으므로, 0.18㎛ 이하의 미세 선폭(간격)을 가진다.
그후, 도 2b에서와 같이, 포토레지스트 패턴(150)을 이용하여, 하부의 제 2 및 제 1 하드 마스크막(140,130)을 식각한다. 그러나, ArF용(혹은 KrF용) 포토레지스트 패턴(150)은 알려진 바와 같이 하드 마스크막들(140,130)과 식각 선택비가 유사하므로, 제 2 하드 마스크막(140) 식각시 포토레지스트 패턴(150)이 유실되고, 제 2 하드 마스크막(140) 역시 양측벽부가 유실되어, 첨탑 형상을 갖게된다. 본 실시예에서는 이러한 문제점을 해결하기 위하여, 제 2 및 제 1 하드 마스크막(140,130)을 식각한다음, 결과물 상부에 레지스트막(160)을 도포한다. 레지스트막(160)은 제 2 및 제 1 하드 마스크막(140,130) 사이가 충분히 매립되도록 도포함이 바람직하다.
다음, 도 2c에 도시된 바와 같이, 상기 레지스트막(160)을 제거하여 제 2 하드 마스크막(140)을 제거한다. 바람직하게는, 제 2 하드 마스크막(140)이 제거될 때까지 레지스트막(160)을 에치백한다. 이에따라, 첨탑 형상의 제 2 하드 마스크막(140)이 제거된다. 그후, 잔류하는 레지스트막(160)을 제거하고, 표면을 세정한다. 그러면, 표면에는 정상적인 형태의 제 1 하드 마스크막(130)이 남게 된다. 이때, 레지스트막(160)은 하드 마스크막 사이에 노출된 게이트 도전층(120)을 하드 마스크막(140)의 식각 가스로부터 보호하는 역할을 한다.
그후, 제 1 하드 마스크막(130)을 이용하여 게이트 도전층(120, 또는 게이트 절연막)을 식각하여, 게이트 전극(170)을 형성한다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
예컨대, 본 실시예에서는 게이트 전극을 예를 들어 설명하였지만, 하드 마스크막을 사용하는 모든 패턴, 예를 들어, 비트 라인, 금속 배선등에도 모두 동일하게 적용된다.
또한, 본 실시예에서는 이중의 하드 마스크막을 예를 들어 설명하였다. 하지만, 단일의 하드 마스크막을 사용하는 경우에도, 하드 마스크막의 일정 두께만큼, 즉 첨탑이 발생된 부분만큼을 포토레지스트 에치백하여 제거하여도 동일한 효과를 거둘 수 있다.
이상에서 자세히 설명한 바와 같이, 본 발명에 의하면, 하드 마스크막을 형성한다음, ArF용 포토레지스트 패턴에 의하여 일부 유실된 상부의 하드 마스크막을 포토레지스트 에치백 방식으로 제거한다. 이에따라, 하부의 층을 식각 가스로부터 보호할 수 있으며, 유실된 하드 마스크막으로 인한 패턴 결함을 방지할 수 있다.
Claims (9)
- 반도체 기판상에 패턴층을 형성하는 단계;상기 패턴층 상부에 제 1 하드 마스크막을 형성하는 단계;상기 제 1 하드 마스크막 상부에 제 2 하드 마스크막을 형성하는 단계;상기 제 2 하드 마스크막 상부에 미세 패턴을 한정하기 위한 포토레지스트 패턴을 형성하는 단계;상기 포토레지스트 패턴을 마스크로 하여 제 2 및 제 1 하드 마스크막을 식각 하는 단계;상기 반도체 기판 결과물 상부에 레지스트막을 도포하는 단계;상기 레지스트막을 에치백하여, 상기 제 2 하드 마스크막을 제거하는 단계; 및상기 잔류하는 제 1 하드 마스크막을 마스크로 이용하여 패턴층을 식각하여, 패턴을 형성하는 단계를 포함하는 반도체 소자의 미세 패턴 형성방법.
- 제 1 항에 있어서,상기 제 1 하드 마스크막은 실리콘 산화막, 실리콘 질화막, 실리콘 질산화막과 같은 절연막 중 어느 하나로 형성되는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성방법.
- 제 1 항 또는 제 2 항에 있어서,상기 제 2 하드 마스크막은 절연 물질, 텅스텐 포함 물질, 폴리실리콘 물질 또는 금속 포함 물질로 형성되는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성방법.
- 제 1 항에 있어서,상기 포토레지스트 패턴은 ArF 광원 또는 KrF 광원을 노광원으로 사용하여 형성되는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성방법.
- 제 1 항에 있어서,상기 에치백 단계와, 상기 패턴 형성 단계 사이에, 잔류하는 포토레지스트막을 제거하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성방법.
- 반도체 기판상에 패턴층을 형성하는 단계;상기 패턴층 상부에 하드 마스크막을 형성하는 단계;상기 하드 마스크막 상부에 미세 패턴을 한정하기 위한 포토레지스트 패턴을 형성하는 단계;상기 포토레지스트 패턴을 마스크로 하여 하드 마스크막을 식각하는 단계;상기 반도체 기판 결과물 상부에 레지스트막을 도포하는 단계;상기 레지스트막을 에치백하여, 상기 하드 마스크막의 소정 두께만큼을 제거하는 단계; 및상기 잔류하는 하드 마스크막을 마스크로 이용하여 패턴층을 식각하여, 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성방법.
- 제 6 항에 있어서,상기 하드 마스크막은 절연 물질, 텅스텐 포함 물질, 폴리실리콘 물질 또는 금속 포함 물질로 형성되는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성방법.
- 제 6 항에 있어서,상기 포토레지스트 패턴은 ArF 광원 또는 KrF 광원을 노광원으로 사용하여 형성되는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성방법.
- 제 6 항에 있어서,상기 에치백 단계와, 상기 패턴 형성 단계 사이에, 잔류하는 포토레지스트막을 제거하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020071510A KR100902100B1 (ko) | 2002-11-18 | 2002-11-18 | 반도체 소자의 미세 패턴 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020071510A KR100902100B1 (ko) | 2002-11-18 | 2002-11-18 | 반도체 소자의 미세 패턴 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040043289A true KR20040043289A (ko) | 2004-05-24 |
| KR100902100B1 KR100902100B1 (ko) | 2009-06-09 |
Family
ID=37339771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020071510A KR100902100B1 (ko) | 2002-11-18 | 2002-11-18 | 반도체 소자의 미세 패턴 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100902100B1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100672173B1 (ko) * | 2005-06-21 | 2007-01-19 | 주식회사 하이닉스반도체 | 반도체 소자의 하드 마스크 패턴 형성 방법 |
| KR100694480B1 (ko) * | 2005-12-22 | 2007-03-12 | 매그나칩 반도체 유한회사 | 반도체 소자의 게이트 전극 형성방법 |
| KR100953020B1 (ko) * | 2008-05-14 | 2010-04-14 | 주식회사 하이닉스반도체 | 반도체 소자의 하드 마스크 패턴 형성방법 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05206083A (ja) * | 1992-01-29 | 1993-08-13 | Nec Corp | 半導体装置の製造方法 |
| JP3435318B2 (ja) * | 1996-08-22 | 2003-08-11 | 株式会社東芝 | パターン形成方法 |
| KR19990010202A (ko) * | 1997-07-15 | 1999-02-05 | 윤종용 | 반도체장치의 미세패턴 형성방법 |
| KR20030004546A (ko) * | 2001-07-05 | 2003-01-15 | 삼성전자 주식회사 | 표면경화된 포토레지스트 패턴 형성방법 및 이를 이용한패턴 |
| JP2005166714A (ja) * | 2003-11-28 | 2005-06-23 | Sharp Corp | 半導体装置の製造方法 |
-
2002
- 2002-11-18 KR KR1020020071510A patent/KR100902100B1/ko not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100672173B1 (ko) * | 2005-06-21 | 2007-01-19 | 주식회사 하이닉스반도체 | 반도체 소자의 하드 마스크 패턴 형성 방법 |
| KR100694480B1 (ko) * | 2005-12-22 | 2007-03-12 | 매그나칩 반도체 유한회사 | 반도체 소자의 게이트 전극 형성방법 |
| KR100953020B1 (ko) * | 2008-05-14 | 2010-04-14 | 주식회사 하이닉스반도체 | 반도체 소자의 하드 마스크 패턴 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100902100B1 (ko) | 2009-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6524964B2 (en) | Method for forming contact by using ArF lithography | |
| US6569778B2 (en) | Method for forming fine pattern in semiconductor device | |
| KR100598105B1 (ko) | 반도체 패턴 형성 방법 | |
| JP2008500727A (ja) | 分離相補型マスクパターン転写方法 | |
| US6100010A (en) | Photoresist film and method for forming pattern thereof | |
| KR100551071B1 (ko) | 반도체소자 제조방법 | |
| KR20210093137A (ko) | Euv 포토 마스크 및 그 제조 방법 | |
| KR100902100B1 (ko) | 반도체 소자의 미세 패턴 형성방법 | |
| US8372714B2 (en) | Semiconductor device and method of manufacturing a semiconductor device | |
| US5902133A (en) | Method of forming a narrow polysilicon gate with i-line lithography | |
| KR100939109B1 (ko) | 반도체소자 제조방법 | |
| JP4081793B2 (ja) | フォトレジストパターンを利用した半導体素子の製造方法 | |
| CN111640657B (zh) | 半导体器件及其形成方法 | |
| KR100489360B1 (ko) | 불화아르곤 노광원을 이용한 반도체 소자 제조 방법 | |
| US7087533B2 (en) | Method for fabricating semiconductor device | |
| KR20070063319A (ko) | 반도체소자의 미세 라인패턴의 형성 방법 | |
| KR20060032436A (ko) | 텅스텐막을 희생 하드마스크로 이용하는 반도체소자 제조방법 | |
| KR20030001134A (ko) | 자기 정렬 콘택 형성 방법 | |
| KR20030058247A (ko) | 패턴 변형을 방지할 수 있는 반도체 소자 제조 방법 | |
| KR100853461B1 (ko) | 아르곤플로라이드 광원을 이용한 반도체 소자의 패턴형성방법 | |
| JP2011071448A (ja) | 半導体装置の製造方法 | |
| KR20050104088A (ko) | 반도체소자의 콘택홀 형성 방법 | |
| KR100214261B1 (ko) | 반도체 소자의 금속배선 제조방법 | |
| KR100516748B1 (ko) | 반도체소자의 미세패턴 형성방법 | |
| KR100858874B1 (ko) | 불화아르곤 노광원을 이용한 반도체소자 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |