KR20030001134A - 자기 정렬 콘택 형성 방법 - Google Patents

자기 정렬 콘택 형성 방법 Download PDF

Info

Publication number
KR20030001134A
KR20030001134A KR1020010037501A KR20010037501A KR20030001134A KR 20030001134 A KR20030001134 A KR 20030001134A KR 1020010037501 A KR1020010037501 A KR 1020010037501A KR 20010037501 A KR20010037501 A KR 20010037501A KR 20030001134 A KR20030001134 A KR 20030001134A
Authority
KR
South Korea
Prior art keywords
etching
forming
contact
film
substrate
Prior art date
Application number
KR1020010037501A
Other languages
English (en)
Inventor
이진욱
유재선
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010037501A priority Critical patent/KR20030001134A/ko
Publication of KR20030001134A publication Critical patent/KR20030001134A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자 제조 방법에 관한 것으로, 특히 유기 비반사막을 식각방지막으로 이용한 자기 정렬 콘택 형성 방법에 관한 것이다. 본 발명은, LPC 형성 공정에서 사용되고 있는 SAC 공정시 유기 비반사막을 식각방지막으로 이용함으로써 식각시 PR의 변형에 의한 패턴의 변형을 방지할 수 있는 유기 비반사막을 이용한 자기 정렬 콘택 형성 방법을 제공하는 데 그 목적이 있다. 이를 위해 본 발명은, 이웃하는 다수의 게이트전극이 형성된 기판 상에 층간절연막과 유기 비반사막을 차례로 형성하는 제1단계; 상기 유기 비반사막 상에 포토레지스트 패턴을 형성하는 제2단계; 염소계 가스를 이용하여 상기 유기 비반사막을 선택적으로 식각하여 상기 층간절연막을 노출시키는 제3단계; 피알 스트립하는 제4단계; 상기 유기 비반사막을 마스크로 하여 상기 층간절연막을 선택적으로 식각하여 상기 게이트전극 사이의 상기 기판 표면을 노출시키는 콘택홀을 형성하는 제5단계; 및 상기 콘택홀에 매립된 플러그를 형성하는 제6단계를 포함하여 이루어지는 자기 정렬 콘택 형성 방법을 제공한다.

Description

자기 정렬 콘택 형성 방법{A forming method of self align contact}
본 발명은 반도체 장치의 제조 방법에 관한 것으로 특히, 콘택 형성 방법에 관한 것으로, 더욱 상세하게는 유기 비반사막(Organic Anti-Reflective Coating)을 이용한 자기 정렬 콘택(Self Align Contact;이하 SAC라 함) 형성 방법에 관한 것이다.
반도체 소자의 집적도가 증가함에 따라 전사법(Photo lithography) 공정의 오정렬(Mis-alignment) 마진 감소로 인해 직접 콘택(Direct contact) 방식에 의해서는 효과적으로 액티브 오픈 영역(Active open area)을 확보하는데 어려움이 있다. 이를 개선하기 위해 이종의 절연막질간 예컨대, 산화막과 질화막등의 식각선택비 차이를 이용하는 SAC 공정 방법이 개발되었다.
한편, 반도체 소자의 진전을 지지해 온 미세 가공 기술은 광 전사법 기술이다. 즉, 이 기술의 해상력 향상이 반도체 소자의 고집적화의 장래를 맞고 있다고 해도 과언은 아니다
일반적으로, 전사법이라 함은 패턴을 하는 공정으로서 광공정과 새김공정으로 나눌 수 있다. 그러나 근래에 와서 전사법의 의미는 일반적으로 광공정만을 지칭하고 있고 다시 세부적으로 광원에 따른 광학과 비광학 전사법으로 구분되고 있다. 반도체 공정에서의 전사법은 기판 상의 다양한 물질에 회로 기판을 형성시키는 것을 목적으로 기질 위에 레지스터라는 고분자 물질을 도포한 후 P기판의 원판 역할을 하는 가리개, 즉 마스크(Mask)를 이용하여 빛을 투과시켜 레지스터에 광반응을 일으킨 후 현상하여 레지스터 패턴을 형성시키고, 이 레지스터를 장벽으로 하여기질을 새겨 최종적으로 원하는 패턴을 구현하는 기술이다.
DRAM(Dynamic Random Access Memory)을 핵심으로 하는 반도체 제품의 대량생산이 시작된 이후로 전사법 기술 개발이 비약적으로 이루어져 왔다. DRAM의 집적도는 3년 주기로 4배씩 증가하여 왔고 기타 다른 기억 소자 제품은 약 2∼3년 늦게 뒤따라오고 있다. 이에 따른 제품의 디자인 역시 4M 비트 DRAM의 0.8㎛에서 4G 비트 DRAM의 0.13㎛까지 발전해 왔고 현재는 비광학전사법 기술을 맞이해야 하는 단계에 놓여 있다.
광학전사법에서의 해상력은 노광 광원의 파장에 반비례 하는데 “단계와 반복” 의 노광방식을 채택한 초기의 스테퍼(stepper)에서 사용한 광원의 파장은 436㎚ (g-line)에서 365㎚(i-line)을 거쳐 현재는 248㎚(KrF Excimer Laser) 파장의 DUV(Deep Ultra-violet)를 이용하는 스테퍼나 스캐너 타입의 노광장비를 주로 사용하고 있다.
광전사법은 그동안 0.6 mm 이상의 높은 구경수(Numerical Aperture) 렌즈와 하드웨어, 즉 구경, 마춤, 등과 같은 노광장비 자체의 발전은 물론이고 CAR(Chemically Amplified Resist) 타입 레지스터와 같은 재료의 개발 그리고 공정 측면에서의 TLR(Tri Layer Resist), BLR(Bi-Layer Resist), TSI(Top Surface Imaging), ARC(Anti Reflective Coating), 마스크 면에선 PSM(Phase Shift Mask)과 OPC (Optical Proximity Correction) 등의 많은 기술개발들이 이루어져 왔다.
248㎚의 DUV 전사법은 초기에 시간 지연 효과, 기질 의존성 등과 같은 많은 문제들이 발생하여 0.18㎛ 디자인의 제품을 개발하였다. 그러나 0.15㎛ 이하의 디자인을 갖는 제품을 개발하기 위해서는 새로운 193㎚(ArF Excimer Laser)의 파장을 갖는 새로운 DUV 전사법으로의 기술개발이 필수적이다. 그러나, 이러한 DUV 전사법에서 해상력을 높이기 위한 여러 기술을 조합한다 하여도 0.1㎛ 이하의 패턴은 불가능하므로 새로운 광원을 갖는 전사법의 개발이 활발히 진행되고 있다. 현재 가장 근접한 기술로는 전자 빔과 X-선을 광원으로 하는 노광장비 개발이 이루어져 있고, 그외에 약한 X-선을 S광원으로 하는 EUV (Extreme Ultraviolet) 기술이 개발되고 있다. 아직 어느 것이 차세대 전사법이 될지 예측은 불가능하지만 최소 2년에서 3년내에는 윤곽이 나타날 것이다.
초기의 노광장비는 접촉프린터로서 기판 위에 바로 마스크를 대고 눈으로 마춘 후 노광하는 방식이였다. 이 기술이 조금 더 발전하여 마스크와 기판간의 갭을 줄여 해상력을 높였는데 갭의 차이에 따라 연접촉(Soft contact)과 경접촉(Hard contact)(10㎛ 이하) 등의 근접 프린터로 노광하게 된다.
그후, 1970년대 초반에는 반사나 굴절을 이용한 광학계를 적용한 투영 타입의 노광장비의 개발로 해상력은 물론이고 마스크의 수명연장과 기판의 크기 대구경화의 제품개발에의 적용이 본격적으로 시작될 수 있었다. 그후 1970년대 중반에는 반도체 대량생산에 획기적인 기여를 하면서 광전사법의 기술개발에 전기를 마련한 투영 광학을 이용한 스테퍼의 시대가 시작되었다. 스테퍼란 “단계와 반복”의 줄임말로 이 방식의 노광장비를 사용하여 해상력은 물론이고 맞춤 정확도의 향상이 이루어졌다. 초기 스테퍼는 마스크 패턴 대비 기판 상에서의 패턴비율이 5:1 또는 10:1의 축소 투영 노광방식으로 설계되었으나 마스크 패턴과 크기의 한계로 인하여5:1 축소투영방식이 주류를 이루게 되었다.
다시 1990년대 초반부터 개발된 “단계와 주사” 형태의 스캐너는 4:1 축소방식으로 가리개 패턴의 부담을 주기는 했지만 점점 커지는 칩 크기에 대응하고 생산성을 높일 수 있도록 한 노광장비이다. 해상력은 광원의 파장과 밀접한 관계를 갖는데 초기의 g-선(λ=436㎚)을 이용한 노광장비로는 약 0.5㎛ 수준의 패턴이 가능하였고 i-선(λ=365㎚)을 이용하면 약 0.3㎛ 수준의 패턴이 가능하였다. 최근에는 KrF 레이저(λ=248㎚)를 광원으로 하는 노광장비의 개발과 레지스터의 발전 그리고 기타 부대기술의 향상으로 인하여 0.15㎛ 이하의 패턴도 가능하게 되었다.
현재는 ArF 레이저(λ=193㎚)로 하는 장비를 0.11㎛까지의 패턴을 목표로 개발하고 있다. DUV 전사법은 i-선 대비 해상도 및 DOF 등의 성능면에서 우수하지만, 공정제어가 쉽지 않다. 이러한 문제는 짧은 파장에서 기인된 광학적인 원인과 화학증폭형 레지스트의 사용에 의한 화학적인 원인으로 구분할 수 있다. 파장이 짧아지면 정지파 효과에 의한 CD 흔들림 현상과 기질 위상에 의한 반사광의 새김현상이 심해진다. CD 흔들림이란 입사광과 반사광의 간섭 정도가 레지스트의 미소한 두께 차이 또는 기질 필름의 두께차이에 따라 변함으로써 결과적으로 선 두께가 주기적으로 변하는 현상을 말한다. DUV 공정에서는 민감도 향상을 위해서 화학증폭형 레지스트를 사용할 수밖에 없는데, 그 반응메카니즘과 관련하여 PED(Post Exposure Delay) 안정성, 기질 의존성 등의 문제점이 발생한다.
KrF 다음의 노광기술로는 ArF 노광기술이다. ArF 노광기술의 핵심 과제 중의 하나는 ArF용 레지스터의 개발이다. KrF와 같은 화학 증폭형이지만 재료를 근본적으로 개량해야하는 필요가 있기 때문인데, ArF 레지스터 재료 개발이 어려운 것은 벤젠고리를 사용할 수 없기 때문이다. 벤젠고리는 건식 식각(Dry etching) 내성을 확보하기 위해 i-선 및 KrF 레지스터에 사용되어 왔다. 그러나, ArF 레지스터에 벤젠고리가 도입될 경우 ArF 레이저의 파장영역인 193nm에서 흡광도가 크기 때문에 투명성이 떨어져 레지스터 하부까지 노광이 불가능한 문제가 발생한다. 이 때문에, 벤젠고리를 가지지 않고 건식 식각 내성을 확보할 수 있으며, 접착력이 좋고 2.38% TMAH에 현상할 수 있는 재료의 연구가 진행 되고 있다. 현재까지 세계적으로 많은 회사 및 연구소에서 연구성과를 발표하고 있는 상태이다.
예컨대, 상용화 되어 있는 COMA(CycloOlefin-maleic Anhydride) 또는 아크릴레이트(Acrylate) 계통의 폴리머 형태, 또는 이들의 혼합 형태의 레지스터는 상기한 바와 같은 벤젠 구조를 가지고 있다.
한편, 현재의 반도체 소자 제조 공정에서 사용되는 랜딩 플러그 콘택(Landing Plug Contact; 이하 LPC라 함)의 형성은 유기 비반사막을 이용하여 PR의 패터닝을 돕고, 레지스트를 식각방지막 및 카본의 공급처로 사용하여 SAC 공정을 진행하고 있다. 통상적인 SAC 공정은 첫번째 단계로 유기 비반사막을 오픈하는 과정으로 CF4와 O2및 Ar 등을 이용하여 식각함으로써, 수직한 식각 단면을 구현하며, 두번째 단계로 SAC 공정으로 C4F8과 그외의 부가 가스를 사용하여 식각하게 된다. 이때, PR은 뭉침과 변형을 일으키게 되는데, 이 과정에서 뭉쳐진 부분과 그렇지 않은 부위에서 식각시 선택비가 달라지게 되므로, 뭉쳐지지 않은 부위는 식각방지막의 역할을 상실하게 되어 식각시 보호되어야 할 산화막 계열의 층간절연막이 식각된다. 이로 인해, 패턴은 원래의 모양을 유지하지 못한 채 줄무늬 형태의 찰흔(Striation)이 발생하게 된다. 결국, 이는 소자의 신뢰도에 악영향을 끼치는 것은 물론 공정 관리에서도 문제를 일으키며, 고집적화에 따라 패턴의 크기가 작아지고 개발 공정에서 사용되고 있는 고립형, 예컨대 섬형(Island type)의 경우 도 1에 도시된 바와 같이, 특히 식각 및 패터닝 공정을 진행함에 따라 그 뭉침과 변형 정도가 심해지는 경향이 있으며, 이는 최근의 ArF 노광원을 이용한 패터인 공정에서 더욱 심각해지고 있다.
상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 본 발명은, LPC 형성 공정에서 사용되고 있는 SAC 공정시 유기 비반사막을 식각방지막으로 이용함으로써 식각시 PR의 변형에 의한 패턴의 변형을 방지할 수 있는 유기 비반사막을 이용한 자기 정렬 콘택 형성 방법을 제공하는 데 그 목적이 있다.
도 1은 식각 및 패터닝 공정을 진행함에 따른 패턴 변화를 도시한 사진,
도 2(a), 2(b) 및 2(c)는 본 발명의 기술적 원리를 도시한 사진,
도 3a 내지 도 3d는 본 발명의 일실시예에 따른 유기 비반사막을 식각방지막으로 이용한 자기 정렬 콘택 형성 공정을 도시한 단면도.
* 도면의 주요 부분에 대한 부호의 설명
10 : 기판
11 : 게이트전극
12 : 하드마스크 절연막
13 : 스페이서
14 : 층간절연막
17 : 콘택홀
상기와 같은 문제점을 해결하기 위해 본 발명은, 이웃하는 다수의 게이트전극이 형성된 기판 상에 층간절연막과 유기 비반사막을 차례로 형성하는 제1단계; 상기 유기 비반사막 상에 포토레지스트 패턴을 형성하는 제2단계; 염소계 가스를 이용하여 상기 유기 비반사막을 선택적으로 식각하여 상기 층간절연막을 노출시키는 제3단계; 피알 스트립하는 제4단계; 상기 유기 비반사막을 마스크로 하여 상기 층간절연막을 선택적으로 식각하여 상기 게이트전극 사이의 상기 기판 표면을 노출시키는 콘택홀을 형성하는 제5단계; 및 상기 콘택홀에 매립된 플러그를 형성하는 제6단계를 포함하여 이루어지는 자기 정렬 콘택 형성 방법을 제공한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세하게 설명한다.
도 2a 내지 도 2c는 본 발명의 기술적 원리를 도시한 사진으로서, 식각 가스에 대한 패턴의 변화를 나타낸다. 즉, 유기 비반사막을 식각방지막으로 이용하여 패턴 형성 공정을 실시한 후의 패턴 변화 정도를 나타낸다.
도 2a는 식각전의 패턴을 나타내며, 도 2b는 염소계 가스를 이용한 식각 공정 후의 패턴, 도 2c는 불소계 가스를 이용한 식각 공정 후의 패턴을 도시한다.
즉, 도 2b에 도시된 바와 같이, PR과 유기 비반사막의 경우 염소계 가스를 포함한 식각 가스 분위기에서 식각 공정을 진행했을 경우 도 2c와 같이 불소계 가스를 포함하는 식각 가스 분위기에서 식각 공정을 진행했을 경우에 비해 패턴의 변형이 거의 일어나지 않음을 알 수 있다.
또한, 유기 비반사막의 경우 PR보다 식각 저항성이 더 우수하며, PR은 시너(Thinner) 용매로 선택적으로 제거할 수 있으며, 본 발명은 상기와 같은 원리를 이용하는 것을 특징으로 한다.
도 3a 내지 도 3d는 본 발명의 일실시예에 따른 유기 비반사막을 식각방지막으로 이용한 자기 정렬 콘택 형성 공정을 도시한 단면도이다.
먼저 도 3a에 도시된 바와 같이, 반도체 소자를 형성하기 위한 여러 요소가 형성된 기판(10) 상에 폴리실리콘과 텅스텐 실리사이드 등의 실리사이드가 적층된 다수의 게이트전극(11) 예컨대, 워드라인 또는 비트라인 등을 형성한다.
즉, 기판(10)과 게이트전극(11)의 접촉 계면에 게이트 산화막(도시하지 않음)을 형성하며, 게이트전극(11) 상에 후속의 자기 정렬 식각 등에 의한 게이트의 손실을 방지하기 위한 하드마스크 절연막(12)을 형성한다. 이어서, 게이트전극(11) 측벽에 질화막 등의 스페이서(13)를 형성한 후, 전체구조 상부에 층간절연막(14)과 유기 비반사막(15)과 포토레지스트 패턴(16)를 형성한다.
여기서, 하드마스크 절연막(12)은 후속의 SAC 공정시 식각선택비를 고려하여 SiN, SiON, Si 리치된 SiON, SiO2, Ta2O5또는 Al2O3등을 이용하며, 포토레지스트 패턴(16)은, ArF 전용 포토레지스트인 COMA(CycloOlefin-maleic Anhydride) 또는 아크릴레이드(Acrylate), 식각 내성이 우수한 불화크롬(KrF) 전사법용 DUV(Deep Ultra-violet) 포토레지스트, I라인 포토레지스트 등을 이용하며, 유기 비반사막(15)은 후속 SAC 공정 진행시 카본(Carbon)의 소스 역할을 하는 동시에 식각시 하부 절연막을 패터닝하는 마스크로 작용하게 되는 바, 시너 등을 이용하여 포토레지스트 패턴 (16) 제거시 선택비를 조절하여 동시에 제거가 가능하며, SAC 공정시 배리어 역할을 할 수 있을 정도인 2000Å 내지 3000Å의 두께로 두껍게 형성한다.
한편, 유기 비반사막(15)과 층간절연막(14)의 접촉력을 증가시키기 위하여 포토레지스트 패턴 형성시 열처리를 실시한다.
다음으로 도 3b에 도시된 바와 같이, Cl2, Cl3, BCl3등의 염소계 가스를 이용한 건식식각 공정을 통해 유기 비반사막(15)을 선택적으로 식각하여 층간절연막(14) 표면을 노출시킨다. 따라서, 염소계 가스를 이용하므로 포토레지스트의 특성 상 불소계 가스에 비해 염소계 가스에 식각 내성이 있으므로, 식각에 따른 손실을 최소화 할 수 있게 된다.
다음으로 도 2c에 도시된 바와 같이, 시너를 용매로 하여 포토레지스트 패턴(16)을 제거하는 바, 이 때 유기 비반사막(15)과 포토레지스트 패턴(16)의 식각선택비를 고려하여 적절히 조절하면, 유기 비반사막(15) 또한 동시에 제거할 수 있다. 이어서, SAC 공정의 첫 단계로 층간절연막(14)의 소정 부분을 선택적으로 제거하여 수직한 식각 단면을 형성한다.
C3F8, C4F8, C5F8, C4F6또는 C2F4등의 CF계열 가스와, CHF3, C2HF5, CH2F2, CH3F, CH2, CH4, C2H4또는 H2등의 수소를 포함하는 가스 또는 He, Ne, Ar 또는 Xe 등의 비활성 가스 등을 적절히 혼합하여 건식식각한다.
다음으로 도 3d에 도시된 바와 같이, 유기 비반사막(15)을 마스크로 하여 SAC 공정을 실시하는 바, 층간절연막(14)을 선택적으로 식각하여 기판(10) 표면을 노출시키는 콘택홀(17)을 형성한다.
구체적으로, 층간절연막(14)과 하부 막과의 식각선택비를 고려하여 다량의 폴리머를 유발하는 과량의 C를 포함하는 C3F8, C4F8, C5F8, C4F6또는 C2F4등의 CF 계열의 가스를 주가스로 하여 건식식각하며, 이 때, 넓은 콘택 영역(Window)의 확보와 식각 공정의 재현성을 위해 CHF3, C2HF5, CH2F2, CH3F, CH2, CH4, C2H4또는 H2등의 수소를 포함하는 가스를 적절히 혼합하며, 플라즈마 안정과 스퍼터링 효과를 증가시켜 식각 멈춤 개선을 위해 He, Ne, Ar 또는 Xe 등의 비활성 가스를 적절히 혼합하여 사용한다.
한편, CxHyFz(x,y,z ≥2)를 단독으로 이용할 수도 있다.
이어서, 세정 공정을 실시하여 폴리머 등의 식각 부산물을 제거한 후, 유기 비반사막(15)을 제거하는 바, RF-플라즈마 또는 마이크로파 형의 PR 스트리퍼를 이용한다.
다음으로 도면에 도시되지는 않았지만, 상기 콘택홀(17)에 매립되는 플러그를 형성함으로써 자기 정렬 콘택 형성이 완료되는 바, 상기 플러그는 캐패시터를 형성을 위한 스토리지노드 콘택 또는 비트라인 콘택 등에 적용될 수 있다.
상기한 바와 같이 이루어지는 본 발명은, 자기 정렬 콘택 공정시 유기 비반사막을 식각방지막으로 사용하며, 염소계 가스를 이용하여 상기 유기 비반사막을 식각함으로써, 식각 공정에 따른 PR 패턴의 변형을 최소화하여 좁은 패턴을 형성할 수 있음을 실시예를 통해 알아 보았다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
전술한 본 발명은, 포토레지스트의 식각에 따른 패턴의 변형과 손실을 방지할 수 있게 함으로써, 소자의 집적도를 향상시킬 수 있는 탁월한 효과를 기대할 수 있다.

Claims (6)

  1. 반도체 소자 제조 방법에 있어서,
    이웃하는 다수의 게이트전극이 형성된 기판 상에 층간절연막과 유기 비반사막을 차례로 형성하는 제1단계;
    상기 유기 비반사막 상에 포토레지스트 패턴을 형성하는 제2단계;
    염소계 가스를 이용하여 상기 유기 비반사막을 선택적으로 식각하여 상기 층간절연막을 노출시키는 제3단계;
    피알 스트립하는 제4단계;
    상기 유기 비반사막을 마스크로 하여 상기 층간절연막을 선택적으로 식각하여 상기 게이트전극 사이의 상기 기판 표면을 노출시키는 콘택홀을 형성하는 제5단계; 및
    상기 콘택홀에 매립된 플러그를 형성하는 제6단계
    를 포함하여 이루어지는 자기 정렬 콘택 형성 방법.
  2. 제 1 항에 있어서,
    상기 염소계 가스는, Cl2, Cl3또는 BCl3중 어느 하나인 것을 특징으로 하는 콘택 형성 방법.
  3. 제 1 항에 있어서,
    상기 제5단계의 식각은, C3F8, C4F8, C5F8, C4F6또는 C2F4중 어느 하나를 주가스로 하는 건식 식각인 것을 특징으로 하는 자기 정렬 콘택 형성 방법.
  4. 제 3 항에 있어서,
    상기 주가스에 CHF3, C2HF5, CH2F2, CH3F, CH2, CH4, C2H4, H2, He, Ne, Ar 또는 Xe 중 적어도 허너의 가스를 더 포함하는 것을 특징으로 하는 자기 정렬 콘택 형성 방법.
  5. 제 1 항에 있어서,
    상기 유기 비반사막은, 2000Å 내지 3000Å의 두께인 것을 특징으로 하는 자기 정렬 콘택 형성 방법.
  6. 제 1 항에 있어서,
    상기 제1단계 후, 열처리하는 제7단계를 더 포함하는 것을 특징으로 하는 자기 정렬 콘택 형성 방법.
KR1020010037501A 2001-06-28 2001-06-28 자기 정렬 콘택 형성 방법 KR20030001134A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010037501A KR20030001134A (ko) 2001-06-28 2001-06-28 자기 정렬 콘택 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010037501A KR20030001134A (ko) 2001-06-28 2001-06-28 자기 정렬 콘택 형성 방법

Publications (1)

Publication Number Publication Date
KR20030001134A true KR20030001134A (ko) 2003-01-06

Family

ID=27711805

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010037501A KR20030001134A (ko) 2001-06-28 2001-06-28 자기 정렬 콘택 형성 방법

Country Status (1)

Country Link
KR (1) KR20030001134A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007037629A1 (en) * 2005-09-28 2007-04-05 Jin-Keun Choi System and method for managing bundle data database storing data association structure
KR100739917B1 (ko) * 2006-06-30 2007-07-16 주식회사 하이닉스반도체 플래시 메모리 소자의 제조방법
US7769758B2 (en) 2005-09-28 2010-08-03 Choi Jin-Keun System and method for managing bundle data database storing data association structure
US7958124B2 (en) 2005-09-28 2011-06-07 Choi Jin-Keun System and method for managing bundle data database storing data association structure

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007037629A1 (en) * 2005-09-28 2007-04-05 Jin-Keun Choi System and method for managing bundle data database storing data association structure
US7769758B2 (en) 2005-09-28 2010-08-03 Choi Jin-Keun System and method for managing bundle data database storing data association structure
US7958124B2 (en) 2005-09-28 2011-06-07 Choi Jin-Keun System and method for managing bundle data database storing data association structure
US7958123B2 (en) 2005-09-28 2011-06-07 Choi Jin-Keun System and method for managing bundle data database storing data association structure
KR100739917B1 (ko) * 2006-06-30 2007-07-16 주식회사 하이닉스반도체 플래시 메모리 소자의 제조방법

Similar Documents

Publication Publication Date Title
KR100479600B1 (ko) 콘택 형성 방법
JP4420592B2 (ja) 半導体素子の微細パターン形成方法
KR100550640B1 (ko) 불화아르곤 노광원을 이용한 패턴 형성 방법
KR20030002145A (ko) 반도체소자의 패턴 형성 방법
KR100551071B1 (ko) 반도체소자 제조방법
KR20030001134A (ko) 자기 정렬 콘택 형성 방법
JP4081793B2 (ja) フォトレジストパターンを利用した半導体素子の製造方法
KR100489360B1 (ko) 불화아르곤 노광원을 이용한 반도체 소자 제조 방법
KR100939109B1 (ko) 반도체소자 제조방법
KR100527398B1 (ko) 불화아르곤 전사법을 이용한 자기 정렬 콘택 형성 방법
KR100533967B1 (ko) 불화아르곤 노광원을 이용한 패턴 형성 방법
KR100808050B1 (ko) 불화아르곤 노광원을 이용한 패턴 형성 방법
KR20030001131A (ko) 콘택 형성 방법
KR20030001104A (ko) 불화아르곤용 포토레지스트를 이용한 자기 정렬 콘택 형성방법
KR100399061B1 (ko) 반도체소자의 패턴 형성 방법
KR20030001129A (ko) 불화아르곤 전사법을 이용한 자기 정렬 콘택 형성 방법
KR20030000651A (ko) 불화아르곤 전사법에 의한 식각 프로파일 이상 개선 방법
KR20040043289A (ko) 반도체 소자의 미세 패턴 형성방법
KR20030058247A (ko) 패턴 변형을 방지할 수 있는 반도체 소자 제조 방법
KR100549272B1 (ko) 미세선폭을 갖는 반도체 소자의 제조 방법
KR100858874B1 (ko) 불화아르곤 노광원을 이용한 반도체소자 제조방법
KR20040057396A (ko) 반도체소자 제조방법
KR20030044473A (ko) 불화아르곤 노광원을 이용한 패턴 형성 방법
KR100563814B1 (ko) 미세선폭을 갖는 반도체 소자의 제조 방법
KR20030041044A (ko) 불화아르곤 노광원을 이용한 패턴 형성 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination